면내 백업 바이패스 접속들을 갖는 터치 센서 패널

면내 백업 바이패스 접속들을 갖는 터치 센서 패널{TOUCH SENSOR PANEL WITH IN-PLANE BACKUP BYPASS CONNECTIONS}

본 개시는 일반적으로 터치 센서들, 더욱 구체적으로는, 터치 스크린들을 위한 터치 센서들에 관한 것이다.

터치 스크린들은 스마트폰들 및 태블릿 컴퓨터들을 위한 바람직한 사용자 입력 장치가 되었다. 터치 스크린들은 디스플레이 스크린, 예를 들어, LCD(Liquid Crystal Display) 위에 가로 놓이는 투명한 터치 센서 패널을 이용한다. 터치 스크린들은 마우스 또는 터치 패드와 같은 통상적인 포인팅 장치들에 비해 그래픽 사용자 인터페이스(Graphical User Interface; GUI)와 상호작용하기 위한 더 직관적이고 자연스러운 방법을 제공한다.

한 형태의 터치 스크린은 투명한 패널 위에 형성된 다이아몬드형 투명한 전기 전도성 영역들의 어레이를 갖는다. (대안적인 설계는 정사각형 영역들을 이용한다.) 다이아몬드형 영역들의 절반은 수평 로우들로 접속되고 절반은 함께 접속되어서 수직 컬럼들을 형성한다. 전기 파형들이 로우들에 인가되어 컬럼들에서 감지될 수 있거나, 그 반대도 가능하다. 로우들 및 컬럼들은 스크린 상의 각각의 XY 위치를 얻기 위하여 래스터 패턴으로 스캐닝될 수 있다. 사용자가 스크린 상의 특정 위치에 손가락 끝을 위치시키면, 사용자의 손가락 끝은 그 위치에서 교차하는 로우와 컬럼 사이의 용량성 결합을 변경할 것이고, 위에 언급한 래스터 스캐닝이 이 위치를 어드레싱할 때, 용량성 결합의 변경은 로우로부터 컬럼으로 또는 그 반대로 신호 결합의 변경에 의해 감지될 것이다.

다이아몬드형 영역들은 로우들 및 컬럼들을 형성하기 위하여 비교적 좁은(다이아몬드 폭에 비해) 트레이스들에 의해 함께 접속된다. 로우들 및 컬럼들의 트레이스들은 전기 단락 회로들을 피하기 위해 터치해서는 안 된다. 로우들 또는 컬럼들의 트레이스들은 다이아몬드형 영역들과 공통 평면에 배치되어 다이아몬드형 영역들을 형성하는 데 이용된 동일한 프로세스로 형성될 수 있지만, 공통 평면에 배치된 것들 위로 교차하는 다른 트레이스들은 후속 프로세스들에서, 즉, 면내 트레이스들(in-plane traces) 위에 절연 물질을 퇴적하고 후속하여 스퍼터링된 금속(sputtered metal)으로부터 전도성 브리징 트레이스들(conductive bridging traces)을 형성함으로써 형성된다. 절연 물질을 퇴적하고 브리징 트레이스들을 형성하는 부가적인 프로세스들은 결함들이 생길 새로운 가능성을 도입한다. 결함들은 또한 면내 트레이스들에서 생길 수 있는데, 이것은 결과적으로 로우 또는 컬럼의 부분들이 전기적으로 분리되게 할 수 있다. 그러한 결함들은 터치 센서 패널 제조 프로세스의 산출량을 낮추는 경향이 있고, 이것은 생산성 감소 및 패널 비용 증가로 이어진다.

따라서, 하나 이상의 접속 고장으로 인한 고장을 줄여주는 터치 센서 패널을 제공하는 것이 바람직하다.

아래 상세한 설명과 함께 명세서 내에 포함되어 명세서의 일부를 형성하는 첨부 도면들은 다양한 실시예들을 더 예시하고 본 개시에 따른 다양한 원리들 및 이점들을 모두 설명하기 위한 것이고, 첨부 도면들에서 유사한 참조 번호들은 별개의 도면들에서 동일한 또는 기능적으로 유사한 요소들을 가리킨다.
도 1은 터치 센서 패널의 실시예를 포함하는 샘플 터치 스크린 장치를 도시한다.
도 2는 실시예에 따른 도 1에 도시된 장치에 이용된 터치 센서 패널 시스템의 블록도이다.
도 3-5는 실시예에 따른 제조중에 예시적인 스테이지들의 시퀀스에서 터치 센서 패널의 전극 어레이를 예시한다.
도 6은 실시예에 따른 도 3-5에 도시된 터치 센서 패널의 개략적인 단면도이다.
도 7은 2개의 전도성 트랙이 교차하는 점에서 도 3-6에 도시된 터치 센서 패널의 일부분의 단편적인 단면도이다.
도 8은 각각의 논리적 라인에 대해 트리플 트랙들을 포함하는 실시예에 따른 터치 센서 패널의 전극 어레이의 평면도이다.
도 9는 터치 센서 패널의 데카르트(Cartesian) 축들과 정렬된 에지들을 갖는 정사각형 전극들을 포함하는 실시예에 따른 터치 센서 패널의 전극 어레이의 단위 셀의 평면도이다.
도 10은 도 9에 도시된 단위 셀에 기초한 터치 센서 패널의 평면도이다.
도 11은 터치 센서 패널의 데카르트 축들과 정렬된 에지들을 갖는 정사각형 전극들을 포함하는 실시예에 따른 터치 센서 패널의 전극 어레이의 단위 셀의 평면도이고, 여기서 각각의 논리적 라인이 2개의 평행 트랙을 포함한다.
도 12는 도 12에 도시된 단위 셀에 기초한 터치 센서 패널의 평면도이다.
도 13은 터치 센서 패널의 데카르트 축들과 정렬된 에지들을 갖는 정사각형 전극들을 포함하는 실시예에 따른 터치 센서 패널의 전극 어레이의 단위 셀의 평면도이고, 여기서 각각의 논리적 라인이 3개의 평행 트랙을 포함한다.
도 14는 도 13에 도시된 단위 셀에 기초한 터치 센서 패널의 평면도이다.
도 15는 터치 센서 패널의 데카르트 축들과 정렬된 에지들을 갖는 정사각형 전극들을 포함하는 실시예에 따른 터치 센서 패널의 전극 어레이의 단위 셀의 평면도이고, 여기서 (수평 좌표를 측정하기 위한) 각각의 수직으로 연장하는 논리적 라인이 2개의 평행 트랙을 포함하고, (수직 좌표를 측정하기 위한) 각각의 수평으로 연장하는 논리적 라인이 3개의 평행 트랙을 포함한다.
도 16은 도 15에 도시된 단위 셀에 기초한 터치 센서 패널의 평면도이다.
도 17은 실시예에 따른 터치 센서 패널을 형성하는 방법의 흐름도이다.
도 18은 본 발명의 대안적인 실시예에 따른 도 3-5에 도시된 터치 센서 패널에 이용하기 위한 패터닝된 절연체층이다.
도 19는 본 발명의 실시예에 따른 "반전" 구조를 갖는 터치 센서 패널의 일부분의 단편적인 단면도이다.
도 20은 논리적 라인의 하나의 트랙에서 개방 회로 결함을 갖는 도 15에 도시된 단위 셀의 수직으로 연장하는 논리적 라인을 도시한다.
이 기술분야의 통상의 기술자는 도면들 내의 요소들은 단순함 및 명확함을 위해 예시된 것이고, 반드시 비례적으로 그려지진 않았다는 것을 알 것이다. 예를 들어, 도면들 내의 요소들 중 일부의 치수들은 다양한 실시예들의 이해 향상을 돕기 위하여 다른 요소들에 대해 과장될 수 있다.

면내 백업 바이패스 접속들을 갖는 터치 센서 패널의 다양한 실시예들을 상세히 설명하기 전에, 실시예들은 터치 센서 패널들과 관련된 방법 단계들 및 장치 컴포넌트들의 결합들에 주로 존재한다는 것을 인식해야 한다. 따라서, 장치 컴포넌트들 및 방법 단계들은 적절한 경우에 도면들에서 전통적인 심볼들에 의해 표현되고, 본원에서 설명의 이득을 갖는 이 기술분야의 통상의 기술자에게 쉽게 명백할 상세들로 본 개시를 모호하게 하지 않도록 하기 위해 실시예들의 이해에 적절한 특정 상세들만을 나타내었다.

본원에 설명된 터치 센서 패널들은 기판들 상에 형성된 2D 투명 전극 어레이들을 포함한다. 이들 전극 어레이들은 적어도 컬럼 논리적 라인들의 상당 부분들을 형성하는 전극들의 제1 서브세트들, 및 적어도 로우 논리적 라인들의 상당 부분들을 형성하는 제2 서브세트들을 포함한다. 각각의 논리적 라인은 면내 교차 접속들(in-plane cross connects)에 의해 간격을 두고 함께 접속되는 복수의 평행 트랙들을 포함한다. 면내 교차 접속들은 전극 어레이들과 동일한 물질(예를 들어, 인듐 주석 산화물)로 동일한 프로세스에서 형성되기 때문에, 그것들의 구조 및 기능은 신뢰성이 있는 경향이 있고, 그것들은 제조 프로세스에서 부가적인 비용을 발생하지 않고 형성될 수 있다. 면내 교차 접속들은 논리적 라인들 중 하나에서의 개방 회로 고장이 있는 경우에 신호들이 라우팅될 수 있는 백업 바이패스 신호 경로들을 제공한다.

컬럼 논리적 라인들 및 로우 논리적 라인들은 교차해야 하기 때문에, 터치 센서 패널은 컬럼 논리적 라인들 또는 로우 논리적 라인들에서 면외 직렬 접속들(out-of-plane series connections)을 이용한다. 이들 면외 직렬 접속들은 면내 접속들에 비해 더욱 복잡한 구조로 되어 있고, 더욱 복잡한 프로세스에 의해 형성되며, 따라서 더욱 오동작하기 쉽다. 면내 교차 접속들의 위치들은 면외 직렬 접속들의 가능한 고장들을 가장 잘 완화하도록 전략적으로 선택된다. 논리적 라인들의 트랙들 사이의 면내 교차 접속들은 면외 직렬 접속들의 가능한 고장들을 완화한다.

도 1은 터치 센서 패널의 실시예를 포함하는 터치 스크린 장치(100)를 도시한다. 터치 스크린 장치(100)는 비제한적 예로서, 태블릿 컴퓨터, 스마트폰, 또는 컴퓨터 모니터일 수 있다. 터치 스크린 장치(100)는 디스플레이(102) 및 디스플레이(102) 위에 가로 놓이는 터치 센서 패널(104)(부분적으로 단면으로 도시됨)을 포함한다. 제1 물리 버튼(106) 및 제2 물리 버튼(108)이 장치(100)를 제어하기 위해, 예를 들어, 장치(100)를 턴 온 및 오프하기 위해 및 장치(100)에 의해 생성된 오디오의 볼륨을 조절하기 위해 제공된다. 대안적으로, 상이한 개수 및/또는 상이한 타입의 물리 버튼들이 제공될 수 있다. 디스플레이(102), 터치 센서 패널(104), 제1 물리 버튼(106) 및 제2 물리 버튼(108)은 하우징(110)에 의해 지지된다.

도 2는 실시예에 따른 도 1에 도시된 장치에 이용된 터치 센서 패널 시스템(200)의 블록도이다. 터치 패널 시스템(200)은 터치 센서 패널(104)의 전극 어레이(206)의 논리적 로우 라인들(도 3-5 참조)에 전기적으로 및 정력적으로(drivingly) 결합되는 로우 신호 드라이버(204)를 포함하는 터치 패널 컨트롤러(202)를 포함한다. 전극 어레이(206)의 논리적 컬럼 라인들(도 3-5 참조)은 컬럼 신호 센서(208)에 전기적으로 결합된다. 동작시, 로우 신호 드라이버(204)는 순차적으로(예를 들어, 상부에서 하부로, 또는 그 밖의 순서로) 전극 어레이(206)의 논리적 로우 라인들에 신호들을 인가하고, 컬럼 신호 센서(208)는 순차적으로(예를 들어, 좌측에서 우측으로, 또는 그 밖의 순서로) 전극 어레이(206)의 연속적인 논리적 컬럼 라인들을 스캔한다. 연속적인 로우들 및 컬럼들이 스캔되는 상대 속도(relative rates)는 래스터 패턴으로 전극 어레이(206)를 판독하기 위해 적절히 조절된다. 대안적으로, 동적으로 결정된 스캔 패턴들과 같은 다른 스캔 패턴들이 이용될 수 있다.

특정 논리적 로우 라인 및 특정 논리적 컬럼 라인의 결합의 선택은 판독을 위한 터치 센서 패널(104) 상의 특정 XY 좌표 영역을 선택한다. 사용자의 손가락이 판독(선택)되는 XY 좌표 영역에 근접하게 배치될 때, 사용자의 손가락은, 로우 신호 드라이버(204)로부터 Y 좌표에 대응하는 논리적 로우 라인을 통해, X 좌표에 대응하는 논리적 컬럼 라인을 통해 컬럼 신호 센서(208) 내로 결합되는 신호의 세기를 변경할, 선택된 XY 좌표 영역에서 교차하는 논리적 컬럼 라인과 논리적 로우 라인 사이의 용량성 결합을 변경할 것이다. 대안적으로, 드라이버는 전극 어레이(206)의 논리적 컬럼 라인들에 결합될 수 있고, 센서는 전극 어레이(206)의 논리적 로우 라인들에 결합될 수 있다. 도시된 바와 같이, 전극 어레이(206)는 정사각형이다. 대안적으로, 전극 어레이(206)는 직사각형 또는 다른 모양들로 될 수 있다.

도 3-5는 실시예에 따른 제조중에 예시적인 스테이지들의 시퀀스에서 터치 센서 패널(104)의 전극 어레이(206)를 예시한다. 도 3-5는 예를 들어, 유리, 플라스틱, 또는 다른 투명 물질을 포함할 수 있는 전극 어레이(206) 지지대(기판)(302)를 도시한다. 전극 어레이(206)는 지지대(302) 상에 지지된 투명한 전기 전도성 물질의 다이아몬드형 영역들의 2-D 주기적 어레이(304)를 포함한다. 하나의 적절한 투명한 전기 전도성 물질은 예를 들어, 70% 내지 97% In ₂ O ₃ 및 3% 내지 30% SnO ₂ 를 포함할 수 있는 인듐 주석 산화물(ITO)이다. ITO의 공통 배합은 95% 또는 97% In ₂ O ₃ 및 3% 또는 5% SnO를 포함한다. 대안적으로, 투명한 전기 전도성 물질은 비제한적인 예로서, 아연 산화물, SnO2-F(fluorinated tin oxide), 탄소 나노튜브(carbon nanotubes), 그라핀(graphene), 은나노섬유(silver nanofibers)와 같은 무기 물질들 및/또는 PEDOT(poly 3-4 ethylenedioxythiophone)/PSS(poly styrene sulfonate)/오가콘(orgacon), 폴리아세틸렌(polyacetylene), 폴리아닐린(polyaniline), 및 폴리피롤(polypyrrole)과 같은 유기 물질들을 포함할 수 있다.

X 방향 병진 대칭 기간 ΔX(301) 및 Y 방향 병진 대칭 기간 ΔY(303)이 도 3에 표시되어 있다.

제1 로우의 다이아몬드형 영역들(306)은 제1 트랙(502)(도 5)의 부분이고, 제2 로우의 다이아몬드형 영역들(308)은 제2 트랙(504)(도 5)의 부분이다. 제1 트랙(502) 및 제2 트랙(504)은 함께 제1 논리적 로우(506)(도 5)의 2개의 평행 트랙들이다. 도 3-5에 도시된 실시예에서, 제1 논리적 로우(506)는 도면 시트의 바닥부로부터 첫번째 것이다. 대안적으로, 논리적 로우당 및/또는 논리적 컬럼당 더 높은 수의 평행 트랙들이 존재할 수 있다. 논리적 로우의 트랙들 전부는 평행하게 접속된다. 논리적 컬럼의 트랙들 전부에도 동일하게 적용된다. 논리적 로우(또는 논리적 컬럼)의 복수(예를 들어, 2, 3, 또는 4) 트랙들 전부가 단일 단자에 접속된다. 제1 논리적 로우(506)의 경우에, 제1 단자(508)에 접속된다. 제1 트랙(502) 및 제2 트랙(504)은 단자(508)(도 5)에도 접속되는 제1 분기 피드 트레이스(first branched feed trace)(309)에 의해 함께 접속된다. 도 3-5에 도시된 바와 같이, 3개의 논리적 로우들이 존재하고, 논리적 로우들 각각은 어레이(304)의 다이아몬드형 영역들의 2개의 평행 트랙들을 포함한다.

또한, 도 3-5에 도시된 바와 같이, 3개의 논리적 컬럼들이 존재하고, 논리적 컬럼들 각각은 2개의 평행 트랙들을 포함한다. 제1 컬럼의 다이아몬드형 영역들(310)은 제3 트랙(510)(도 5)의 부분이고, 제2 컬럼의 다이아몬드형 영역들(312)은 제4 트랙(512)(도 5)의 부분이다. 제3 트랙(510) 및 제3 트랙(510)에 평행한 제4 트랙(512)은 함께 제2 단자(516)(도 5)에 접속되는 제1 논리적 컬럼(514)을 형성한다. 제3 트랙(510) 및 제4 트랙(512)은 제2 분기 피드(또는 감지) 트레이스(313)에 의해 함께 접속된다. 전극 어레이(206)의 논리적 로우들 및 컬럼들에 서빙하는(serving) 단자들 전부는 터치 패널 컨트롤러(202)에의 접속을 가능하게 하도록 도시된 바와 같이 함께 적절하게 그룹화된다. 도시된 바와 같이, 컬럼들 및 로우들을 형성하는 다이아몬드형 영역들은 전술한 2-D 주기적 패턴으로 인터리브(interleave)된다.

도 3에 도시된 바와 같이, 제1 로우의 다이아몬드형 영역들(306) 및 제2 로우의 다이아몬드형 영역들(308)은 제1 트랙(502) 및 제2 트랙(504)을 형성하기 위해 아직 수평으로 접속되어 있지 않다. 그러나, 각각의 쌍이 제1 로우의 다이아몬드형 영역들(306) 중 하나 및 제2 로우의 다이아몬드형 영역들(308) 중 하나를 포함하는, 인접 다이아몬드형 영역들의 쌍들이 제1 세트의 면내 교차 접속들(트레이스들)(314)에 의해 수직으로 함께 접속되어서, 제1 트랙(502) 및 제2 트랙(504)은 제1 세트의 면내 교차 접속들에 의해 함께 접속될 것이다.

도 3에 도시된 바와 같이, 제1 컬럼의 다이아몬드형 영역들(310) 및 제2 컬럼의 다이아몬드형 영역들(312)은 면내 직렬 접속들(316)의 세트에 의해 수직으로 접속된다. 부가적으로, 제1 컬럼의 다이아몬드형 영역들(310)에서 하나 및 제2 컬럼의 다이아몬드형 영역들(312)에서 하나를 포함하는 수평으로 인접한 다이아몬드형 영역들의 쌍이 하나 걸러서 제2 세트의 면내 교차 접속들(318) 중 하나에 의해 수평으로 함께 접속되어서, 제3 트랙(510) 및 제4 트랙(512)은 제2 세트의 면내 교차 접속들에 의해 함께 접속될 것이다. 면내 교차 접속들(314, 318) 및 면내 직렬 접속들(316)은 그것들이 접속하는 다이아몬드형 영역들 사이의 전도성 접속들로서 역할을 한다.

제2 세트의 면내 교차 접속들(318)은 임의의 수평으로 연장하는 논리적 로우들의 트랙들 사이가 아닌, 수평으로 연장하는 논리적 로우들 사이에 배치된다. 따라서, 수평으로 연장하는 논리적 로우당 2개의 트랙이 존재하기 때문에, 제2 세트의 면내 교차 접속들은 수직으로 연장하는 논리적 컬럼들(예를 들어, 514)을 따라 두번째 위치마다 배치된다. 더욱 일반적으로, 수평으로 연장하는 논리적 로우당 N개의 트랙이 존재한다면, 제2 세트의 면내 교차 접속들은 수평으로 연장하는 논리적 로우들 사이의 수직으로 연장하는 논리적 컬럼들을 따라 N번째 위치마다 배치될 것이다. 대안적으로, 제2 세트의 면내 교차 접속들(318) 중 하나는 수평으로 연장하는 논리적 로우의 트랙들 사이의 위치로 이전될 수 있지만, 그렇게 하기 위해서, 제1 세트의 면내 교차 접속들(예를 들어, 314) 중 하나는 자유 위치를 제공하기 위해 제거될 필요가 있다.

다이아몬드형 영역들의 2-D 주기적 어레이(304), 제1 세트의 면내 교차 접속들(314), 면내 직렬 접속들의 세트(316), 및 제2 세트의 면내 교차 접속들(318)은 적절하게 모두 공통 물질로 형성되고, 공통 평면에 배치되고, 적절하게 공통 제조 프로세스로 형성된다. 예를 들어, ITO는 식각에 의해 또는 리프트오프(liftoff) 프로세스에서 이용되어 패터닝될 수 있다. 제1 분기 피드 트레이스(309) 및 제2 분기 피드 트레이스(313) 및 다른 피드 트레이스들(번호 지정되지 않음)과, 제1 단자(508) 및 제2 단자(516) 및 다른 단자들(번호 지정되지 않음)은 옵션으로 또한 전술한 공통 물질로 형성되고 전술한 공통 평면에 배치된다. 공통 제조 단계에서 만들어지는, 공통 층 내의 전술한 요소들을 생성하는 것은, 전술한 요소들의 전기 접속들의 신뢰성 및 높은 산출량을 조성한다. 제1 분기 피드 트레이스(309) 및 제2 분기 피드 트레이스(313)가 공통 평면에 형성되면, 그것들은 각각 효과적으로 트랙들 사이의 하나의 면내 교차 접속으로서도 역할을 한다. 제1 분기 피드 트레이스(309) 및 제2 분기 피드 트레이스와, 다른 분기 피드 트레이스들은 옴 손실(ohmic losses)을 줄이기 위하여, 은 접착 잉크와 같은 고전도도 비-투명 물질들로 만들어질 수 있다.

도 3-4는 다이아몬드형 영역들의 제1 컬럼(310) 및 제2 컬럼(312)에 접속하는 제2 분기 피드(또는 감지) 라인(313)의 단부들(320)(및 번호 지정되지 않은 다른 분기 감지 단부들), 및 제1 컬럼(310) 및 제2 컬럼(312)의(또한 번호 지정되지 않은 다른 컬럼들의) 면내 직렬 접속들(316)이 절연체 물질(422)(도면을 가득 메우는 것을 피하기 위해 그 중 6개만 번호 지정됨)의 패치들에 의해 커버되는 것을 도시한다. 절연체 물질(422)의 패치들은 예를 들어, 열경화성 수지 에폭시 잉크(thermoset epoxy ink) 또는 자외선(UV) 경화성 아크릴 잉크(curable acrylic ink)를 포함할 수 있다. 절연체 물질(422)은 SiOx, Al ₂ O ₃ , CaO, MgO, TiO와 같은 유전체 필터를 포함할 수 있다. 광개시제(photoinitiators), 계면 활성제(surfactant), 또는 점도 조절제(viscosity control agents)와 같은 이 기술분야에 알려진 바와 같은 다른 첨가제들이 또한 절연체 물질(422)에 포함될 수 있고, 프린팅, 블랭크 퇴적(blanked deposition) 다음에 이미지꼴 식각(imagewise etching)에 의해, 또는 리프트오프 프로세스를 이용하여 형성될 수 있다.

도 5는 제1 로우의 다이아몬드형 영역들(306) 및 제2 로우의 다이아몬드형 영역들(308)(뿐만 아니라 구체적으로 번호 지정되지 않은 다른 로우들의 다이아몬드형 영역들)의 인접하는 다이아몬드형 영역들을 접속하는 전도성 브리지들의 세트(524)를 도시한다. 전도성 브리지들의 세트(524)의 각각은 하나의 다이아몬드형 영역으로부터, 수평으로 인접하는 다이아몬드형 영역들, 예를 들어, 306, 308 사이에 배치되는 절연체 물질(422)의 패치들 중 하나 위를 지나는 수평으로 인접하는 다이아몬드형 영역까지 연장한다. 전도성 브리지들의 세트(524)는 다이아몬드형 영역들의 주기적 어레이(304)가 점유하는 평면 위에 배치된다. 전도성 브리지들(524)의 단부들(526)은 다이아몬드형 영역들, 예를 들어, 306, 308과 접촉한다. 전도성 브리지들(524)의 중간 부분들(528)은 절연체 물질(422)의 패치들 위에 가로 놓인다.

폭넓은 종류의 터치 스크린들은 서로 교차하는 수평 및 수직 논리적 라인들을 포함한다. 도 3-5에 도시된 실시예에서와 같이, 전도성 브리지들(524)은 전기 단락을 피하기 위하여 교차점들에서 이용된다. 전도성 브리지들(524)은 면내 패턴들의 복잡도를 넘어서 제조 복잡도를 도입한다. 전도성 브리지들(524)은 또한 특정 유한 고장 확률(finite failure probability)에 의해 설명되는 고장 모드들을 도입한다. 도 3-5에 도시된 특정 설계는 전도성 브리지들(524)과 연관된 고장 위험 증가를 완화하는 방식으로 전도성 브리지들(524)의 고장 확률을 처리한다.

도 3-5에 도시된 설계에서, 전도성 브리지들(524)은 수평으로 연장하는 논리적 라인(506)(및 다른 것들)의 수평 트랙들(502, 504)에서의 전기적 연속성(electrical continuity)을 실현하는 데 이용된다. 수평 트랙들(502, 504) 내에서, 신호들은 전도성 브리지들(524)을 통해 연속하는 다이아몬드형 영역들(306, 308) 사이를 지나가야 한다. 전도성 브리지들(524)에서의 개방 회로 고장의 위험을 완화하기 위하여, 수평 트랙들(502, 504)의 인접하는 다이아몬드형 영역들의 각각의 쌍이 면내 교차 접속(314)에 의해 접속된다. 따라서, 면내 교차 접속(314)은 각각의 전도성 브리지(524)에 인접하여 배치되고, 또한 전도성 브리지들(524)의 각각의 연속하는 쌍 사이에 배치된다. 하나 이상의 전도성 브리지들(524)의 개방 회로 고장의 이벤트에서, 신호들은 면내 교차 접속들(314)을 통해 흐를 수 있어서, 개방 회로 고장을 우회할 수 있다.

수평 논리적 라인의 신호들이 중지되도록 하기 위하여, 인접하는 전도성 브리지들(524)의 쌍이 작동하지 않을 필요가 있을 것이다. 심지어 단일 전도성 브리지(524)의 개방 회로 고장의 확률은 무시해도 될 정도는 아니지만 작다. 그러나, 단일 고장의 작은 확률의 산물인 2개의 인접하는 개방 회로 고장들의 확률은 실질적으로 더 작다. 따라서, 각각의 세트의 전도성 브리지들(524) 이전에(신호 흐름 방향의 의미에서) 면내 교차 접속들(314)을 제공하는 것은 전도성 브리지(524)의 고장들로 인한 도 3-5에 도시된 터치 센서 패널의 고장을 완화한다.

수직으로 연장하는 논리적 컬럼(514)의 수직 트랙들(510, 512)의 다이아몬드형 영역들(310, 312)이 전도성 브리지들(524)이 아니라 면내 직렬 접속들(316)에 의해 접속되는 한에 있어서는, 수직 트랙들(510, 512)에서의 전기적 연속성의 고장 확률이 더 낮고, 수직 트랙들(510, 512)에 대한 교차 접속들을 위해 전극 어레이(206)에 가능한 위치들을 할당시에 통계적 의미에서 비교적 이득이 더 적다. 도 3-5에 도시된 실시예들에서, 수직 트랙들(510, 512)을 접속하는 사실상 보다 적은 면내 교차 접속들이 존재한다. 특히, 수직 트랙들(510, 512) 내의 다이아몬드형 영역들의 쌍이 하나 걸러서 면내 교차 접속들(318)에 의해 접속된다. 따라서, 설계에 의해 도 3-5에 도시된 실시예는, 그것들이 기능할 터치 센서 패널(104)의 능력에 대해 가장 유리한 영향을 미칠 가능성이 큰, 면내 교차 접속들(314, 318)의 배치를 우선적으로 처리한다.

도 6은 실시예에 다른 도 3-5에 도시된 터치 센서 패널(104)의 개략적인 단면도이다. 전극 어레이(206)는 지지대(302) 상에 배치된 것으로 도시되어 있다. 보호층(602)이 전극 어레이(206) 위에 가로 놓인 것으로 도시되어 있다.

도 7은 2개의 전도성 트랙이 교차하는 점에서 도 3-6에 도시된 터치 센서 패널의 일부분의 단편적인 단면도이다. 제1 로우의 다이아몬드형 영역들(306)의 인접하는 쌍이 도시되어 있다. 제1 컬럼의 다이아몬드형 영역들(310)을 수직으로 접속하는 면내 직렬 접속들(316)의 세트 중의 하나가 제1 로우의 다이아몬드형 영역들(306)의 인접하는 쌍 사이를 지나는 것으로 도시되어 있다. 절연체 물질(422)의 패치들 중 하나가 도시된 면내 직렬 접속(316) 위에 가로 놓이고, 전도성 브리지들(524) 중 하나가 제1 로우의 다이아몬드형 영역들(306)의 인접하는 쌍 사이에 연장하여, 도시되어 있는 절연체 물질(422)의 패치 위를 지나간다.

도 8은 다이아몬드형 영역들(805)의 2-D 주기적 어레이를 포함하는 실시예에 따른 전극 어레이(804)를 갖고, 각각의 논리적 라인에 대해 트리플 트랙들을 포함하는 터치 센서 패널(802)의 평면도이다. 전극 어레이(804)의 패턴은 도 3-5에 도시된 실시예와 유사한 패턴을 갖지만, 전극 어레이(804)의 경우에, 각각의 논리적 라인은 2개의 트랙이 아니라 3개의 트랙을 포함한다. 전극 어레이(804)는 사용자의 터치의 수평 좌표를 측정하는 데 이용되는 제1 수직으로 연장하는 논리적 라인(806), 제2 수직으로 연장하는 논리적 라인(808), 및 제3 수직으로 연장하는 논리적 라인(810)을 포함한다. 전극 어레이(804)는 또한 사용자의 터치의 수직 좌표를 측정하는 데 이용되는 제1 수평으로 연장하는 논리적 라인(812), 제2 수평으로 연장하는 논리적 라인(814), 및 제3 수평으로 연장하는 논리적 라인(816)을 포함한다.

예시에 의해, 제1 수직으로 연장하는 논리적 라인(806)은 수평으로 연장하는 면내 교차 접속들(824)에 의해 접속되는 제1 전도성 트랙(818), 제2 전도성 트랙(820), 및 제3 전도성 트랙(822)을 포함한다. 면내 교차 접속들(824)은 수평으로 연장하는 논리적 라인들(812, 814, 816) 사이에 배치된다. 또한, 예시에 의해, 제1 수평으로 연장하는 논리적 라인(812)은 제4 전도성 트랙(826), 제5 전도성 트랙(828), 및 제6 전도성 트랙(830)을 포함한다. 각각의 수평으로 연장하는 논리적 라인 내의 3개의 수직으로 정렬된 다이아몬드형 영역들(805)의 각각의 세트가 수직으로 연장하는 면내 교차 접속들(832)에 의해 접속된다.

면내 교차 접속들의 포함은 논리적 라인 내의 하나 이상의 트랙에서의 개방 회로 고장이 존재하는 경우에 백업 신호 경로들을 제공한다. 면내 교차 접속들의 존재는 개방 회로 고장이 작동하지 않는 터치 센서 패널로 이어질 확률을 많이 줄인다. 수평으로 연장하는 논리적 라인(812)당 3개의 수평 트랙들(826, 828, 830)을 제공하고 면내 교차 접속들(832)을 제공하여 3개의 수평 트랙들(826, 828, 830)의 인접하는 다이아몬드형 영역들(805)의 각각의 세트를 함께 접속하는 것은, 그것이 수평으로 연장하는 논리적 라인(812, 814, 816)에서의 신호 흐름이 완전히 중단될 수 있을 확률을 매우 감소시킨다는 이점을 갖는데, 그것은 그렇게 하기 위하여, 수평으로 연장하는 논리적 라인(812, 814, 816)에서의 3개의 인접하는 전도성 브리지들이 작동하지 않을 필요가 있을 것이기 때문이다. 3개보다 적은 인접하는 전도성 브리지들이 작동하지 않는 경우, 신호들은 면내 교차 접속들(832)에 의해 작동하지 않는 전도성 브리지들을 간단히 우회할 것이다. 3개의 인접하는 브리지들이 작동하지 않을 확률은, 도 3-5의 문맥에서 고려할 때, 2개의 인접하는 브리지들이 작동하지 않을 확률보다 훨씬 더 작은 확률인 단일 브리지 고장 확률의 세제곱이다. 특정 실시예들에 따르면, 터치 패널 센서의 적어도 하나의 논리적 라인은 면내 교차 접속들(예를 들어, 832)에 의해 교차 접속되는 3개 이상의 트랙을 포함한다.

도 9는 터치 센서 패널(1004)의 데카르트 축들과 정렬된 에지들을 갖는 정사각형 전극들(904, 906, 912, 914)을 포함하는 실시예에 따른 터치 센서 패널(1004)의 2-D 주기적 전극 어레이(1002)(도 10)의 단위 셀(902)의 평면도이다. 단위 셀(902)은 45도 기울어진 가상선이 제1 정사각형 전극(904) 및 제2 정사각형 전극(906)의 중심들을 통과하도록 서로 수직으로 및 수평으로 오프셋된 제1 정사각형 전극(904) 및 제2 정사각형 전극(906)을 포함한다. 제1 정사각형 전극(904)은 단위 셀(902)의 우측 상부 위치에 배치되고, 제2 정사각형 전극(906)은 단위 셀(902)의 좌측 하부 위치에 배치된다. 제1 정사각형 전극(904) 및 제2 정사각형 전극(906)은 제1 면내 직렬 접속(트레이스)(908)에 의해 접속된다. 제2 면내 직렬 접속(910)이 제2 정사각형 전극(906)의 하부 우측 코너로부터 45도 각도로 우측으로 아래로 연장한다. 더 큰 전극 어레이(1002) 내에서, 단위 셀(902)의 수직으로 옮겨진 반복들(vertically displaced repetitions)은 제1 정사각형 전극(904), 제2 정사각형 전극(906), 제1 면내 접속(908), 및 제2 면내 접속(910)으로부터 수직으로 연장하는 전도성 트랙들(1006)의 세트를 생성한다. 그러한 반복된 패턴에서, 제2 면내 접속(910)은 제2 면내 접속(910)이 연장하는 단위 셀 아래에 위치한 단위 셀(902)과 같은 다른 셀의 제1 정사각형 전극(904)의 좌측 상부 코너에 접속할 것이다.

단위 셀(902)의 제3 정사각형 전극(912)이 단위 셀(902)의 좌측 상부 코너에 배치되고, 단위 셀(902)의 제4 정사각형 전극(914)이 단위 셀(902)의 우측 하부 코너에 배치된다. 절연체 물질(916)의 패치가 제1 면내 직렬 접속(908)을 커버하는 정사각형 전극들(904, 906, 912, 914) 사이의 단위 셀(902)에서 중심에 배치된다. 전도성 브리지(918)가 제3 정사각형 전극(912)의 우측 하부 코너로부터 절연체 물질(916)의 패치를 지나서 제4 정사각형 전극(914)의 좌측 상부 코너로 연장한다. 제3 면내 접속(920)이 제4 정사각형 전극(914)의 우측 상부 코너로부터 45도 각도로 우측으로 위로 연장한다. 더 큰 전극 어레이(1002) 내에서, 단위 셀(902)의 수평으로 옮겨진 반복들(horizontally displaced repetitions)은 제3 정사각형 전극(912), 전도성 브리지(918), 제4 정사각형 전극(914), 및 제3 면내 접속(920)으로부터 수평으로 연장하는 전도성 트랙(1008)을 생성할 것이다. 그러한 배열에서, 제3 면내 접속(920)은 연속하는 단위 셀(902)의 제3 정사각형 전극(912)의 좌측 하부 코너에 접속할 것이다.

전체 전극 어레이(1002)에서, 전술한 수직으로 연장하는 전도성 트랙들(1006) 및 수평으로 연장하는 전도성 트랙들(1008)은 도 10에 도시된 바와 같은 전극 어레이(1002)를 십자형으로 교차한다. 전술한 수직으로 연장하는 트랙들(1006)은 단위 셀(902)(도 9)의 제1 정사각형 전극(904) 및 제2 정사각형 전극(906)의 연속하는 인스턴스들을 통해 지그재그(각이 진 구불구불한) 경로를 따른다는 것에 주목한다. 유사하게, 전술한 수평으로 연장하는 트랙들(1008)은 단위 셀(902)(도 9)의 제3 정사각형 전극(912) 및 제4 정사각형 전극(914)의 연속하는 인스턴스들을 통해 지그재그(각이 진 구불구불한) 경로를 따른다. 따라서, 경로들이 소규모로 지그재그하지만, 경로들은 대체로 대규모로 수직 또는 수평이다.

수직으로 연장하는 트랙들(1006)을 형성하는 전극들(904, 906)은 전극 어레이(1002)에서의 제1 서브세트(복수개)의 전극들의 멤버들이고, 수평으로 연장하는 트랙들(1008)을 형성하는 전극들(912, 914)은 전극 어레이(1002)에서의 제2 서브세트(복수개)의 전극들의 멤버들이다. 도 9 및 도 10에서, 제1 서브세트의 전극들은 수직 크로스 해치(vertical cross hatch)로 표시되고, 제2 서브세트의 전극들은 수평 크로스 해치로 표시된다. 전극 어레이(1002)에서의 정사각형 전극들(904, 906, 912, 914)의 배열은, 수직 또는 수평 라인들을 따라 진행할 때, 각각의 연속하는 위치는 제1 서브세트의 전극 및 제2 서브세트의 전극이 점유하는 것 사이에서 교대하도록 된다.

수직으로 연장하는 전도성 트랙들(1006)은 수평으로 이격되고, 이와 같이 수평(X) 좌표를 측정하도록 배열되는 반면, 수평으로 연장하는 트랙들(1008)은 수직으로 이격되고 이와 같이 수직(Y) 좌표를 측정하도록 배열된다. 전극 어레이(1002)의 전극들(904, 906, 912, 914)은 수평 및 수직 좌표가 측정되는 방향들 (X, Y)에 평행하고 수직인 에지들(1010)을 포함한다는 것에 주목한다. X 및 Y 좌표 축들은 도 10에 도시되어 있다.

신호 드라이버가 수평으로 연장하는 트랙들(1008)에 결합될 수 있고, 신호 센서가 수직으로 연장하는 트랙들(1006)에 결합될 수 있다. 대안적으로, 신호 드라이버 및 신호 센서의 결합은 역으로 될 수 있다.

도 11은 터치 센서 패널(1204)의 데카르트 축들과 정렬된 에지들을 갖는 정사각형 전극들(1106, 1108)을 포함하는 터치 센서 패널(1204)(도 12)의 전극 어레이(1202)(도 12)의 단위 셀(1102)의 평면도이고, 여기서 각각의 논리적 라인은 2개의 평행 트랙을 포함한다. 단위 셀(1102)의 제1 서브세트의 전극들(1106)은 제1 수직 트랙(1110) 및 제2 수직 트랙(1112)을 포함하는 수직으로 연장하는 트랙들(1110, 1112)을 형성한다. 단위 셀(1102)의 제2 서브세트의 전극들(1108)은 제1 수평 트랙(1114) 및 제2 수평 트랙(1116)을 포함하는 수평으로 연장하는 트랙들(1114, 1116)을 형성한다. 도 9, 10에 도시된 실시예와 도 11, 12에 도시된 실시예 사이의 차이는, 후자의 실시예에서 인접하는 트랙들의 쌍들이 논리적 라인들에서 함께 접속된다는 것이다. 도 11에 도시된 바와 같이, 제1 수직 트랙(1110) 및 제2 수직 트랙(1112)은 공통 제1 분기 피드 라인(1118)에 접속되고, 이로써 제1 수직 논리적 라인(1119)으로서 함께 접속한다. 유사하게, 제1 수평 트랙(1114) 및 제2 수평 트랙(1116)은 공통 제2 분기 피드 라인(1120)에 접속되고, 이로써 제1 수평 논리적 라인(1121)으로서 함께 접속한다. 분기 피드 라인들(1118, 1120)은 도 11에 도시되고 도 12에 도시된 바와 같이 전극 어레이(1202)의 꼭대기 및 좌측 에지들을 따라 존재하지만, 그것들은 단위 셀(1102)의 특정 다른 반복들, 예를 들어, 전극 어레이(1202)의 내부에서 바닥부 및 우측 에지들을 따르는 반복들을 위해 요구되지 않는다.

4개의 부가된 교차 접속들(1122, 1124, 1126, 1128)이 도 11에 도시되어 있다. 부가된 교차 접속들(1122, 1124, 1126, 1128)은 점선으로 표시되어 있다. 제1 부가된 교차 접속(1122)은 제2 수직 트랙(1112)의 바닥부 전극의 좌측 하부 코너로부터 좌측으로 아래로 연장한다. 더 큰 전극 어레이(1202)에서, 제1 부가된 교차 접속(1122)은 부가된 교차 접속(1122)이 연장하는 단위 셀, 예를 들어, 도 11에 도시된 단위 셀(1102) 아래에 배치된 단위 셀(1102)의 사본에 존재하는 제1 수직 트랙(1110)의 전극에 접속할 것이다. 따라서, 제1 교차 접속(1122)은 제1 수직 트랙(1110) 및 제2 수직 트랙(1112)을 접속하고, 이로써 제1 수직 트랙(1110) 또는 제2 수직 트랙(1112)에서의 특정 잠재적인 개방 회로 고장들 주위에 바이패스 신호 경로를 제공한다. 아래 논의되는 다른 부가된 교차 접속들이 유사한 목적을 달성한다.

제2 부가된 교차 접속(1124)은 제1 수평 트랙(1114)의 제일 우측에 있는 전극으로부터 우측으로 아래로 연장한다. 제2 부가된 교차 접속(1124)은 연속하는 단위 셀의 제2 수평 트랙(1116)의 전극에 접속함으로써, 제1 수평 트랙(1114) 및 제2 수평 트랙(1116)을 접속할 것이다. 제1 부가된 교차 접속(1122) 및 제2 부가된 교차 접속(1124)은 정사각형 전극들(1106, 1108)과 동일한 재료로 동일한 프로세스에서 형성된 면내 트레이스들로서 적절하게 형성된다.

제3 부가된 교차 접속(1126) 및 제4 부가된 교차 접속(1128)은 단위 셀(1102)의 중심에서 서로 교차한다. 둘다 존재하는 경우, 하나는 면내 트레이스로서 형성될 수 있고, 하나는 도 7에 도시된 바와 같은 브리지를 이용하여 구현될 수 있다. 하나만 존재하는 경우, 그것은 면내 트레이스로서 구현될 수 있다. 제3 부가된 교차 접속(1126)은 제1 수평 트랙(1114)의 두번째(좌측으로부터) 전극의 우측 하부 코너로부터 제2 수평 트랙(1116)의 세번째(좌측으로부터) 전극의 좌측 상부 코너로 연장한다. 제4 부가된 교차 접속(1128)은 제2 수직 트랙(1112)의 두번째(꼭대기로부터) 전극의 좌측 하부 코너로부터 제1 수직 트랙(1110)의 세번째(꼭대기로부터) 전극의 우측 상부 코너로 연장한다.

도 12를 참조하면, 전극 어레이(1202)는 단위 셀(1102)의 9개의 사본으로 이루어진다. 제1 수직 논리적 라인(1119) 이외에, 전극 어레이(1202)는 제2 수직 논리적 라인(1206) 및 제3 수직 논리적 라인(1208)을 포함한다. 제1 수평 논리적 라인(1121) 이외에, 전극 어레이(1202)는 제2 수평 논리적 라인(1210) 및 제3 수평 논리적 라인(1212)을 포함한다. 도 12에 도시된 것은 예시이다. 사실상, 전극 어레이(1202)는 더 정확하게 터치 위치를 결정하기 위해 또는 더 큰 패널에서 터치 위치를 결정하기 위해 3개보다 많은 수직 및 수평 논리적 라인들을 가질 수 있다.

도 13은 터치 센서 패널의 데카르트 축들과 정렬된 에지들을 갖는 정사각형 전극들(1301, 1303)을 포함하는 터치 센서 패널(1404)(도 14)의 전극 어레이(1402)(도 14)의 단위 셀(1302)의 평면도이다. 도 11, 12에 도시된 실시예에서는, 각각의 논리적 라인이 2개의 평행 트랙을 포함하지만, 도 13, 14에 도시된 실시예에서는, 각각의 논리적 라인이 3개의 평행 트랙을 포함한다. 제1 수직 논리적 라인(1304)은 제1 수직 트랙(1306), 제2 수직 트랙(1308), 및 제3 수직 트랙(1310)을 포함한다. 제1 수평 논리적 라인(1312)은 제1 수평 트랙(1314), 제2 수평 트랙(1316), 및 제3 수평 트랙(1318)을 포함한다. 도 11에 도시된 단위 셀은 단위 셀(1102)의 중심에 한쌍의 부가된 교차된 교차 접속들(1126, 1128)을 포함하지만, 단위 셀(1302)은 단위 셀(1302)의 중심 주위에 대칭적으로 배치된 4쌍의 부가된 교차 접속들(1320, 1322, 1324, 1326)을 포함한다. 4쌍의 부가된 교차 접속들(1320, 1322, 1324, 1326)은 그 중심을 둘러싸는 4개의 전극의 대각선들을 따르는 변위들(displacements)에 의해 단위 셀(1302)의 중심으로부터 이격된다.

제1 쌍의 부가된 교차 접속들(1320)은 제1 수직 트랙(1306) 및 제2 수직 트랙(1308)을 접속한다. 제2 쌍의 부가된 교차 접속들(1322)은 제2 수직 트랙(1308) 및 제3 수직 트랙(1310)을 접속한다. 제3 쌍의 부가된 교차 접속들(1324)은 제1 수평 트랙(1314) 및 제2 수평 트랙(1316)을 접속한다. 제4 쌍의 부가된 교차 접속들(1326)은 제2 수평 트랙(1316) 및 제3 수평 트랙(1318)을 접속한다.

단위 셀(1102)은 그의 하부 에지를 따라 단지 제1 부가된 교차 접속(1122)을 포함하였지만, 단위 셀(1302)은 그의 하부 에지를 따라 제5 쌍의 부가된 교차 접속들(1328)을 포함한다. 제5 쌍의 부가된 교차 접속들(1328)은 단위 셀(1302)의 반복들을 통해 수직 트랙들(1306, 1308, 1310)을 접속한다. 단위 셀(1102)은 그의 오른쪽을 따라 단지 제2 부가된 교차 접속(1124)을 포함하였지만, 단위 셀(1302)은 그의 오른쪽을 따라 제6 쌍의 부가된 교차 접속들(1330)을 포함한다. 제6 쌍의 부가된 교차 접속들(1330)은 단위 셀(1302)의 반복들을 통해 수평 트랙들(1314, 1316, 1318)을 접속한다. 제5 쌍의 부가된 교차 접속들(1328) 및 제6 쌍의 부가된 교차 접속들(1330)은 면내 교차 접속들로서 적절히 형성된다.

도 11의 단위 셀(1102)의 중심에의 한쌍의 부가된 교차된 교차 접속들(1126, 1128)의 배치 및 단위 셀(1302)의 4쌍의 부가된 교차 접속들(1320, 1322, 1324, 1326)의 배치는 두 경우에, 부가된 교차 접속들(1126, 1128, 1320, 1322, 1324, 1326)이 단일 논리적 라인의 인접하는 수평 트랙들 사이에 및 단일 논리적 라인의 인접하는 수직 트랙들 사이에 있는 개개의 단위 셀들(1102, 1302) 내의 위치들에 배치된다는 점에서 비슷하다. 단위 셀들 내의 다른 위치들은 수직 트랙들의 횡단 크기(transverse extent) 내 또는 수평 트랙들의 횡단 크기 내에 있다. 트랙들은 전극 어레이(1402)의 2개의 인접하는 라인들(컬럼들 또는 로우들) 사이에 지그재그하기 때문에, 횡단 크기는 2개의 전극에 걸친다. 대안적으로, 평행 트랙들을 접속하는 부가적인 교차 접속들은 수직 트랙들 또는 수평 트랙들의 횡단 크기 내에서 부가될 수 있다.

도 14에 도시된 바와 같이, 제1 수직 논리적 라인(1304) 이외에, 전극 어레이(1402)는 제2 수직 논리적 라인(1406) 및 제3 수직 논리적 라인(1408)을 포함한다. 제1 수평 논리적 라인(1312) 이외에, 전극 어레이(1402)는 제2 수평 논리적 라인(1410) 및 제3 수평 논리적 라인(1412)을 포함한다. 도 14에 도시된 것은 예시이다. 사실상, 전극 어레이(1402)는 더 정확하게 터치 위치를 결정하기 위해 또는 더 큰 패널에서 터치 위치를 결정하기 위해 3개보다 많은 수직 및 수평 논리적 라인들을 가질 수 있다.

각각의 논리적 로우 또는 논리적 컬럼에서의 트랙들의 수는 동일할 필요가 없다. 도 3-5 및 도 11-12는 이중 중복(double-redundancy) 논리적 로우들 및 논리적 컬럼들을 도시하고, 도 8 및 13-14는 삼중 중복(triple redundancy) 논리적 로우들 및 논리적 컬럼들을 도시하지만, 중복의 레벨은 논리적 로우들에 대해서와 논리적 컬럼들에 대해서 동일할 필요가 없다.

도 15는 둘다 터치 센서 패널(1604)의 데카르트 축들과 정렬된 에지들을 갖는 제1 세트의 정사각형 전극들(1501) 및 제2 세트의 정사각형 전극들(1503)을 포함하는 터치 센서 패널(1604)(도 16)의 전극 어레이(1602)(도 16)의 단위 셀(1502)의 평면도이고, 여기서 (수평 좌표를 측정하기 위한) 각각의 수직으로 연장하는 논리적 라인이 2개의 평행 트랙을 포함하고, (수직 좌표를 측정하기 위한) 각각의 수평으로 연장하는 논리적 라인이 3개의 평행 트랙을 포함한다. 도 15를 참조하면, 제1 수직 트랙(1506) 및 제2 수직 트랙(1508)을 포함하는 제1 수직으로 연장하는 논리적 라인(1504)이 도시되어 있다. 제1 수평으로 연장하는 논리적 라인(1510)은 제1 수평 트랙(1512), 제2 수평 트랙(1514), 및 제3 수평 트랙(1516)을 포함한다.

제1 수직 트랙(1506) 및 제2 수직 트랙(1508)은 제1 교차 접속(1518), 제2 교차 접속(1520), 및 제3 교차 접속(1522)에 의해 접속된다. 제1 수평 트랙(1512) 및 제2 수평 트랙(1514)은 제4 교차 접속(1524) 및 제5 교차 접속(1526)에 의해 접속된다. 제2 수평 트랙(1514) 및 제3 수평 트랙(1516)은 제6 교차 접속(1528) 및 제7 교차 접속(1530)에 의해 접속된다. 제1 교차 접속(1518) 및 제4 교차 접속(1524)은 서로 교차한다. 제1(1518) 및 제4(1524) 교차 접속들 중 하나는 면내 교차 접속을 형성할 수 있고, 다른 것은 도 7에 도시된 바와 같은 브리지 접속으로서 구현될 수 있다. 대안적으로, 하나의 교차 접속(1518 또는 1524)만이 존재할 수 있고, 그것은 면내 트레이스로서 구현될 수 있다. 제2 교차 접속(1520) 및 제6 교차 접속(1528)과 관련하여 유사한 상황이 존재하고, 동일한 방식으로 처리되어 하나는 면내 교차 접속으로서 구현되고 다른 것은 도 7에 도시된 바와 같은 브리지 접속으로서 구현될 수 있다. 대안적으로, 하나의 교차 접속(1520 또는 1528)만이 존재할 수 있고, 그것은 면내 트레이스로서 구현될 수 있다.

도 15에 도시된 실시예에서, 도 11 및 도 13에 도시된 실시예들에서와 같이, 단위 셀(1502) 내에 동일한 논리적 라인들(1504, 1510)의 트랙들(1506, 1508, 1512, 1514, 1516) 사이에 교차 접속들(1518, 1520, 1524, 1528)이 존재하고, 단위 셀(1502)의 경계들에 동일한 논리적 라인들(1504, 1510)의 트랙들(1506, 1508, 1512, 1514, 1516) 사이에 교차 접속들(1522, 1526, 1530)이 존재한다.

제1 수직으로 연장하는 논리적 라인(1504)은 정사각형 전극들(1501)의 세트를 포함하고, 제1 수평으로 연장하는 논리적 라인(1510)은 제2 세트의 정사각형 전극들(1503)을 포함한다. 도 11, 13에 도시된 실시예들과 유사하게, 도 15에 도시된 실시예에서, 수직 트랙들(1506, 1508)의 제1 세트의 정사각형 전극들(1501)은 면내 직렬 접속들(트레이스들)(1532)(도면을 가득 메우는 것을 피하기 위해 그 중 제한된 수가 라벨링됨)을 통해 접속하고, 수평 트랙들(1512, 1514, 1516)의 제2 세트의 정사각형 전극들(1503)은, 하나 걸러서 접속이 면내 접속들(1534) 중 하나이고 하나 걸러서 접속이 브리지 접속들(1536) 중 하나이도록 수평 트랙들을 따라 교대하는 면내 접속들(1534) 및 브리지 접속들(1536)을 통해 접속한다. (도면을 가득 메우는 것을 피하기 위해 제한된 수의 면내 접속들(1534) 및 브리지 접속들(1536)이 라벨링된다.)

도 16은 도 15에 도시된 단위 셀(1502)에 기초한 터치 센서 패널(1604)의 평면도이다. 도 16에 도시된 바와 같이, 전극 어레이(1602)는 또한 부가적인 수직으로 연장하는 논리적 라인들(1606) 및 부가적인 수평으로 연장하는 논리적 라인들(1608)을 포함한다. 도 16에 도시된 것은 예시이다. 사실상, 전극 어레이(1602)는 더 정확하게 터치 위치를 결정하기 위해 또는 더 큰 패널에서 터치 위치를 결정하기 위해 3개보다 많은 수직 및 수평 논리적 라인들을 가질 수 있다.

도 9-16에 도시되고 전술한 실시예들은 정사각형 전극들을 포함한다. 더욱 일반적으로, 전극들은 모양이 직사각형일 수 있다.

도 17은 실시예에 따른 터치 센서 패널을 형성하는 방법의 흐름도이다. 블록(1702)에서, 기판이 획득된다. 블록(1704)에서, 각각이 복수의 평행 트랙들 및 복수의 점에서 평행 트랙들을 접속하는 면내 교차 접속들을 포함하는, 복수의 수직으로 연장하는 및 수평으로 연장하는 논리적 라인들의 적어도 부분들을 포함하는 패터닝된 투명 전도체 층이 기판의 표면 상에 형성된다. 특정 양태들에 따르면, 블록(1704)에서 형성되는 패터닝된 투명 층은 제1 방향으로 이어지는 완전한 트랙들(예를 들어, 수직 트랙들) 및 제2 방향으로 이어지는 분해 세그먼트들(예를 들어, 수평 트랙들)을 포함한다. 이것은 도 3-16에 도시된 실시예들을 형성함에 있어서의 경우일 수 있다. 투명 전도체 층은 블랭킷 퇴적(blanket deposition) 다음에 이미지꼴 식각에 의해 또는 리프트오프 프로세스를 이용하여 형성될 수 있다.

블록(1706)에서, 트랙들(예를 들어, 수평 트랙들)을 완료하기 위해 전도성 브리지들을 형성하는 것이 필요한 교차점들에서(그와 정렬되어) 절연체의 영역들이 형성된다. 절연체의 영역들은 프린팅, 블랭킷 퇴적 다음에 이미지꼴 식각에 의해 또는 리프트오프 프로세스를 이용하여 형성될 수 있다. 대안적으로, 절연체의 별개의 영역들을 형성하기보다는, 전기 접속들이 만들어지는 별개의 개구부들을 갖는 절연체의 층이 블록(1706)에서 형성될 수 있다. 도 18은 인접하는 별개의 개구부들(1804)(도면을 가득 메우는 것을 피하기 위해 그 중 몇개만 번호 지정됨)의 쌍들을 갖는 대안적인 절연체 층(1802)을 도시한다. 전도성 브리지들(524)의 단부들(526)은 별개의 개구부들(1804)을 통해 트랙들의 분해 세그먼트들과 접촉할 수 있고, 이로써 분해 세그먼트들을 접속하여 트랙들을 형성한다.

블록(1708)에서, 전도성 브리지들은 트랙들(예를 들어, 수평 트랙들)을 완료하기 위하여 절연체의 영역들 위에 형성된다. 전도성 브리지들은 프린팅, 블랭킷 퇴적 다음에 이미지꼴 식각에 의해 또는 리프트오프 프로세스를 이용하여 형성될 수 있다.

도 17에 도시된 바와 같은 동작들의 시퀀스에 의해, 도 17에 도시된 프로세스는 터치 센서 패널 구조가 기판 상에 만들어지는 실시예에 따라 트랙들 및 인터커넥트들을 포함하는 패터닝된 투명 전도성 층으로 시작해서 후속하여 절연체의 영역들 및 전도성 브리지들을 퇴적한다. 대안적으로, 구조는 반전될 수 있다. 반전 구조에서, 전도성 브리지들은 기판 상에 형성되고 나서, 패터닝된 절연체가 브리지들 위에 퇴적되고, 그 다음에 논리적 라인들을 포함하는 패터닝된 투명 전도성 층이 패터닝된 절연체 위에 형성된다. 그러한 대안적인 실시예를 형성하기 위하여, 1704, 1706, 1708의 순서는 반대로 될 것이다.

도 19는 본 발명의 실시예에 따른 "반전" 구조를 갖는 터치 센서 패널(1900)의 일부분의 단편적인 단면도이다. 도 19는 제1 방향(예를 들어 수평)으로 이어지는 제1 트랙(1902)이 제2 방향(예를 들어, 수직)으로 이어지는 제2 트랙(1904)과 교차하는 터치 센서 패널(1900)의 일부분을 도시한다. 도 19의 단면도에서, 제1 방향은 수평이고, 제2 방향은 도면 시트의 평면 안밖이다.

터치 센서 패널(1900)은 기판(1906)을 포함한다. 전도성 브리지의 역할을 하는 브리지 전도체(1908)가 기판(1906) 상에 형성된다. 절연체(1802)의 전술한 층이 기판(1906) 상에 퇴적된다. 절연체 층(1802) 내의 전술한 개구부들(1804) 중 2개는 브리지 전도체(1908)의 제1 단부(1910) 및 제2 단부(1912)와 정렬된다. 제1 트랙 세그먼트(1914)가 좌측(도면의 관점에서)으로부터 절연체 층(1802)을 지나서 좌측에 배치된 개구부(1804) 내로 연장하고 브리지 전도체(1908)의 제1 단부(1910)와 개구부(1804)를 통해 접촉한다. 유사하게, 제2 랙 세그먼트(1916)가 우측(도면의 관점에서)으로부터 절연체 층(1802)을 지나서 우측에 배치된 개구부(1804) 내로 연장하고 브리지 전도체(1908)의 제2 단부(1912)와 개구부(1804)를 통해 접촉한다. 도면의 평면 안밖으로 연장하는 제2 트랙(1904)의 일부분이 2개의 개구부(1804) 사이에서 브리지 전도체(1908) 위에 배치되는 절연체 층(1804)의 일부분 위에 가로 놓이는 것으로 도시되어 있다.

블록들(1704, 1706, 1708)에서 형성되는 투명 전도체, 절연체 영역들, 및 전도성 브리지들의 패턴들은 도 3-5, 8-16에 도시된 패턴들 중 임의의 것일 수 있다.

도 20은 제1 수직 트랙(1506) 내의 개방 회로 결함(2002)을 갖는 도 15에 도시된 단위 셀(1502)의 제1 수직으로 연장하는 논리적 라인(1504)을 도시한다. 면내 교차 접속 또는 브리지 교차 접속으로서 구현될 수 있는 교차 접속들(2004)의 존재 때문에, 제1 수직 트랙(1506)의 전극들(1501) 전부로부터의 신호가, 심지어 개방 회로 결함(2002) 아래에 있는 것으로부터의 신호가 수직으로 연장하는 논리적 라인(1504)의 꼭대기에 도달할 수 있다. 수직으로 연장하는 논리적 라인들을 통한 신호 경로가 도 20에서 화살표들로 표시된다.

이 문서에서, 제1과 제2, 꼭대기와 바닥부, 등과 같은 관계 용어들은 그러한 엔티티들 또는 액션들 사이의 임의의 실제 그러한 관계 또는 순서를 반드시 요구 또는 의미하지 않고 하나의 엔티티 또는 액션을 다른 엔티티 또는 액션으로부터 구별하기 위해서만 이용될 수 있다. 용어들 "포함하다", "포함하는", 또는 그의 임의의 다른 변형은, 요소들의 리스트를 포함하는 프로세스, 방법, 물품, 또는 장치가 그의 요소들뿐만 아니라 그러한 프로세스, 방법, 물품, 또는 장치에 고유하거나 명백하게 열거되지 않은 다른 요소들을 포함할 수 있도록 배타적이지 않은 포함을 커버하기 위한 것이다. "...를 포함한다"가 오는 요소는, 더 많은 제약 없이, 그 요소를 포함하는 프로세스, 방법, 물품, 또는 장치 내의 부가적인 동일한 요소들의 존재를 제외하지 않는다.

본원에 설명된 다양한 실시예들은 하나 이상의 종래의 프로세서들, 및 특정 비-프로세서 회로들과 함께, 본원에 설명된 터치 센서 패널들의 기능들 중 일부, 대부분, 또는 전부를 구현하도록 하나 이상의 프로세서들을 제어하는 독특한 저장된 프로그램 명령어들로 이루어질 수 있다는 것을 알 것이다. 비-프로세서 회로들은 신호 드라이버들, 신호 센서들, 클록 회로들 및 전원 회로들을 포함할 수 있고, 이것들로 한정되지 않는다. 이와 같이, 이들 기능들은 수신 사용자 입력을 수행하기 위한 방법의 단계들로서 해석될 수 있다. 대안적으로, 일부 또는 전부의 기능들은 저장된 프로그램 명령어들을 갖지 않는 상태 머신에 의해, 또는 하나 이상의 ASIC(application specific integrated circuit)으로 구현될 수 있고, 여기서 각각의 기능 또는 기능들 중 특정 기능의 일부 결합들은 커스텀 로직(custom logic)으로서 구현된다. 물론, 2가지 접근법의 결합이 이용될 수 있다. 따라서, 이러한 기능들을 위한 방법들 및 수단들이 본원에 설명되었다. 또한, 이 기술분야의 통상의 기술자는, 예를 들어, 이용가능한 시간, 현재 기술, 및 경제적인 고려사항들에 의해 동기 부여되는 많은 설계 선택들 및 가능하게는 상당한 노력에도 불구하고, 본원에 개시된 개념들 및 원리들에 의해 가이드될 때, 최소한의 실험으로 그러한 소프트웨어 명령어들 및 프로그램들 및 IC들을 쉽게 발생할 수 있을 것이라고 기대된다.

전술한 명세서에서는, 몇몇 실시예들이 설명되었다. 그러나, 이 기술분야의 통상의 기술자는 아래 청구항들에 기재된 바와 같은 범위에서 벗어나지 않고 다양한 수정들 및 변경들이 만들어질 수 있다는 것을 알 것이다. 따라서, 명세서 및 도면들은 제한적인 의미보다는 예시적인 의미에서 고려되며, 모든 그러한 수정들은 청구항들의 범위 내에 포함되도록 의도된다. 이득들, 이점들, 문제에 대한 해결책들, 및 임의의 이득, 이점, 또는 해결책이 생기거나 더욱 확연하게 되게 할 수 있는 임의의 요소(들)는 임의의 또는 모든 청구항들의 중대한, 요구된, 또는 필수적 특징들 또는 요소들로서 해석되지 않는다. 이 출원의 계류 중에 행해진 임의의 보정들 및 발행된 청구항들의 모든 등가물들을 포함하는 첨부된 청구항들에 의해서만 오로지 본 발명은 정의된다.

104: 터치 센서 패널
200: 터치 센서 패널 시스템
202: 터치 패널 컨트롤러
204: 로우 신호 드라이버
206: 전극 어레이
208: 컬럼 신호 센서