키 인식 장치 및 방법

키 인식 장치 및 방법{apparatus and method for sensing key}

도 1과 2는 종래의 키 메트릭스 방식을 나타낸 회로도와 각 키의 동작원리를 나타낸 도면.

도 3은 본 발명에 따른 키 돔 패드(Key dome pad)를 나타낸 도면.

도 4는 본 발명에 따른 키 인식을 위한 디코더 블록을 나타낸 도면.

본 발명은 휴대 전화기에 관한 것으로, 특히 휴대 전화기에 구비된 키 인식 장치 및 그 장치를 이용한 키 인식 방법에 관한 것이다.

종래의 휴대 전화기는 퀄컴(Qualcomm) 사에서 권장하는 키 메트릭스(Key Matrix)를 사용하고 있다.

도 1과 2는 종래의 키 메트릭스 방식을 나타낸 회로도와 각 키의 동작원리를 나타낸 것이다.

그러나 도 1과 2에 도시된 기존의 방식은 많은 범용 입출력(General Purpose Input/output ; 이하, GPIO 라 약칭함) 핀이 필요하였다.

그에 따라 다기능화되는 최근 휴대 전화기를 개발하는데 할당할 수 있는 GPIO 핀들이 부족하여, 새로운 기능을 휴대 전화기에 구현하는데 어려움이 많다. 이는 현재 휴대 전화기의 칩셋(Chipset)에 GPIO 핀이 제한적으로 할당되고 있기 때문이다.

도 1을 참조하면, 종래 기술에서는 기존 퀄컴(Qualcomm) 사의 키 메트릭스 방식의 의해 단순한 키 조합으로 인식한다. 그에 따라 많은 GPIO 핀이 사용된다.

도 1에서 25개의 키들(END/PWA, PF1, OK, PF2, SND, M, [], CLR, UP, DOWN, LEFT, RIGHT, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0, *, # ...)를 구현하기 위해 GPIO 핀들(KYPD [1], [3], [5], [7], [9], [11], [13], [15], [17], [19], ON_SW)을 11개 사용하였다.

다음은 도 2를 참조하여 종래의 키 동작원리에 대해 설명한다.

도 2에서 "Keysense_int"가 인식되면, 중앙처리유닛(Central Processing Unit ; 이하, CPU 라 약칭함)은 "KEYSENSE_READ" 라인들을 통해서 GPIO 핀들 중에서 KYPD{[1],[3],[5],[7],[9]}를 체크한다.

키 스캔 라인(key scan line)인 KYPD{[11],[13],[15],[17],[19]}를 하나씩 순차적으로 로우(low)로 다운시킨다. 이것은 하나의 스캐닝(scanning) 과정에 해당한다. 그리고 "Keysense_int"가 로우(low)로 다운되는 시점에서 눌린 키를 인식한다.

전술된 상기의 종래 기술에서는 최근 휴대 전화기의 다기능화에 따라 키들의 종류가 숫자(문자) 키나 방향 키 등에 추가적으로 새로운 기능을 수행하기 위한 전용 키(예로써, 카메라 전용 키 등)들의 할당이 요구되고 있는 실정이다.

그러나 현재 휴대 전화기의 칩셋에 할당할 수 있는 GPIO 핀의 수가 제한적이기 때문에, 다기능화되는 최근 휴대 전화기를 개발하는데 할당할 수 있는 GPIO 핀들이 현재로써는 부족한 상태이다.

따라서, 본 발명의 목적은 상기한 점을 감안하여 안출한 것으로써, 키 메트릭스(key matrix)를 응용한 새로운 키 인식 장치 및 방법을 제공하는데 있다.

본 발명의 또다른 목적은, 보다 많은 기능을 수행하면서도 범용 입출력(GPIO) 핀의 할당을 줄일 수 있는 키 인식 장치 및 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 제1 특징은, 소정 개수의 비트 라인들과 키 인터럽트(key interrupt) 라인을 구비한 키 돔 패드(key dome pad)와, 상기 키 돔 패드로부터 키 인터럽트(key interrupt)를 입력받는 키 인터럽트 블록(key interrupt block)과, 상기 비트 라인들의 전압 값들을 읽어 들이는 키 비트 연산기와, 상기 비트 라인들의 전압 값들에 대응되는 각 키 값들을 저장하는 키 트루스 테이블(key truth table)과, 상기 키 인터럽트가 인식될 때, 상기 키 비트 연산기로부터 상기 비트 라인들의 전압 값들을 제공받고, 상기 제공받은 전압 값들에 해당하는 키 값을 상기 키 트루스 테이블을 참조하여 인식하는 중앙처리유닛(CPU)을 포함하여 구성되는 것이다.

보다 바람직하게, 상기 키 돔 패드는, 각각 전압 인가용 내부 풀업(internal pull up) 저항을 구비한 4개의 비트 라인들과, 소정의 인터럽트 인가용 내부 풀업 저항을 구비한 하나의 키 인터럽트(key interrupt) 라인을 구비한다. 여기서 임의의 비트 라인은 하나의 전압 인가용 내부 풀업 저항과 병렬로 연결되고, 상기 키 인터럽트 라인은 상기 인터럽트 인가용 내부 풀업 저항과 병렬로 연결된다. 또한 상기 키 돔 패드는, 접지되는 외부 원형 전극과, 상기 외부 원형 전극의 내부에서 서로 단절된 5개의 라인 전극들과, 돔 쉬트(dome sheet)를 구비하며, 상기 5개의 라인 전극들 중 하나는 상기 키 인터럽트 라인에 연결되고, 나머지 4개의 라인 전극은 각각 비트 라인들과 일대일 대응하여 연결된다. 특히 상기 돔 쉬트가 눌려질 때, 상기 원형 전극과 상기 라인전극들이 접촉된다. 한편, 상기 키 돔 패드에서 상기 4개의 비트 라인들에 구비된 내부 풀업(internal pull up) 저항들에 의해 상기 키 트루스 테이블에 저장된 키 값들이 각각 결정된다. 보다 상세하게는, 상기 키 값들은 각각 이진 4비트 길이이며, 상기 비트 라인들 중 제1 비트 라인의 내부 풀업 저항에 걸리는 전압 값이 상기 이진 4비트의 최상위 비트를 나타내고, 제2 비트 라인의 내부 풀업 저항에 걸리는 전압 값이 상기 이진 4비트의 두 번째 비트를 나타내고, 제3 비트 라인의 내부 풀업 저항에 걸리는 전압 값이 상기 이진 4비트의 세 번째 비트를 나타내고, 제4 비트 라인의 내부 풀업 저항에 걸리는 전압 값이 상기 이진 4비트의 최하위 비트를 나타낸다. 그에 따라 상기 이진 4비트에 의해 16개의 키 값이 결정된다.

상기한 목적을 달성하기 위한 본 발명의 제2 특징은, 소정 개수의 비트 라인들과 키 인터럽트(key interrupt) 라인을 포함하는 키 돔 패드(key dome pad)가 구비된 통신 단말기에서, 상기 키 돔 패드로부터 키 인터럽트(key interrupt)가 인식 됨에 따라, 상기 비트 라인들에 구비된 각 내부 풀업 저항에 걸리는 전압 값들을 읽어 들이는 단계와, 상기 읽어 들인 전압 값들로부터 결정되는 비트 값을 미리 저장되어 있던 다수의 키 값들과 비교하는 단계와, 상기 비교 결과로부터 상기 비트 값에 해당하는 키 값을 분별하는 단계를 포함하여 이루어진다.

본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

도 3은 본 발명에 따른 키 돔 패드(Key dome pad)를 나타낸 도면이며, 도 4는 본 발명에 따른 키 인식을 위한 디코더 블록을 나타낸 도면이다.

도 3에 도시된 바와 같이, 본 발명의 키 인식 장치는 소정 개수의 비트 라인들과 키 인터럽트 라인을 구비한 키 돔 패드(key dome pad)를 포함한다.

도 3에는 4개의 비트 라인들(bit0,1,2,3)과 하나의 키 인터럽트 라인(key interrupt0)을 구비하는 키 돔 패드의 예를 나타낸 것이다.

즉, 비트 연산을 위한 비트 라인들 Bit0, Bit1, Bit2 및 Bit3을 이용하여 키 돔 패드(Key dome pad)를 구성한다.

특히 도 3에 도시된 바와 같이, 키 돔 패드는 각 비트 라인들에 각각 전압 인가용 내부 풀업 저항을 구비한다. 또한 키 인터럽트 라인도 소정의 인터럽트 인 가용 내부 풀업 저항을 구비한다. 여기서 하나의 전압 인가용 내부 풀업 저항은 해당 비트 라인에 대해 병렬로 연결된다. 그리고 인터럽트 인가용 내부 풀업 저항도 해당 키 인터럽트 라인에 병렬로 연결된다.

또한 도 3에 도시된 바와 같이, 키 돔 패드는 접지(ground)되는 외부 원형 전극을 구비하며, 그 외부 원형 전극의 내부에 서로 단절된 5개의 라인 전극들이 더 구비된다.

한편 키 돔 패드에는 돔 쉬트(dome sheet)(미도시)가 더 구비되는데, 상기 돔 쉬트가 눌려질 때 원형 전극과 5개의 라인전극들이 접촉된다.

그에 따라, 인터럽트 인가용 내부 풀업 저항에 부하가 걸려 해당 키 인터럽트(key interrupt0)가 출력된다. 또한 각 전압 인가용 내부 풀업 저항들에 부하가 걸려 해당 비트 라인들의 전압 값들이 출력된다. 이를 위해 본 발명의 원형 전극 내부의 5개의 라인 전극들 중 하나는 키 인터럽트 라인에 연결되고, 나머지 4개의 라인 전극은 각각 비트 라인들과 일대일 대응하여 연결된다.

특히 본 발명에서는 전압 인가용 내부 풀업 저항들에 의해 4비트 길이의 이진 값들에 해당하는 전압 값들을 출력하여 서로 다른 16개의 키 값을 형성한다. 이러한 키 값들의 형성에 대해 보다 상세히 설명한다.

도 3에서 초기에 돔 쉬트가 눌리지 않은 경우에는, 키 인터럽트(Key interrupt0) 핀의 전압 값은 하이(high)이고, 각 비트 라인들(Bit0, Bit1, Bit2 및 Bit3)도 모두 하이(high)이다.

반면에 돔 시트(dome sheet)가 눌릴 경우 즉, 키가 눌릴 경우에, 키 인터럽 트 라인에 연결된 라인 전극과 각 비트 라인들에 일대일 대응하여 연결된 4개의 라인 전극들은 외부 원형 전극과 접촉된다.

그에 따라 키 인터럽트 라인(Key interrupt0)의 전압 값이 로우(low)로 떨어진다. 그러면 도 4에 구비된 CPU(12)는 돔 시트(즉, 키)가 눌린 것으로 인식하고, 비트 라인들(Bit0, Bit1, Bit2 및 Bit3)로부터 입력되는 각 라인별 전압 값을 체크한다. 각 비트 라인들(Bit0, Bit1, Bit2 및 Bit3)로부터 입력되는 전압 값들의 조합으로부터 4비트 길이의 이진 값이 계산된다.

한편, 표 1은 키 트루스 테이블 (Key truth table)을 나타낸 것으로, 비트 라인들(Bit0, Bit1, Bit2 및 Bit3)과 접지 전극인 외부 원형 전극이 모두 접촉할 때, 각 비트 라인에 병렬 연결된 내부 풀업 저항들의 값을 달리하여 구성함으로써, 비트 라인들의 전압 값으로부터 서로 다른 4비트 길이의 이진 값들이 형성되도록 한다.

하나의 예를 들면, 돔 쉬트가 눌려질 때, 제1 비트 라인(bit0)의 내부 풀업 저항에 걸리는 전압 값은 로우(low)이고, 나머지 제2, 3 및 4 비트 라인들(bit1, bit2, bit3)의 내부 풀업 저항에 걸리는 전압 값은 하이(high)이면, 이러한 비트 라인들의 출력 전압 값들의 조합이 "로우, 하이, 하이, 하이"가 되어 이는 이진 값 "1, 0, 0, 0"에 해당된다.

결국 도 4의 CPU(12)는 비트 라인들(Bit0, Bit1, Bit2 및 Bit3)로부터 입력되는 각 라인별 전압 값을 체크한 후에, 하기한 표 1의 키 트루스 테이블을 참조하여 현재 눌려진 키 값을 결정한다.

따라서 키 돔 패드의 4개의 비트 라인들에 구비된 내부 풀업(internal pull up) 저항들의 저항 값에 의해 상기 키 트루스 테이블에 저장된 키 값들이 각각 결정된다.

보다 상세하게, 키 값들은 표 1에 나타낸 바와 같이 각각 이진 4비트 길이를 가진다. 그리고 비트 라인들 중 제1 비트 라인(bit0)의 내부 풀업 저항에 걸리는 전압 값이 4비트 길이 이진 값의 최상위 비트를 나타내고, 순서대로 제2 비트 라인(bit1)의 내부 풀업 저항에 걸리는 전압 값은 두 번째 비트, 제3 비트 라인(bit2)의 내부 풀업 저항에 걸리는 전압 값은 세 번째 비트, 제4 비트 라인(bit3)의 내부 풀업 저항에 걸리는 전압 값은 4비트의 최하위 비트를 나타낸다. 그리하여 4비트 이진 값이 16개의 키 값들을 나타내며, CPU(12)는 키 트루스 테이블을 참조하여 16 개의 키 값들 중 하나를 결정한다.

한편 도 4에 도시된 디코더 블록(11)은 비트 연산이 가능하며, 키 트루스 테이블(표 1) 값에 해당하는 키 값들을 분별하여 인식한다.

본 발명에 따른 키 인식 장치는 전체적으로, 도 3의 키 돔 패드(key dome pad)와, 키 돔 패드로부터 키 인터럽트(key interrupt)를 입력받아 CPU(12)에 제공하는 키 인터럽트 블록(key interrupt block)(13)과, 키 돔 패드의 비트 라인들로부터 전압 값들을 읽어 들이는 키 비트 연산기(key bit ALU(Arithmetic and logic unit))(11a)와, 키 돔 패드의 비트 라인들의 전압 값들에 대응되는 각 키 값들(4비트 길이 이진 값들)을 저장하는 키 트루스 테이블(key truth table)(11b)을 구비하며, 상기한 구성 요소들로부터 키 값을 인식하는 CPU(12)를 더 구비한다.

CPU(12)는 키 인터럽트 블록(13)으로부터 제공되는 키 인터럽트가 인식될 때, 디코더 블록(11)과 연동하여 눌려진 키를 인식한다.

보다 상세하게, CPU(12)는 키 비트 연산기(11a)로부터 키 돔 패드의 비트 라인들의 전압 값들을 제공받는다. 그리고 이어서 그 제공받은 전압 값들을 사용하여 키 트루스 테이블(11b)을 참조한다.

그에 따라 CPU(12)는 현재 눌려진 키 값을 인식한다. 이러한 키 인식 장치는 일반적으로 통신 단말기, 이동통신 단말기 등에 적용된다.

요약하면, CPU(12)는 이하의 절차를 통해 눌려진 키를 인식한다.

먼저 CPU(12)는 키 돔 패드로부터 키 인터럽트(key interrupt)가 입력되어 인식되면, 그에 따라 비트 라인들에 구비된 각 내부 풀업 저항에 걸리는 전압 값들 을 읽어 들인다. 이는 키 비트 연산기를 이용한다.

CPU(12)는 상기에서 읽어 들인 전압 값들로부터 결정되는 비트 값을, 키 트루스 테이블을 참조하여, 미리 저장되어 있던 다수의 키 값들과 비교한다.

그 비교 결과로부터 비트 값에 해당하는 키 값을 분별한다.

예를 들어. 키 인터럽트 (Key interrupt0)의 값(전압 레벨)이 하이(High)에서 로우(low)로 떨어지고(high ->low), 비트 라인들(Bit0, Bit1, Bit2 및 Bit3)의 전압 값이 "1,1,0,0" 이면, CPU(12)는 키 트루스 테이블 상에서 그 값이 "1100"에 해당하는 키 "12"를 인식한다.

이상에서 설명된 본 발명에 따르면, 기존의 키 인식 방법보다는 구조적인 면이나 기능적인 면에서 더 효율적이다. 또한 보다 많은 기능을 수행할 수 있으면서도 구조적으로는 범용 입출력(GPIO) 핀의 수를 줄일 수 있다. 따라서 최근 휴대 전화기의 다기능화 추세를 만족시킬 수 있다.

또한 본 발명은 기존의 키 메트릭스 방식에 비해 키 인식을 위한 처리 속도가 빠르다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.