Chip component and manufacturing method therefor |
|||||||
申请号 | JP2012277079 | 申请日 | 2012-12-19 | 公开(公告)号 | JP2013229556A | 公开(公告)日 | 2013-11-07 |
申请人 | Rohm Co Ltd; ローム株式会社; | 发明人 | KONDO YASUHIRO; TAMAGAWA HIROSHI; YAMAMOTO HIROTAKA; | ||||
摘要 | PROBLEM TO BE SOLVED: To provide a highly reliable and compact chip component, e.g., a chip resistor, having an accurate resistance value.SOLUTION: A chip resistor includes a substrate of Si, or the like, a plurality of resistors, each having a resistor film 20 of TiN, or the like, formed on the substrate and an aluminum-based wiring film 21 laminated in contact with the resistor film, electrodes provided on the substrate, and a plurality of fuses F, each having an aluminum-based wiring film integrated with the aluminum-based wiring film of the plurality of resistors, and connecting the plurality of resistors with the electrodes, respectively. Resistance value of the chip resistor is matched to a desired resistance value, by cutting arbitrary fuses out of the plurality of fuses. The fuses thus cut are covered with insulating protective films 22, 23. | ||||||
权利要求 | 基板と、 前記基板上に形成されたアルミニウム系配線膜をそれぞれ有する複数の機能素子と、 前記基板上に設けられた電極と、 前記複数の機能素子の前記アルミニウム系配線膜と一体化したアルミニウム系配線膜を有し、前記複数の機能素子を前記電極にそれぞれ接続する切断可能な複数のヒューズとを含む、チップ部品。 前記機能素子が、前記基板上に形成された抵抗体膜および前記抵抗体膜に接するように積層されたアルミニウム系配線膜を有する抵抗体を含み、 前記チップ部品がチップ抵抗器である、請求項1記載のチップ部品。 前記機能素子が、前記基板上に形成された容量膜および前記容量膜に接続されたアルミニウム系配線膜を有するキャパシタ素子を含み、 前記チップ部品がチップコンデンサである、請求項1記載のチップ部品。 前記機能素子が、前記基板上に形成されたコイル形成膜および前記コイル形成膜に接続されたアルミニウム系配線膜を有するコイル素子を含み、 前記チップ部品がチップインダクタである、請求項1記載のチップ部品。 前記機能素子が、前記基板上に形成された接合構造部および前記接合構造部に接続されたアルミニウム系配線膜を有する単方向導電性素子を含み、 前記チップ部品がチップダイオードである、請求項1記載のチップ部品。 前記ヒューズの前記アルミニウム系配線膜と一体化したアルミニウム系配線膜からなる電極パッドをさらに含み、前記電極パッドに前記電極が接している、請求項1〜5のいずれか一項に記載のチップ部品。 少なくとも一つの前記ヒューズが切断されており、当該ヒューズの切断部を覆うように前記基板上に形成された絶縁性の保護膜をさらに含む、請求項1〜6のいずれか一項に記載のチップ部品。 基板上に機能素子を形成する工程と、 前記機能素子に接するようにアルミニウム系配線膜を形成する工程と、 前記機能素子およびアルミニウム系配線膜をパターニングすることにより、前記機能素子および前記アルミニウム系配線膜を有する複数の機能素子と、前記アルミニウム系配線膜を有し、前記複数の機能素子にそれぞれ接続された切断可能な複数のヒューズとを形成する工程と、 前記複数のヒューズに電気的に接続されるように前記基板上に電極を形成する工程とを含む、チップ部品の製造方法。 前記機能素子およびアルミニウム系配線膜をパターニングする工程において、さらに、前記アルミニウム系配線膜からなる電極パッドが形成され、 前記電極が前記電極パッドに接するように形成される、請求項8に記載のチップ部品の製造方法。 前記機能素子を形成する工程は、抵抗体膜を形成する工程を含む、請求項8または9に記載のチップ部品の製造方法。 前記チップ部品の全抵抗値を測定する工程と、 前記測定された全抵抗値に基づいて、切断すべきヒューズを選択する工程とを含み、 前記選択されたヒューズが切断される、請求項8,9または10に記載のチップ部品の製造方法。 前記チップ部品の全抵抗値を測定する前に、前記機能素子の特性を安定化させるための熱処理工程をさらに含む、請求項11に記載のチップ部品の製造方法。 前記ヒューズの切断部を覆うように前記基板上に絶縁性の保護膜を形成する工程とをさらに含む、請求項11または12に記載のチップ部品の製造方法。 複数のチップ抵抗器領域を含む基板上に抵抗体膜を形成する工程と、 前記抵抗体膜に接するようにアルミニウム系配線膜を積層する工程と、 前記抵抗体膜およびアルミニウム系配線膜をパターニングすることにより、前記抵抗体膜および前記アルミニウム系配線膜を有する複数の抵抗体と、前記アルミニウム系配線膜を有し、前記複数の抵抗体にそれぞれ接続された切断可能な複数のヒューズとを、前記複数のチップ抵抗器領域にそれぞれ形成する工程と、 前記複数のチップ抵抗器領域のそれぞれにおける全抵抗値をマルチプロービングによって一括測定する工程と、 前記全抵抗値の測定結果に基づいて、前記複数のチップ抵抗器のそれぞれにおいて切断すべきヒューズを選択する工程と、 前記選択されたヒューズを切断する工程と、 前記複数のヒューズに電気的に接続されるように前記複数のチップ抵抗器領域にそれぞれ電極を形成する工程と、 複数のチップ抵抗器領域の境界領域で前記基板を切断して複数のチップ抵抗器に分割する工程とを含む、チップ抵抗器の製造方法。 前記ヒューズを切断した後に、前記複数のチップ抵抗器領域のそれぞれにおける全抵抗値をマルチプロービングによって一括測定する工程をさらに含む、請求項14に記載のチップ抵抗器の製造方法。 前記抵抗体膜およびアルミニウム系配線膜をパターニングする工程において、さらに、前記アルミニウム系配線膜からなる電極パッドが形成され、 前記電極が前記電極パッドに接するように形成される、請求項14または15に記載のチップ抵抗器の製造方法。 前記複数のチップ抵抗器領域のそれぞれの全抵抗値を測定する前に、前記抵抗体の特性を安定化させるための熱処理工程をさらに含む、請求項14〜16のいずれか一項に記載のチップ抵抗器の製造方法。 前記ヒューズの切断部を覆うように前記基板上に絶縁膜を形成する工程をさらに含む、請求項14〜17のいずれか一項に記載のチップ抵抗器の製造方法。 |
||||||
说明书全文 | この発明は、ディスクリート部品としてのチップ抵抗器、チップコンデンサ、チップインダクタ、チップダイオード等のチップ部品およびその製造方法に関する。 チップ部品の一例として、たとえばチップ抵抗器は、従来、セラミック等の絶縁基板と、その表面に材料ペーストをスクリーン印刷して形成された抵抗膜と、抵抗膜に接続された電極とを含む構成をしている。 そして、チップ抵抗器の抵抗値を目標値に合わせるために、抵抗膜に対してレーザー光線を照射してトリミング溝を刻設するレーザートリミングが行われていた(特許文献1参照)。 また、チップ抵抗器の他の従来例が、特許文献2に開示されている。 開示されたチップ抵抗器は、金属製のチップ状の抵抗体の下面に、一対の電極が空隙を介して離間して設けられた構成である。 このチップ抵抗器では、抵抗値の合わせ込み等はできない。 従来のチップ抵抗器は、レーザートリミングによって抵抗値が目標値になるように合わせ込まれるため、幅広い抵抗値に対応することができない。 上述の課題は、チップ抵抗器に限らず、チップコンデンサ、チップインダクタ、チップダイオード等の他のチップ部品についても、同様に、解決課題であった。 請求項1記載の発明は、基板と、前記基板上に形成されたアルミニウム系配線膜をそれぞれ有する複数の機能素子と、前記基板上に設けられた電極と、前記複数の機能素子の前記アルミニウム系配線膜と一体化したアルミニウム系配線膜を有し、前記複数の機能素子を前記電極にそれぞれ接続する切断可能な複数のヒューズとを含む、チップ部品である。 請求項3記載の発明は、前記機能素子が、前記基板上に形成された容量膜および前記容量膜に接続されたアルミニウム系配線膜を有するキャパシタ素子を含み、前記チップ部品がチップコンデンサである、請求項1記載のチップ部品である。 請求項5記載の発明は、前記機能素子が、前記基板上に形成された接合構造部および前記接合構造部に接続されたアルミニウム系配線膜を有する単方向導電性素子を含み、前記チップ部品がチップダイオードである、請求項1記載のチップ部品である。 請求項7記載の発明は、少なくとも一つの前記ヒューズが切断されており、当該ヒューズの切断部を覆うように前記基板上に形成された絶縁性の保護膜をさらに含む、請求項1〜6のいずれか一項に記載のチップ部品である。 請求項9記載の発明は、前記機能素子およびアルミニウム系配線膜をパターニングする工程において、さらに、前記アルミニウム系配線膜からなる電極パッドが形成され、前記電極が前記電極パッドに接するように形成される、請求項8に記載のチップ部品の製造方法である。 請求項11記載の発明は、前記チップ部品の全抵抗値を測定する工程と、前記測定された全抵抗値に基づいて、切断すべきヒューズを選択する工程とを含み、前記選択されたヒューズが切断される、請求項8,9または10に記載のチップ部品の製造方法である。 請求項13記載の発明は、前記ヒューズの切断部を覆うように前記基板上に絶縁性の保護膜を形成する工程とをさらに含む、請求項11または12に記載のチップ部品の製造方法である。 請求項15記載の発明は、前記ヒューズを切断した後に、前記複数のチップ抵抗器領域のそれぞれにおける全抵抗値をマルチプロービングによって一括測定する工程をさらに含む、請求項14に記載のチップ抵抗器の製造方法である。 請求項17記載の発明は、前記複数のチップ抵抗器領域のそれぞれの全抵抗値を測定する前に、前記抵抗体の特性を安定化させるための熱処理工程をさらに含む、請求項14〜16のいずれか一項に記載のチップ抵抗器の製造方法である。 請求項1記載の発明によれば、複数の機能素子を電極に接続するための複数のヒューズが含まれており、当該複数のヒューズのうちの任意のヒューズを切断することにより、チップ部品の特性値を所望の値に合わせ込むことができる。 このため、同一設計による多種の特性値のへの対応が可能なチップ部品とすることができる。 また、ヒューズはアルミニウム系配線膜で構成されており、そのレイアウトを微細に作れ、切断工程における加工精度も向上する。 さらに、半導体装置を製造するための装置や設備を使用して、本発明に係るディスクリートなチップ部品を作ることができる。 請求項2,3,4または5記載の発明によれば、それぞれ、上記の作用効果を有するチップ抵抗器、チップコンデンサ、チップインダクタまたはチップダイオードとすることができる。 請求項7記載の発明によれば、切断されたヒューズは絶縁性の保護膜で覆われており、耐水性の向上したチップ部品とすることができる。 請求項9記載の発明によれば、電極パッドのパターニングにおいて電極の配置位置が定まり、小型でかつ電極の配置位置が正確で、実装し易いチップ部品を製造することができる。 請求項11記載の発明によれば、確実にヒューズ切断ができ、正確な抵抗値のチップ部品を製造することができる。 請求項14記載の発明によれば、半導体装置を製造するための装置や設備を使用して、ディスクリートなチップ抵抗器を多数個製造することができる効率の良い製造方法を提供することができる。 また、製造される各チップ抵抗器は、正確な抵抗値を有するチップ抵抗器となる。 請求項16記載の発明によれば、外部接続電極を良好に作れるチップ抵抗器の製造方法を提供できる。 以下には、この発明の実施の形態を、添付図面を参照して詳細に説明する。 以下の実施形態では、チップ部品の一例としてのチップ抵抗器を用いて具体的に説明する。 図1(A)を参照して、この発明の一実施形態に係るチップ抵抗器10は、基板11上に形成された第1接続電極12と、第2接続電極13と、抵抗回路網14とを備えている。 基板11は、平面視略長方形状の直方体形状で、一例として、長辺方向の長さL=0.3mm、短辺方向の幅W=0.15mm、厚みT=0.1mm程度の大きさの微少なチップである。 基板11は、平面視で角が面取りされた角ラウンド形状であってもよい。 基板は、たとえばシリコン、ガラス、セラミック等で形成することができる。 以下の実施形態では、基板11がシリコン基板の場合を例にとって説明する。 チップ抵抗器10は、図18に示すように、半導体ウエハ(シリコンウエハ)上に格子状に多数個のチップ抵抗器10が形成され、半導体ウエハ(シリコンウエハ)が切断されて個々のチップ抵抗器10に分離されることにより得られる。 第1接続電極12および第2接続電極13は、それぞれ、外部接続電極として機能する。 チップ抵抗器10が回路基板15に実装された状態においては、図1(B)に示すように、第1接続電極12および第2接続電極13が、それぞれ、回路基板15の回路(図示せず)と半田により電気的かつ機械的に接続される。 なお、外部接続電極として機能する第1接続電極12および第2接続電極13は、半田濡れ性の向上および信頼性の向上のために、金(Au)で形成するか、または表面に金メッキを施すことが望ましい。 図2は、チップ抵抗器10の平面図であり、第1接続電極12、第2接続電極13および抵抗回路網14の配置関係ならびに抵抗回路網14の平面視の構成(レイアウトパターン)が示されている。 抵抗回路網14には、シリコン基板11上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体R(図2の例では、行方向(シリコン基板の長手方向)に沿って8個の単位抵抗体Rが配列され、列方向(シリコン基板の幅方向)に沿って44個の単位抵抗体Rが配列され、合計352個の単位抵抗体Rを含む構成)を有している。 そして、これら多数個の単位抵抗体Rの1〜64個の所定の個数が(Al、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属で形成された配線膜で)電気的に接続されて、接続された単位抵抗体Rの数に応じた複数種類の抵抗回路が形成されている。 形成された複数種類の抵抗回路は導体膜C(Al、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属膜で形成された配線膜)で所定の態様に接続されている。 さらに、抵抗回路を抵抗回路網14に電気的に組み込んだり、または、抵抗回路網14から電気的に分離するために溶断可能な複数のヒューズ膜F(Al、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属膜で形成された配線膜であり、以下、「ヒューズ」ともいう)が設けられている。 複数のヒューズ膜Fは、第2接続電極13の内側辺沿いに、配置領域が直線状になるように配列されている。 より具体的には、複数のヒューズ膜Fおよび接続用導体膜Cが隣接するように配列され、その配列方向が直線状になるように配置されている。 図3Aは、図2に示す抵抗回路網14の一部分を拡大して描いた平面図であり、図3Bおよび図3Cは、それぞれ、抵抗回路網14における単位抵抗体Rの構造を説明するために描いた長さ方向の縦断面図および幅方向の縦断面図である。 この構成の抵抗体膜ライン20および導体膜片21の電気的特徴を回路記号で示すと、図4の通りである。 すなわち、図4(A)に示すように、所定間隔Rの領域の抵抗体膜ライン20部分が、それぞれ、一定の抵抗値rの単位抵抗体Rを形成している。 導体膜片21が積層された領域は、当該導体膜片21で抵抗体膜ライン20が短絡されている。 よって、図4(B)に示す抵抗rの単位抵抗体Rの直列接続からなる抵抗回路が形成されている。 また、隣接する抵抗体膜ライン20同士は抵抗体膜ライン20および導体膜片21で接続されているから、図3Aに示す抵抗回路網は、図4(C)に示す抵抗回路を構成している。 なお、かかる構成の抵抗回路網14の製造プロセスについては、後に詳述する。 抵抗体膜ライン20上に積層された導体膜片21は、単位抵抗体Rを形成するとともに、複数個の単位抵抗体Rを接続して抵抗回路を構成するための接続用配線膜の役目も果たしている。 図5(A)(B)に示すように、ヒューズ膜Fも、抵抗体膜20上に積層された配線膜21により形成されている。 すなわち、単位抵抗体Rを形成する抵抗体膜ライン20上に積層された導体膜片21と同じレイヤーに、導体膜片21と同じ金属材料であるアルミニウム(Al)により形成されている。 なお、導体膜片21は、前述したように、抵抗回路を形成するために、複数個の単位抵抗体Rを電気的に接続する接続用導体膜Cとしても用いられている。 つまり、抵抗体膜20上に積層された同一レイヤーにおいて、単位抵抗体R形成用の配線膜、抵抗回路を形成するための接続用配線膜、抵抗回路網14を構成するための接続用配線膜、ヒューズ膜、ならびに抵抗回路網14を第1接続電極12および第2接続電極13に接続するための配線膜が、同一のアルミニウム系金属材料(たとえばアルミニウム)を用いて、同じ製造プロセス(たとえばスパッタリングおよびフォトリソグラフィプロセス)によって形成されている。 これにより、このチップ抵抗器10の製造プロセスが簡略化され、また、各種配線膜を共通のマスクを利用して同時に形成できる。 さらに、抵抗体膜20とのアライメント性も向上する。 図6は、図2に示す抵抗回路網14における複数種類の抵抗回路を接続する接続用導体膜Cおよびヒューズ膜Fの配列関係と、その接続用導体膜Cおよびヒューズ膜Fに接続された複数種類の抵抗回路との接続関係を図解的に示す図である。 ヒューズ膜F1と接続用導体膜C2とには、64個の単位抵抗体Rの直列接続からなる抵抗回路R64の一端および他端が接続されている。 接続用導体膜C5とヒューズ膜F6とには、16個の単位抵抗体Rの直列接続からなる抵抗回路R16の一端および他端が接続されている。 ヒューズ膜F11および接続用導体膜C12には、2個の単位抵抗体Rの直列接続からなる抵抗回路R2の一端および他端が接続されている。 接続用導体膜C15およびヒューズ膜F16には、4個の単位抵抗体Rの並列接続からなる抵抗回路R/4の一端および他端が接続されている。 ヒューズ膜F19および接続用導体膜C22には、32個の単位抵抗体Rの並列接続からなる抵抗回路R/32が接続されている。 この構成を、電気回路図で示すと図7の通りである。 すなわち、全てのヒューズ膜Fが溶断されていない状態では、抵抗回路網14は、第1接続電極12および第2接続電極13間に設けられた8個の単位抵抗体Rの直列接続からなる基準抵抗回路R8(抵抗値8r)の抵抗回路を構成している。 たとえば、1個の単位抵抗体Rの抵抗値rをr=80Ωとすれば、8r=640Ωの抵抗回路により、第1接続電極12および第2接続電極13が接続されたチップ抵抗器10が構成されている。 そして、基準抵抗回路R8以外の複数種類の抵抗回路には、それぞれ、ヒューズ膜Fが並列的に接続され、各ヒューズ膜Fによりこれら複数種類の抵抗回路は短絡された状態となっている。 つまり、基準抵抗回路R8には、12種類13個の抵抗回路R64〜R/32が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズ膜Fにより短絡されているので、電気的にみると、各抵抗回路は抵抗回路網14に組み込まれてはいない。 この実施形態に係るチップ抵抗器10は、要求される抵抗値に応じて、ヒューズ膜Fを選択的に、たとえばレーザー光で溶断する。 それにより、並列的に接続されたヒューズ膜Fが溶断された抵抗回路は、抵抗回路網14に組み込まれることになる。 よって、抵抗回路網14の全体の抵抗値を、溶断されたヒューズ膜Fに対応する抵抗回路が直列に接続されて組み込まれた抵抗値を有する抵抗回路網とすることができる。 換言すれば、この実施形態に係るチップ抵抗器10は、複数種類の抵抗回路に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗回路(たとえば、F1、F4、F13が溶断されると、抵抗回路R64、R32、R1の直列接続)を抵抗回路網に組み込むことができる。 そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網14の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器10とすることができる。 また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Rが、直列に1個、2個、4個、8個、16個、32個、および64個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Rが並列に2個、4個、8個、16個、および32個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の並列抵抗回路を備えている。 そして、これらがヒューズ膜Fで短絡された状態で直列に接続されている。 よって、ヒューズ膜Fを選択的に溶断することにより、抵抗回路網14全体の抵抗値を、小さな抵抗値から大きな抵抗値まで、広範囲の間で、任意の抵抗値に設定することができる。 図8は、この発明の他の実施形態に係るチップ抵抗器30の平面図であり、第1接続電極12、第2接続電極13および抵抗回路網4の配置関係ならびに抵抗回路網14の平面視の構成が示されている。 すなわち、チップ抵抗器30の抵抗回路網14には、シリコン基板上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体R(図8の構成では、行方向(シリコン基板の長手方向)に沿って8個の単位抵抗体Rが配列され、列方向(シリコン基板の幅方向)に沿って44個の単位抵抗体Rが配列され、合計352個の単位抵抗体Rを含む構成)を有している。 そして、これら多数個の単位抵抗体Rの1〜128個の所定個数が電気的に接続されて、複数種類の抵抗回路が形成されている。 形成された複数種類の抵抗回路は、回路網接続手段としての導体膜およびヒューズ膜Fにより並列態様で接続されている。 複数のヒューズ膜Fは、第2接続電極13の内側辺沿いに、配置領域が直線状になるように配列されており、ヒューズ膜Fが溶断されると、ヒューズ膜に接続された抵抗回路が抵抗回路網14から電気的に分離される構成である。 なお、抵抗回路網14を構成する多数個の単位抵抗体Rの構造や、接続用導体膜、ヒューズ膜Fの構造は、先に説明したチップ抵抗器10における対応する部位の構造と同様であるから、ここでの説明については省略する。 図9を参照して、第1接続電極12には、抵抗回路網14に含まれる基準抵抗回路R/16の一端が接続されている。 基準抵抗回路R/16は、16個の単位抵抗体Rの並列接続からなり、その他端は残りの抵抗回路が接続される接続用導体膜Cに接続されている。 ヒューズ膜F1と接続用導体膜Cとには、128個の単位抵抗体Rの直列接続からなる抵抗回路R128の一端および他端が接続されている。 ヒューズ膜F5と接続用導体膜Cとには、64個の単位抵抗体Rの直列接続からなる抵抗回路R64の一端および他端が接続されている。 ヒューズ膜F8と接続用導体膜Cとには、8個の単位抵抗体Rの直列接続からなる抵抗回路R8の一端および他端が接続されている。 ヒューズ膜F11と接続用導体膜Cとには、1個の単位抵抗体Rの直列接続からなる抵抗回路R1の一端および他端が接続されている。 ヒューズ膜F14、F15、F16は電気的に接続されており、これらヒューズ膜F14、F15、F16と接続用導体Cとには、8個の単位抵抗体Rの並列接続からなる抵抗回路R/8の一端および他端が接続されている。 ヒューズ膜Fは、ヒューズ膜F1〜F21の21個備えられていて、これらは全て第2接続電極13に接続されている。 図9の構成、すなわちチップ抵抗器30に備えられた抵抗回路網14の構成を、電気回路図で示すと図10の通りである。 全てのヒューズ膜Fが溶断されていない状態では、抵抗回路網14は、第1接続電極14および第2接続電極13間に、基準抵抗回路R/16と、12種類の抵抗回路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、R32、R64、R128の並列接続回路との直列接続回路を構成している。 そして、基準抵抗回路R/16以外の12種類の抵抗回路には、それぞれ、ヒューズ膜Fが直列に接続されている。 よって、この抵抗回路網14を有するチップ抵抗器30では、要求される抵抗値に応じて、ヒューズ膜Fを選択的に、たとえばレーザー光で溶断すれば、溶断されたヒューズ膜Fに対応する抵抗回路(ヒューズ膜Fが直列に接続された抵抗回路)は、抵抗回路網14から電気的に分離され、チップ抵抗器10の抵抗値を調整することができる。 換言すれば、この実施形態に係るチップ抵抗器30も、複数種類の抵抗回路に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗回路を抵抗回路網から電気的に分離することができる。 そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網14の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器30とすることができる。 また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Rが、直列に1個、2個、4個、8個、16個、32個、64個および128個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Rが並列に2個、4個、8個、16個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の並列抵抗回路を備えている。 よって、ヒューズ膜Fを選択的に溶断することにより、抵抗回路網14全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値に設定することができる。 なお、図10に示す電気回路においては、基準抵抗回路R/16および、並列接続された抵抗回路のうち、抵抗値の小さな抵抗回路には、過電流が流れる傾向があり、抵抗設定時に、抵抗に流せる定格電流を大きく設計しなければならない。 図11(B)は、具体的な抵抗値を示した電気回路図であり、80Ωの単位抵抗体とヒューズ膜Fとの直列接続を複数組並列に接続した構成140を含む回路とされている。 これにより、流れる電流の分散を図ることができる。 直列接続される複数種類の抵抗回路には、先の実施形態と同様、各抵抗回路毎に、並列にヒューズ膜Fが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズ膜Fで短絡状態とされている。 従って、ヒューズ膜Fを溶断すると、そのヒューズ膜Fで短絡されていた抵抗回路が、抵抗回路網14に電気的に組み込まれることになる。 かかる構成とすれば、たとえば、1kΩ以下の小抵抗は並列接続側で作り、1kΩ以上の抵抗回路を直列接続側で作ることができる。 よって、数Ωの小抵抗から数MΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗回路網14を用いて作ることができる。 図13は、10Ω〜1MΩの抵抗値を有するチップ抵抗器における抵抗回路網14の具体的な構成例を示す電気回路図である。 図13の抵抗回路によれば、並列接続側において、10〜1kΩの任意の抵抗値を精度1%以内で設定できる。 また、直列接続側の回路で、1k〜1MΩの任意の抵抗値を、精度1%以内で設定できる。 直列接続側の回路を使用する場合は、所望の抵抗値に近い抵抗回路のヒューズ膜Fを予め溶断し、所望の抵抗値に合わせ込んでおくことで、より精度良く抵抗値を設定できるという利点がある。 なお、ヒューズ膜Fは、接続用導体膜Cと同一のレイヤーを用いる場合のみを説明したが、接続用導電膜C部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。 また、抵抗体膜をなくして、接続用導体膜Cのみとしても良い。 なお、この場合であっても、ヒューズ膜Fの上に導体膜を積層しなければ、ヒューズ膜Fの溶断性が悪くなることはない。 図14は、この発明のさらに他の実施形態に係るチップ抵抗器90の要部構造を説明するための図解的な平面図である。 ここで、前述したチップ抵抗器10およびチップ抵抗器30では、単位抵抗体Rを形成している抵抗体膜ライン20部分の長さは、たとえば12μmであり、抵抗体膜ライン20の幅は、たとえば1.5μmであり、単位抵抗(シート抵抗)は10Ω/□である。 このため、単位抵抗体Rの抵抗値rは、r=80Ωである。 そこで、この実施形態に係るチップ抵抗器90では、抵抗回路網14のレイアウトを変更するとともに、抵抗回路網に含まれる抵抗回路を構成する単位抵抗体を、平面視において、図14(B)に示す形状および大きさとした。 また、抵抗体膜ライン20上に積層される導体膜片21の長さは、図14(A)に示すものにおいても、(B)に示すものにおいても、同じ長さで構成することができる。 それゆえ、抵抗回路網14に含まれる抵抗回路を構成する各単位抵抗体R′のレイアウトパターンを変更し、単位抵抗体R′が直列状に接続できるレイアウトパターンとすることにより、チップ抵抗器90は高抵抗化が実現されたものとなる。 図15は、図1〜7を参照して説明したチップ抵抗器10の製造工程の一例を示すフロー図である。 次に、このフロー図の製造工程に従って、かつ、必要に応じて図1〜7を参照しつつ、チップ抵抗器10の製造方法について詳細に説明をする。 ステップS2:次に、たとえばスパッタ法によって、TiN、TiONまたはTiSiONの抵抗体膜20が絶縁層19の表面全域に形成される。 ステップS4:次に、フォトリソグラフィプロセスを用い、配線膜21の表面に、抵抗回路網14の平面視の構成(導体膜Cおよびヒューズ膜Fを含むレイアウトパターン)に対応したレジストパターンが形成される(第1レジストパターンの形成)。 ステップS6:再び、フォトリソグラフィプロセスを用いて、第2レジストパターンが形成される。 ステップS6で形成される第2レジストパターンは、抵抗体膜20上に積層された配線膜21を選択的に除去して、単位抵抗体R(図2で細いドットを付して示す領域)を形成するためのパターンである。 ステップS8:この段階で、基板表面に形成された抵抗回路網14の抵抗値(回路網14全体の抵抗値)が測定される。 この測定は、たとえばマルチプローブピンを図2に示す第1接続電極12とつながる側の抵抗回路網14の端部と、第2接続電極13につながる側のヒューズ膜および抵抗回路網14の端部とに接触させて測定する。 この測定により、製造された抵抗回路網14の初期状態における良否が判定できる。 ステップS9:次いで、基板11の上に形成された抵抗回路網14の全面を覆うように、たとえば窒化膜からなるカバー膜22aが形成される。 カバー膜22aは、窒化膜(SiN膜)に換え、酸化膜(SiO 2膜)であってもよい。 このカバー膜22aの形成は、プラズマCVD法によって行われてもよく、たとえば膜厚3000Å程度の窒化シリコン膜(SiN膜)が形成されてもよい。 カバー膜22aは、パターニングされた配線膜21、抵抗体膜20およびヒューズ膜Fを覆う。 ステップS10:この状態から、ヒューズ膜Fを選択的に溶断して、チップ抵抗器10を所望の抵抗値に合わせ込むためのレーザートリミングが行われる。 すなわち、図16(A)に示すように、ステップS8で行われた全抵抗値測定の測定結果に応じて選択されたヒューズ膜Fにレーザー光を当てて、そのヒューズ膜Fおよびその下に位置する抵抗体膜20が溶断される。 これにより、ヒューズ膜Fで短絡されていた対応する抵抗回路が抵抗回路網14中に組み込まれ、抵抗回路網14の抵抗値を所望の抵抗値に合わせ込むことができる。 ヒューズ膜Fにレーザー光を当てるとき、カバー膜22aの働きによって、ヒューズ膜Fの近傍にレーザー光のエネルギーが蓄積され、それによって、ヒューズ膜Fおよびその下層の抵抗体膜20が溶断する。 ステップS11:次に、図16(B)に示すように、たとえばプラズマCVD法によって、カバー膜22a上に窒化シリコン膜が堆積され、パッシベーション膜22が形成される。 前述のカバー膜22aは、最終形態において、パッシベーション膜22と一体化し、このパッシベーション膜22の一部を構成する。 ヒューズ膜Fおよびその下層の抵抗体膜20の切断後に形成されたパッシベーション膜22は、ヒューズ膜Fおよびその下層の抵抗体膜20の溶断の際に同時に破壊されたカバー膜22aの開口22b内に入り込み、ヒューズ膜Fおよびその下層の抵抗体膜20の切断面を保護する。 従って、パッシベーション膜22は、ヒューズ膜Fの切断箇所に異物が入り込んだり水分が進入したりすることを防ぐ。 パッシベーション膜22は、全体で、たとえば1000〜20000Å程度の厚みであればよく、たとえば8000Å程度の膜厚を有するように形成されてもよい。 また、上述のように、パッシベーション膜22はシリコン酸化膜であってもよい。 ステップS12:次いで、図16(C)に示すように、全面に樹脂膜23が塗布される。 樹脂膜23としては、たとえば感光性のポリイミドの塗布膜23が用いられる。 ステップS14:その後、樹脂膜23を硬化するための熱処理(ポリイミドキュア)が行われ、熱処理によりポリイミド膜23が安定化される。 熱処理は、例えば170℃〜700℃程度の温度で行ってもよい。 その結果、抵抗体(抵抗体膜20およびパターニングされた配線膜21)の特性が安定するというメリットもある。 ステップS16:2つのパッド開口から露出した配線膜21にマルチプローブピンが接触され、チップ抵抗器の抵抗値が所望の抵抗値になっていることを確認するための抵抗値測定(アフター測定)が行われる。 このように、アフター測定を行うこと、換言すれば、最初の測定(イニシャル測定)→ヒューズ膜Fの溶断(レーザーリペア)→アフター測定という一連の処理を行うことで、チップ抵抗器10に対するトリミング処理能力が大幅に向上する。 ステップS17:2つのパッド開口内に、たとえば無電解めっき法によって、外部接続電極としての第1接続電極12および第2接続電極13を成長させる。 ステップS19:そしてプラズマダイシングが実行される。 プラズマダイシングは、第3レジストパターンをマスクとしたエッチングであり、基板であるシリコンウエハの表面から所定深さの溝が、各チップ抵抗器10の間に形成される。 その後レジスト膜が剥離される。 ステップS21:次いで、シリコンウエハの裏面研削が行われて、チップ抵抗器は個々のチップ抵抗器10に分離される(図17(A)(B))。 ステップS23:熱発泡シート200は、加熱されることによりその内部に含まれる熱発泡粒子201が膨らみ、それによりキャリアテープ200表面に接着されている各チップ抵抗器10はキャリアテープ200から剥離されて個々に分離される(図17(E)(F))。 たとえば、他のチップ部品の例としてチップコンデンサを例示できる。 チップコンデンサは、基板と、基板上に配置された第1外部電極と、同じく基板上に配置された第2外部電極とを備えている。 基板のたとえば長手方向両端部に第1外部電極および第2外部電極がそれぞれ配置され、第1外部電極および第2外部電極の間にキャパシタ配置領域が設けられ、機能素子としての複数のキャパシタ要素が配置されている。 複数のキャパシタ要素は、複数のヒューズを介してそれぞれ第1外部電極に電気的に接続されている。 かかるチップコンデンサにおいても、本発明を適用し、アルミニウム系配線膜により配線およびヒューズを一体的に形成することにより、表記の課題を解決できる。 さらに他のチップ部品の例として、チップダイオードを例示することもできる。 チップダイオードは、たとえば基板上に多層配線構造を有し、多層配線構造内に複数のダイオードおよびそれに関連する配線を有する部品で、多層配線構造内の任意のダイオードがヒューズにより回路に組み込まれたり、回路から切り離されたりできる構成のものである。 回路に組み込むダイオードを選択することにより、チップダイオードの整流特性を変更したり、調整することができる。 また、チップダイオードの電圧降下特性(抵抗値)を設定できる。 さらに、ダイオードがLED(ライトエミッティングダイオード)であるチップLEDの場合、回路に組み込むLEDを選択し、発光色を選べるチップLEDとすることができる。 このようなチップダイオード、チップLEDに対しても、この発明のアルミニウム系配線膜により配線およびヒューズを一体的に形成することができ、それによって、小型で高性能の、取り扱い易いチップダイオード、チップLDEといったチップ部品とすることができる。 この発明は、以上説明した実施形態の製造方法に限定されるものではなく、特許請求の範囲に記載された事項の範囲内で種々の設計変更を施すことが可能である。 たとえば、請求項で特定されていない製造の工程を変更したり、割愛したり、追加したものも、この発明の範囲に含まれる。 この構成によれば、抵抗体膜を、NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSiO 2 、TiN、TiNO、およびTiSiONからなる群から選択した1種以上を含む材料で形成することにより、微細加工に適し、かつ、温度特性の影響を受けにくく、正確な抵抗値のチップ抵抗器とすることができる。 この構成によれば、抵抗体膜の温度係数が1000ppm/℃未満であるから、温度特性は抵抗値に実質的に影響を与えない。 この膜厚範囲で、50ppm/℃〜200ppm/℃を実現することができる。 この構成によれば、単位抵抗体の直列接続により抵抗値を正確に設定できるチップ抵抗器とすることができる。 この構成によれば、製造が容易で、比較的少ないプロセスにより簡単に複数の用途の金属膜(導体膜)を一度に形成することができる。 この構成によれば、高抵抗で、抵抗値の調整がしやすいチップ抵抗器とすることができる。 この構成によれば、低抵抗で、抵抗値の調整がしやすいチップ抵抗器とすることができる。 この構成によれば、抵抗値が調整しやすく、種々の抵抗値に合わせ込めるチップ抵抗器とすることができる。 図19(A)は、第1参考例の一実施形態に係るチップ抵抗器a10の外観構成を示す図解的な斜視図であり、図19(B)は、チップ抵抗器a10が基板上に実装された状態を示す側面図である。 チップ抵抗器a10は、図36に示すように、基板上に格子状に多数個のチップ抵抗器a10が形成され、基板が切断されて個々のチップ抵抗器a10に分離されることにより得られる。 第1接続電極a12および第2接続電極a13は、それぞれ、外部接続電極として機能する。 チップ抵抗器a10が回路基板a15に実装された状態においては、図19(B)に示すように、第1接続電極a12および第2接続電極a13が、それぞれ、回路基板a15の回路(図示せず)と半田により電気的かつ機械的に接続される。 なお、外部接続電極として機能する第1接続電極a12および第2接続電極a13は、半田濡れ性の向上および信頼性の向上のために、少なくとも表面領域を金(Au)で形成するか、または表面に金メッキを施すことが望ましい。 図20は、チップ抵抗器a10の平面図であり、第1接続電極a12、第2接続電極a13および抵抗回路網a14の配置関係ならびに抵抗回路網a14の平面視の構成(レイアウトパターン)が示されている。 抵抗回路網a14には、基板a11上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体R(図20の例では、行方向(基板a11の長手方向)に沿って8個の単位抵抗体Rが配列され、列方向(基板a11の幅方向)に沿って44個の単位抵抗体Rが配列され、合計352個の単位抵抗体Rを含む構成)を有している。 そして、これら多数個の単位抵抗体Rの1〜64個の所定の個数が導体膜C(導体膜Cは、好ましくはAl、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属で形成された配線膜)電気的に接続されて、接続された単位抵抗体Rの数に応じた複数種類の抵抗回路が形成されている。 さらに、抵抗回路を抵抗回路網a14に電気的に組み込んだり、または、抵抗回路網a14から電気的に分離するために溶断可能な複数のヒューズ膜F(好ましくは、導体膜Cと同じ材料であるAl、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属膜で形成された配線膜であり、以下、「ヒューズ」ともいう)が設けられている。 複数のヒューズ膜Fは、第2接続電極a13の内側辺沿いに、配置領域が直線状になるように配列されている。 より具体的には、複数のヒューズ膜Fおよび接続用導体膜Cが隣接するように配列され、その配列方向が直線状になるように配置されている。 図21Aは、図20に示す抵抗回路網a14の一部分を拡大して描いた平面図であり、図21Bおよび図21Cは、それぞれ、抵抗回路網a14における単位抵抗体Rの構造を説明するために描いた長さ方向の縦断面図および幅方向の縦断面図である。 基板a11の上面には絶縁層(SiO 2 )a19が形成され、絶縁層a19上に抵抗体膜a20が配置されている。 抵抗体膜a20は、抵抗体膜a20は、NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSiO 2 、TiN、TiNO、およびTiSiONからなる群から選択した1種以上を含む材料からなる。 抵抗体膜a20をこのような材料で形成することにより、フォトリソグラフィによる微細加工が可能になる。 また、温度特性の影響により抵抗値が変化しにくい、正確な抵抗値のチップ抵抗器を作ることができる。 この抵抗体膜a20は、第1接続電極a12と第2接続電極a13との間を平行に直線状に延びる複数本の抵抗体膜(以下「抵抗体膜ライン」という)とされており、抵抗体膜ラインa20は、ライン方向に所定の位置で切断されている場合がある。 抵抗体膜ラインa20上には、導体膜片a21としてのたとえばアルミニウム膜が積層されている。 各導体膜片a21は、抵抗体膜ラインa20上に、ライン方向に一定間隔Rを開けて積層されている。 この構成の抵抗体膜ラインa20および導体膜片a21の電気的特徴を回路記号で示すと、図22の通りである。 すなわち、図22(A)に示すように、所定間隔Rの領域の抵抗体膜ラインa20部分が、それぞれ、一定の抵抗値rの単位抵抗体Rを形成している。 導体膜片a21が積層された領域は、当該導体膜片a21で抵抗体膜ラインa20が短絡されている。 よって、図22(B)に示す抵抗rの単位抵抗体Rの直列接続からなる抵抗回路が形成されている。 また、隣接する抵抗体膜ラインa20同士は抵抗体膜ラインa20および導体膜片a21で接続されているから、図21Aに示す抵抗回路網は、図22(C)に示す抵抗回路を構成している。 抵抗体膜a20の材質は、上記のとおり、NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSiO 2 、TiN、TiNO、およびTiSiONからなる群から選択した1種以上を含む材料からなる。 また、抵抗体膜a20 の膜厚は、300Å〜1μmであることが望ましい。 抵抗体膜a20の膜厚をこの範囲とすれば、抵抗体膜a20の温度係数を50ppm/℃〜200ppm/℃に実現でき、温度特性の影響を受けにくいチップ抵抗器となるからである。 なお、抵抗体膜a20の温度係数は、1000ppm/℃未満であれば、実用上良好なチップ抵抗器を得られる。 なお、かかる構成の抵抗回路網a14の製造プロセスについては、後に詳述する。 抵抗体膜ラインa20上に積層された導体膜片a21は、単位抵抗体Rを形成するとともに、複数個の単位抵抗体Rを接続して抵抗回路を構成するための接続用配線膜の役目も果たしている。 図23(A)(B)に示すように、ヒューズ膜Fも、抵抗体膜a20上に積層された配線膜a21により形成されている。 すなわち、単位抵抗体Rを形成する抵抗体膜ラインa20上に積層された導体膜片a21と同じレイヤーに、導体膜片a21と同じ金属材料であるアルミニウム(Al)により形成されている。 なお、導体膜片a21は、前述したように、抵抗回路を形成するために、複数個の単位抵抗体Rを電気的に接続する接続用導体膜Cとしても用いられている。 つまり、抵抗体膜a20上に積層された同一レイヤーにおいて、単位抵抗体R形成用の配線膜、抵抗回路を形成するための接続用配線膜、抵抗回路網a14を構成するための接続用配線膜、ヒューズ膜、ならびに抵抗回路網a14を第1接続電極a12および第2接続電極a13に接続するための配線膜が、同一のアルミニウム系金属材料(たとえばアルミニウム)を用いて、同じ製造プロセス(たとえばスパッタリングおよびフォトリソグラフィプロセス)によって形成されている。 これにより、このチップ抵抗器a10の製造プロセスが簡略化され、また、各種配線膜を共通のマスクを利用して同時に形成できる。 さらに、抵抗体膜a20とのアライメント性も向上する。 図24は、図20に示す抵抗回路網a14における複数種類の抵抗回路を接続する接続用導体膜Cおよびヒューズ膜Fの配列関係と、その接続用導体膜Cおよびヒューズ膜Fに接続された複数種類の抵抗回路との接続関係を図解的に示す図である。 ヒューズ膜F1と接続用導体膜C2とには、64個の単位抵抗体Rの直列接続からなる抵抗回路R64の一端および他端が接続されている。 接続用導体膜C5とヒューズ膜F6とには、16個の単位抵抗体Rの直列接続からなる抵抗回路R16の一端および他端が接続されている。 ヒューズ膜F11および接続用導体膜C12には、2個の単位抵抗体Rの直列接続からなる抵抗回路R2の一端および他端が接続されている。 接続用導体膜C15およびヒューズ膜F16には、4個の単位抵抗体Rの並列接続からなる抵抗回路R/4の一端および他端が接続されている。 ヒューズ膜F19および接続用導体膜Ca22には、32個の単位抵抗体Rの並列接続からなる抵抗回路R/32が接続されている。 この構成を、電気回路図で示すと図25の通りである。 すなわち、全てのヒューズ膜Fが溶断されていない状態では、抵抗回路網a14は、第1接続電極a12および第2接続電極a13間に設けられた8個の単位抵抗体Rの直列接続からなる基準抵抗回路R8(抵抗値8r)の抵抗回路を構成している。 たとえば、1個の単位抵抗体Rの抵抗値rをr=80Ωとすれば、8r=640Ωの抵抗回路により、第1接続電極a12および第2接続電極a13が接続されたチップ抵抗器a10が構成されている。 そして、基準抵抗回路R8以外の複数種類の抵抗回路には、それぞれ、ヒューズ膜Fが並列的に接続され、各ヒューズ膜Fによりこれら複数種類の抵抗回路は短絡された状態となっている。 つまり、基準抵抗回路R8には、12種類13個の抵抗回路R64〜R/32が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズ膜Fにより短絡されているので、電気的にみると、各抵抗回路は抵抗回路網a14に組み込まれてはいない。 この実施形態に係るチップ抵抗器a10は、要求される抵抗値に応じて、ヒューズ膜Fを選択的に、たとえばレーザー光で溶断する。 それにより、並列的に接続されたヒューズ膜Fが溶断された抵抗回路は、抵抗回路網a14に組み込まれることになる。 よって、抵抗回路網a14の全体の抵抗値を、溶断されたヒューズ膜Fに対応する抵抗回路が直列に接続されて組み込まれた抵抗値を有する抵抗回路網とすることができる。 換言すれば、この実施形態に係るチップ抵抗器a10は、複数種類の抵抗回路に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗回路(たとえば、F1、F4、F13が溶断されると、抵抗回路R64、R32、R1の直列接続)を抵抗回路網に組み込むことができる。 そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網a14の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器a10とすることができる。 また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Rが、直列に1個、2個、4個、8個、16個、32個、および64個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Rが並列に2個、4個、8個、16個、および32個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の並列抵抗回路を備えている。 そして、これらがヒューズ膜Fで短絡された状態で直列に接続されている。 よって、ヒューズ膜Fを選択的に溶断することにより、抵抗回路網a14全体の抵抗値を、小さな抵抗値から大きな抵抗値まで、広範囲の間で、任意の抵抗値に設定することができる。 図26は、第1参考例の他の実施形態に係るチップ抵抗器a30の平面図であり、第1接続電極a12、第2接続電極a13および抵抗回路網4の配置関係ならびに抵抗回路網a14の平面視の構成が示されている。 すなわち、チップ抵抗器a30の抵抗回路網a14には、基板a11上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体R(図26の構成では、行方向(基板a11の長手方向)に沿って8個の単位抵抗体Rが配列され、列方向(基板a11の幅方向)に沿って44個の単位抵抗体Rが配列され、合計352個の単位抵抗体Rを含む構成)を有している。 そして、これら多数個の単位抵抗体Rの1〜128個の所定個数が電気的に接続されて、複数種類の抵抗回路が形成されている。 形成された複数種類の抵抗回路は、回路網接続手段としての導体膜およびヒューズ膜Fにより並列態様で接続されている。 複数のヒューズ膜Fは、第2接続電極a13の内側辺沿いに、配置領域が直線状になるように配列されており、ヒューズ膜Fが溶断されると、ヒューズ膜に接続された抵抗回路が抵抗回路網a14から電気的に分離される構成である。 なお、抵抗回路網a14を構成する多数個の単位抵抗体Rの材質および構造や、接続用導体膜、ヒューズ膜Fの材質および構造は、先に説明したチップ抵抗器a10における対応する部位の構造と同様であるから、ここでの説明については省略する。 図27を参照して、第1接続電極a12には、抵抗回路網a14に含まれる基準抵抗回路R/16の一端が接続されている。 基準抵抗回路R/16は、16個の単位抵抗体Rの並列接続からなり、その他端は残りの抵抗回路が接続される接続用導体膜Cに接続されている。 ヒューズ膜F1と接続用導体膜Cとには、128個の単位抵抗体Rの直列接続からなる抵抗回路R128の一端および他端が接続されている。 ヒューズ膜F5と接続用導体膜Cとには、64個の単位抵抗体Rの直列接続からなる抵抗回路R64の一端および他端が接続されている。 ヒューズ膜F8と接続用導体膜Cとには、8個の単位抵抗体Rの直列接続からなる抵抗回路R8の一端および他端が接続されている。 ヒューズ膜F11と接続用導体膜Cとには、1個の単位抵抗体Rの直列接続からなる抵抗回路R1の一端および他端が接続されている。 ヒューズ膜F14、F15、F16は電気的に接続されており、これらヒューズ膜F14、F15、F16と接続用導体Cとには、8個の単位抵抗体Rの並列接続からなる抵抗回路R/8の一端および他端が接続されている。 ヒューズ膜Fは、ヒューズ膜F1〜F21の21個備えられていて、これらは全て第2接続電極a13に接続されている。 図27の構成、すなわちチップ抵抗器a30に備えられた抵抗回路網a14の構成を、電気回路図で示すと図28の通りである。 全てのヒューズ膜Fが溶断されていない状態では、抵抗回路網a14は、第1接続電極14および第2接続電極a13間に、基準抵抗回路R/16と、12種類の抵抗回路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、R32、R64、R128の並列接続回路との直列接続回路を構成している。 そして、基準抵抗回路R/16以外の12種類の抵抗回路には、それぞれ、ヒューズ膜Fが直列に接続されている。 よって、この抵抗回路網a14を有するチップ抵抗器a30では、要求される抵抗値に応じて、ヒューズ膜Fを選択的に、たとえばレーザー光で溶断すれば、溶断されたヒューズ膜Fに対応する抵抗回路(ヒューズ膜Fが直列に接続された抵抗回路)は、抵抗回路網a14から電気的に分離され、チップ抵抗器a10の抵抗値を調整することができる。 換言すれば、この実施形態に係るチップ抵抗器a30も、複数種類の抵抗回路に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗回路を抵抗回路網から電気的に分離することができる。 そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網a14の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器a30とすることができる。 また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Rが、直列に1個、2個、4個、8個、16個、32個、64個および128個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Rが並列に2個、4個、8個、16個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の並列抵抗回路を備えている。 よって、ヒューズ膜Fを選択的に溶断することにより、抵抗回路網a14全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値に設定することができる。 なお、図28に示す電気回路においては、基準抵抗回路R/16および、並列接続された抵抗回路のうち、抵抗値の小さな抵抗回路には、過電流が流れる傾向があり、抵抗設定時に、抵抗に流せる定格電流を大きく設計しなければならない。 図29(B)は、具体的な抵抗値を示した電気回路図であり、80Ωの単位抵抗体とヒューズ膜Fとの直列接続を複数組並列に接続した構成a140を含む回路とされている。 これにより、流れる電流の分散を図ることができる。 直列接続される複数種類の抵抗回路には、先の実施形態と同様、各抵抗回路毎に、並列にヒューズ膜Fが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズ膜Fで短絡状態とされている。 従って、ヒューズ膜Fを溶断すると、そのヒューズ膜Fで短絡されていた抵抗回路が、抵抗回路網a14に電気的に組み込まれることになる。 かかる構成とすれば、たとえば、1kΩ以下の小抵抗は並列接続側で作り、1kΩ以上の抵抗回路を直列接続側で作ることができる。 よって、数Ωの小抵抗から数MΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗回路網a14を用いて作ることができる。 図31は、10Ω〜1MΩの抵抗値を有するチップ抵抗器における抵抗回路網a14の具体的な構成例を示す電気回路図である。 図31の抵抗回路によれば、並列接続側において、10〜1kΩの任意の抵抗値を、精度1%以内で設定できる。 また、直列接続側の回路で、1k〜1MΩの任意の抵抗値を、精度1%以内で設定できる。 直列接続側の回路を使用する場合は、所望の抵抗値に近い抵抗回路のヒューズ膜Fを予め溶断し、所望の抵抗値に合わせ込んでおくことで、より精度良く抵抗値を設定できるという利点がある。 なお、ヒューズ膜Fは、接続用導体膜Cと同一のレイヤーを用いる場合のみを説明したが、接続用導電膜C部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。 また、抵抗体膜をなくして、接続用導体膜Cのみとしても良い。 なお、この場合であっても、ヒューズ膜Fの上に導体膜を積層しなければ、ヒューズ膜Fの溶断性が悪くなることはない。 図32は、第1参考例のさらに他の実施形態に係るチップ抵抗器a90の要部構造を説明するための図解的な平面図である。 ここで、前述したチップ抵抗器a10およびチップ抵抗器a30では、単位抵抗体Rを形成している抵抗体膜ラインa20部分の長さは、たとえば12μmであり、抵抗体膜ラインa20の幅は、たとえば1.5μmであり、単位抵抗(シート抵抗)は10Ω/□である。 このため、単位抵抗体Rの抵抗値rは、r=80Ωである。 そこで、この実施形態に係るチップ抵抗器a90では、抵抗回路網a14のレイアウトを変更するとともに、抵抗回路網に含まれる抵抗回路を構成する単位抵抗体を、平面視において、図32(B)に示す形状および大きさとした。 また、抵抗体膜ラインa20上に積層される導体膜片a21の長さは、図32(A)に示すものにおいても、(B)に示すものにおいても、同じ長さで構成することができる。 それゆえ、抵抗回路網a14に含まれる抵抗回路を構成する各単位抵抗体R′のレイアウトパターンを変更し、単位抵抗体R′が直列状に接続できるレイアウトパターンとすることにより、チップ抵抗器a90は高抵抗化が実現されたものとなる。 図33は、図19〜25を参照して説明したチップ抵抗器a10の製造工程の一例を示すフロー図である。 次に、このフロー図の製造工程に従って、かつ、必要に応じて図19〜25を参照しつつ、チップ抵抗器a10の製造方法について詳細に説明をする。 ステップS2:次に、たとえばスパッタ法によって、NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSiO 2 、TiN、TiNO、およびTiSiONからなる群から選択した1種以上を含む材料、たとえばTiN、TiONまたはTiSiONの抵抗体膜a20が絶縁層a19の表面全域に形成される。 ステップS4:次に、フォトリソグラフィプロセスを用い、配線膜a21の表面に、抵抗回路網a14の平面視の構成(導体膜Cおよびヒューズ膜Fを含むレイアウトパターン)に対応したレジストパターンが形成される(第1レジストパターンの形成)。 ステップS6:再び、フォトリソグラフィプロセスを用いて、第2レジストパターンが形成される。 ステップS6で形成される第2レジストパターンは、抵抗体膜a20上に積層された配線膜a21を選択的に除去して、単位抵抗体R(図20で細いドットを付して示す領域)を形成するためのパターンである。 ステップS8:この段階で、基板表面に形成された抵抗回路網a14の抵抗値(回路網a14全体の抵抗値)が測定される。 この測定は、たとえばマルチプローブピンを図20に示す第1接続電極a12とつながる側の抵抗回路網a14の端部と、第2接続電極a13につながる側のヒューズ膜および抵抗回路網a14の端部とに接触させて測定する。 この測定により、製造された抵抗回路網a14の初期状態における良否が判定できる。 ステップS9:次いで、基板a11の上に形成された抵抗回路網a14の全面を覆うように、たとえば窒化膜からなるカバー膜a22aが形成される。 カバー膜a22aは、窒化膜(SiN膜)に換え、酸化膜(SiO 2膜)であってもよい。 このカバー膜a22aの形成は、プラズマCVD法によって行われてもよく、たとえば膜厚3000Å程度の窒化シリコン膜(SiN膜)が形成されてもよい。 カバー膜a22aは、パターニングされた配線膜a21、抵抗体膜a20およびヒューズ膜Fを覆う。 ステップS10:この状態から、ヒューズ膜Fを選択的に溶断して、チップ抵抗器a10を所望の抵抗値に合わせ込むためのレーザートリミングが行われる。 すなわち、図34(A)に示すように、ステップS8で行われた全抵抗値測定の測定結果に応じて選択されたヒューズ膜Fにレーザー光を当てて、そのヒューズ膜Fおよびその下に位置する抵抗体膜a20が溶断される。 これにより、ヒューズ膜Fで短絡されていた対応する抵抗回路が抵抗回路網a14中に組み込まれ、抵抗回路網a14の抵抗値を所望の抵抗値に合わせ込むことができる。 ヒューズ膜Fにレーザー光を当てるとき、カバー膜a22aの働きによって、ヒューズ膜Fの近傍にレーザー光のエネルギーが蓄積され、それによって、ヒューズ膜Fおよびその下層の抵抗体膜a20が溶断する。 ステップS11:次に、図34(B)に示すように、たとえばプラズマCVD法によって、カバー膜a22a上に窒化シリコン膜が堆積され、パッシベーション膜a22が形成される。 前述のカバー膜a22aは、最終形態において、パッシベーション膜a22と一体化し、このパッシベーション膜a22の一部を構成する。 ヒューズ膜Fおよびその下層の抵抗体膜a20の切断後に形成されたパッシベーション膜a22は、ヒューズ膜Fおよびその下層の抵抗体膜a20の溶断の際に同時に破壊されたカバー膜a22aの開口a22b内に入り込み、ヒューズ膜Fおよびその下層の抵抗体膜a20の切断面を保護する。 従って、パッシベーション膜a22は、ヒューズ膜Fの切断箇所に異物が入り込んだり水分が進入したりすることを防ぐ。 パッシベーション膜a22は、全体で、たとえば1000〜20000Å程度の厚みであればよく、たとえば8000Å程度の膜厚を有するように形成されてもよい。 また、上述のように、パッシベーション膜a22はシリコン酸化膜であってもよい。 ステップS12:次いで、図34(C)に示すように、全面に樹脂膜a23が塗布される。 樹脂膜a23としては、たとえば感光性のポリイミドの塗布膜a23が用いられる。 ステップS14:その後、樹脂膜a23を硬化するための熱処理(ポリイミドキュア)が行われ、熱処理によりポリイミド膜a23が安定化される。 熱処理は、例えば170℃〜700℃程度の温度で行ってもよい。 その結果、抵抗体(抵抗体膜a20およびパターニングされた配線膜a21)の特性が安定するというメリットもある。 ステップS16:2つのパッド開口から露出した配線膜a21にマルチプローブピンが接触され、チップ抵抗器の抵抗値が所望の抵抗値になっていることを確認するための抵抗値測定(アフター測定)が行われる。 このように、アフター測定を行うこと、換言すれば、最初の測定(イニシャル測定)→ヒューズ膜Fの溶断(レーザーリペア)→アフター測定という一連の処理を行うことで、チップ抵抗器a10に対するトリミング処理能力が大幅に向上する。 ステップS17:2つのパッド開口内に、たとえば無電解めっき法によって、外部接続電極としての第1接続電極a12および第2接続電極a13を成長させる。 ステップS19:そしてプラズマダイシングが実行される。 プラズマダイシングは、第3レジストパターンをマスクとしたエッチングであり、基板a11の表面から所定深さの溝が、各チップ抵抗器a10の間に形成される。 その後レジスト膜が剥離される。 ステップS21:次いで、シリコンウエハの裏面研削が行われて、チップ抵抗器は個々のチップ抵抗器a10に分離される(図35(A)(B))。 ステップS23:熱発泡シートa200は、加熱されることによりその内部に含まれる熱発泡粒子201が膨らみ、それによりキャリアテープa200表面に接着されている各チップ抵抗器a10はキャリアテープa200から剥離されて個々に分離される(図35(E)(F))。 表示パネルa203は、筐体a202の一つの主面の大部分を占める長方形形状に形成されている。 表示パネルa203の一つの短辺に沿うように、操作ボタンa204が配置されている。 この実施形態では、複数(3つ)の操作ボタンa204が表示パネルa203の短辺に沿って配列されている。 使用者は、操作ボタンa204およびタッチパネルを操作することによって、スマートフォンa201に対する操作を行い、必要な機能を呼び出して実行させることができる。 表示パネルa203の別の一つの短辺の近傍には、スピーカa205が配置されている。 スピーカa205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。 一方、操作ボタンa204の近くには、筐体a202の一つの側面にマイクロフォンa206が配置されている。 マイクロフォンa206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。 図38は、筐体a202の内部に収容された電子回路アセンブリa210の構成を示す図解的な平面図である。 電子回路アセンブリa210は、配線基板a211と、配線基板a211の実装面に実装された回路部品とを含む。 複数の回路部品は、複数の集積回路素子(IC)a212−a220と、複数のチップ部品とを含む。 複数のICは、伝送処理ICa212、ワンセグTV受信ICa213、GPS受信ICa214、FMチューナICa215、電源ICa216、フラッシュメモリa217、マイクロコンピュータa218、電源ICa219およびベースバンドICa220を含む。 複数のチップ部品は、チップインダクタa221,a225,a235、チップ抵抗器a222,a224,a233、チップキャパシタa227,a230,a234、およびチップダイオードa228,a231を含む。 チップ抵抗器a222,a224,a233は、第1参考例に係る構成のものである。 伝送処理ICa212は、表示パネルa203に対する表示制御信号を生成し、かつ表示パネルa203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。 表示パネルa203との接続のために、伝送処理ICa212には、フレキシブル配線a209が接続されている。 GPS受信ICa214は、GPS衛星からの電波を受信してスマートフォンa201の位置情報を出力する電子回路を内蔵している。 電源ICa216の近傍には、複数のチップキャパシタa227および複数のチップダイオードa228が配線基板a211の実装面に実装されている。 電源ICa216は、チップキャパシタa227およびチップダイオードa228とともに、電源回路a229を構成している。 フラッシュメモリa217は、オペレーティングシステムプログラム、スマートフォンa201の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。 マイクロコンピュータa218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンa201の複数の機能を実現する演算処理回路である。 より具体的には、マイクロコンピュータa218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。 ベースバンドICa220の近くには、複数のチップ抵抗器a233、複数のチップキャパシタa234、および複数のチップインダクタa235が、配線基板a211の実装面に実装されている。 ベースバンドICa220は、チップ抵抗器a233、チップキャパシタa234およびチップインダクタa235とともに、ベースバンド通信回路a236を構成している。 ベースバンド通信回路a236は、電話通信およびデータ通信のための通信機能を提供する。 このような構成によって、電源回路a229,a232によって適切に調整された電力が、伝送処理ICa212、GPS受信ICa214、ワンセグ放送受信回路a223、FM放送受信回路a226、ベースバンド通信回路a236、フラッシュメモリa217およびマイクロコンピュータa218に供給される。 マイクロコンピュータa218は、伝送処理ICa212を介して入力される入力信号に応答して演算処理を行い、伝送処理ICa212から表示パネルa203に表示制御信号を出力して表示パネルa203に各種の表示を行わせる。 タッチパネルまたは操作ボタンa204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路a223の働きによってワンセグ放送が受信される。 そして、受信された画像を表示パネルa203に出力し、受信された音声をスピーカa205から音響化させるための演算処理が、マイクロコンピュータa218によって実行される。 さらに、タッチパネルまたは操作ボタンa204の操作によってFM放送受信指令が入力されると、マイクロコンピュータa218は、FM放送受信回路a226を起動し、受信された音声をスピーカa205から出力させるための演算処理を実行する。 電話通信またはデータ通信の機能は、ベースバンド通信回路a236によって実現される。 マイクロコンピュータa218は、ベースバンド通信回路a236を制御して、音声またはデータを送受信するための処理を行う。 この構成によれば、このチップ抵抗器では、一つまたは複数の第1ヒューズを選択して切断することにより、任意の第1抵抗体を第1抵抗回路網から切り離したり、第1抵抗回路網に組み込んだりすることができる。 同様に、一つまたは複数の第2ヒューズを選択して切断することにより、任意の第2抵抗体を第2抵抗回路網から切り離したり、第2抵抗回路網に組み込んだりすることができる。 このようにすることで、チップ抵抗器全体の抵抗値を任意の値に調整できるので、チップ抵抗器では、複数種類の抵抗値に、容易にかつ速やかに対応することができる。 つまり、このチップ抵抗器では、同一設計構造で複数種類の要求抵抗値に容易に対応できる。 さらに、正の抵抗温度係数を有する第1抵抗回路網と負の抵抗温度係数を有する第2抵抗回路網とを接続することによって、チップ抵抗器全体の抵抗温度係数の絶対値を小さくすることができる。 これにより、チップ抵抗器の精度の向上を図ることができる。 この構成によれば、酸素の組成比を制御したTiONまたはTiONSiによって、抵抗温度係数が正の値となる第1抵抗体膜や、抵抗温度係数が負の値となる第2抵抗体膜を形成することができる。 この構成によれば、チップ抵抗器全体の抵抗温度係数の絶対値が300ppm/℃以下と小さくなっているので、チップ抵抗器の精度の向上を図ることができる。 この構成によれば、保護膜によって、第1抵抗回路網、第2抵抗回路網および第3電極を保護することができる。 この構成によれば、ヒューズの切断箇所に異物が入り込んだり水分が侵入したりすることが保護膜によって防止されているので、チップ抵抗器の信頼性を向上させることができる。 この構成によれば、保護膜および樹脂膜によって、第1抵抗回路網、第2抵抗回路網および第3電極を二重に保護することができる。 この構成によれば、チップ抵抗器は、実装基板に実装されたときに、樹脂膜から露出された第1電極および第2電極によって、実装基板との電気的接続を達成することができる。 この構成によれば、電極では、Ni層の表面がAu層によって覆われているので、Ni層が酸化することを防止できる。 図39(a)は、第2参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図である。 このチップ抵抗器b1は、基板上に多数個のチップ抵抗器b1を格子状に形成してから当該基板に溝を形成した後、裏面研磨(または当該基板を溝で分断)して個々のチップ抵抗器b1に分離することによって得られる。 基板b2は、略直方体のチップ形状である。 基板b2において図39(a)における上面は、表面b2Aである。 表面b2Aは、基板b2において素子b5が形成される表面であり、略長方形状である。 基板b2の厚さ方向において表面b2Aとは反対側の面は、裏面b2Bである。 表面b2Aと裏面b2Bとは、ほぼ同寸法かつ同形状であり、互いに平行である。 表面b2Aにおける一対の長辺b81および短辺b82によって区画された矩形状の縁を、周縁部b85ということにし、裏面b2Bにおける一対の長辺b81および短辺b82によって区画された矩形状の縁を、周縁部b90ということにする。 表面b2A(裏面b2B)に直交する法線方向から見ると、周縁部b85と周縁部b90とは、重なっている。 基板b2は、表面b2Aおよび裏面b2B以外に、複数の側面(側面b2C、側面b2D、側面b2Eおよび側面b2F)を有している。 当該複数の側面は、表面b2Aおよび裏面b2Bのそれぞれに交差(詳しくは、直交)して延びて、表面b2Aおよび裏面b2Bの間を繋いでいる。 基板b2では、表面b2Aおよび側面b2C〜2Fのそれぞれの全域がパッシベーション膜b23(保護膜)で覆われている。 そのため、厳密には、図39(a)では、表面b2Aおよび側面b2C〜b2Fのそれぞれの全域は、パッシベーション膜b23の内側(裏側)に位置していて、外部に露出されていない。 さらに、チップ抵抗器b1は、樹脂膜b24を有している。 樹脂膜b24は、表面b2A上のパッシベーション膜b23の全域(周縁部b85およびその内側領域)を覆っている。 パッシベーション膜b23および樹脂膜b24については、以降で詳説する。 第1電極b3および第2電極b4は、基板b2の表面b2A上において周縁部b85よりも内側の領域(周縁部b85から間隔を開けた位置)に形成されていて、表面b2A上の樹脂膜b24から突出して部分的に露出されている。 換言すれば、樹脂膜b24は、第1電極b3および第2電極b4を露出させた状態で表面b2A(厳密には表面b2A上のパッシベーション膜b23)を覆っている。 第1電極b3および第2電極b4のそれぞれは、たとえば、Ni(ニッケル)、Pd(パラジウム)およびAu(金)をこの順番で表面b2A上に積層することによって構成されている。 第1電極b3および第2電極b4は、表面b2Aの長手方向に互いに間隔を開けて配置されており、表面b2Aの短手方向において長手の長方形状である。 図39(a)では、表面b2Aにおいて、側面b2C寄りの位置に第1電極b3が設けられ、側面b2D寄りの位置に第2電極b4が設けられている。 第1電極b3および第2電極b4は、前述した法線方向から見た平面視において、ほぼ同寸法かつ同形状である。 素子b5は、回路素子であって、基板b2の表面b2Aにおける第1電極b3と第2電極b4との間の領域に形成されていて、パッシベーション膜b23および樹脂膜b24によって上から被覆されている。 この実施形態の素子b5は、抵抗b56である。 抵抗b56は、等しい抵抗値を有する複数個の(単位)抵抗体Rを表面b2A上でマトリックス状に配列した抵抗回路網によって構成されている。 抵抗体Rは、TiON(酸化窒化チタン)またはTiONSi(TiSiON)からなる。 チップ抵抗器b1は、第1電極b3および第2電極b4の他に、第3電極b6を含んでいる。 第3電極b6は、表面b2A上に形成されていて、表面b2Aの短手方向において長手の長方形状である。 図39(a)では、第3電極b6の長手方向寸法は、第1電極b3および第2電極b4のそれぞれの長手方向寸法とほぼ同じであり、第3電極b6の短手方向寸法は、第1電極b3および第2電極b4のそれぞれの短手方向寸法よりも小さく、たとえば、第1電極b3および第2電極b4のそれぞれの短手方向寸法の半分程度である。 第3電極b6は、第1電極b3および第2電極b4よりも薄い。 第3電極b6は、表面b2Aにおいて第1電極b3と第2電極b4との間かつ、第1電極b3および第2電極b4のそれぞれから等しい距離を隔てた位置に配置されている。 これにより、表面b2A上の素子b5(抵抗b56)は、第3電極b3によって、第1電極b3側の第1抵抗回路網b31と、第2電極b4側の第2抵抗回路網b32とに分割されている。 第1抵抗回路網b31は、後述する配線膜b22に電気的に接続されていて、配線膜b22を介して第1電極b3と第3電極b6とに電気的に接続されている。 第2抵抗回路網b32は、配線膜b22に電気的に接続されていて、配線膜b22を介して第2電極b4と第3電極b6とに電気的に接続されている。 つまり、第3電極b6は、第1抵抗回路網b31と第2抵抗回路網b32との間に介在されていて、第1抵抗回路網b31および第2抵抗回路網b32を接続している。 換言すれば、第1抵抗回路網b31と第2抵抗回路網b32とは、第3電極b6を介して互いに接続されている。 前述したように第1電極b3および第2電極b4が樹脂膜b24から部分的に露出されているのに対して、第1電極b3および第2電極b4よりも薄い第3電極b6は、パッシベーション膜b23および樹脂膜b24によって上から被覆されていて、外部に露出されていない。 図39(b)に示すように、チップ抵抗器b1は、実装基板b9に実装される。 この状態におけるチップ抵抗器b1および実装基板b9は、回路アセンブリb100を構成している。 図39(b)における実装基板b9の上面は、実装面b9Aである。 実装面b9Aには、実装基板b9の内部回路(図示せず)に接続された一対(2つ)のランドb88が形成されている。 各ランドb88は、たとえば、Cuからなる。 各ランドb88の表面には、半田b13が当該表面から突出するように設けられている。 チップ抵抗器b1を実装基板b9に実装する場合、自動実装機(図示せず)の吸着ノズルb91をチップ抵抗器b1の裏面b2Bに吸着してから吸着ノズルb91を動かすことによって、チップ抵抗器b1を搬送する。 このとき、吸着ノズルb91は、裏面b2Bの長手方向における略中央部分に吸着する。 次に、チップ抵抗器b1の構成をさらに詳しく説明する。 図40を参照して、素子b5における第1抵抗回路網b31および第2抵抗回路網b32のそれぞれは、一例として、行方向(基板b2の長手方向)に沿って配列された8個の抵抗体Rと、列方向(基板b2の幅方向)に沿って配列された44個の抵抗体Rとで構成された合計352個の抵抗体Rを有している。 これらの抵抗体Rは、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれを構成する複数の素子要素である。 ここで、抵抗体Rの特性(後述する抵抗温度係数)は、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれにおいて異なっている。 そのため、以下では、第1抵抗回路網b31を構成する複数の抵抗体Rのそれぞれを第1抵抗体R1といい、第2抵抗回路網b32を構成する複数の抵抗体Rのそれぞれを第2抵抗体R2ということがある。 第1抵抗回路網b31および第2抵抗回路網b32のそれぞれでは、これら多数個の抵抗体Rが1個〜64個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。 形成された複数種類の抵抗回路は、導体膜D(導体で形成された配線膜)で所定の態様に接続されている。 さらに、基板b2の表面b2Aには、抵抗回路を素子b5(第1抵抗回路網b31および第2抵抗回路網b32のどちらか対応する方)に対して電気的に組み込んだり、または、素子b5から電気的に分離したりするために切断(溶断)可能な複数のヒューズFが設けられている。 複数のヒューズFおよび導体膜Dは、第1電極b3および第2電極b4のそれぞれの内側辺沿いに、配置領域が直線状になるように配列されている。 より具体的には、第1電極b3および第2電極b4のそれぞれの内側辺沿いにおいて、複数のヒューズFおよび導体膜Dが隣接するように配置され、その配列方向が直線状になっている。 第1電極b3の内側辺沿いの複数のヒューズF(「第1ヒューズF1」ということがある)は、複数種類の抵抗回路(抵抗回路毎の複数の第1抵抗体R1)を第1電極b3(第1電極b3と第3電極b6との間)に対してそれぞれ切断可能(切り離し可能)に接続している。 第2電極b4の内側辺沿いの複数のヒューズF(「第2ヒューズF2」ということがある)は、複数種類の抵抗回路(抵抗回路毎の複数の第2抵抗体R2)を第2電極b4(第2電極b4と第3電極b6との間)に対してそれぞれ切断可能(切り離し可能)に接続している。 図41Aは、図40に示す素子の一部分を拡大して描いた平面図である。 図41Bは、素子における抵抗体の構成を説明するために描いた図41AのB−Bに沿う長さ方向の縦断面図である。 図41Cは、素子における抵抗体の構成を説明するために描いた図41AのC−Cに沿う幅方向の縦断面図である。 チップ抵抗器b1は、前述した配線膜b22、パッシベーション膜b23および樹脂膜b24の他に、絶縁層b20と抵抗体膜b21とをさらに備えている(図41Bおよび図41C参照)。 絶縁層b20、抵抗体膜b21、配線膜b22、パッシベーション膜b23および樹脂膜b24は、基板b2(表面b2A)上に形成されている。 抵抗体膜b21は、絶縁層b20上に形成されている。 抵抗体膜b21が抵抗体Rを構成することから、抵抗体膜b21についても、抵抗体Rと同様に、第1抵抗回路網b31の抵抗体膜b21を第1抵抗体膜b21Aといい、第2抵抗回路網b32の抵抗体膜b21を第2抵抗体膜b21Bということがある(後述する図43参照)。 抵抗体膜ラインb21L上には、配線膜b22が積層されている。 配線膜b22は、Al(アルミニウム)またはアルミニウムとCu(銅)との合金(AlCu合金)からなる。 配線膜b22の厚さは、約8000Åである。 配線膜b22は、抵抗体膜ラインb21L上に、ライン方向に一定間隔Rを開けて積層されていて、抵抗体膜ラインb21Lに接している。 配線膜b22についても、抵抗体膜b21と同様に、第1抵抗回路網b31の配線膜b22を第1配線膜b22Aといい、第2抵抗回路網b32の配線膜b22を第2配線膜b22Bということがある。 そのため、第1抵抗回路網b31では、第1配線膜b22Aが第1抵抗体膜b21Aの抵抗体膜ラインb21Lに接するように積層されていて、第2抵抗回路網b32では、第2配線膜b22Bが第2抵抗体膜b21Bの抵抗体膜ラインb21Lに接するように積層されている(図43参照)。 ただし、この実施形態では、第1配線膜b22Aと第2配線膜b22Bとは同じ材料(Al)で形成されていて、第1配線膜b22Aおよび第2配線膜b22Bに特性上の違いはない。 この構成の抵抗体膜ラインb21Lおよび配線膜b22の電気的特徴を回路記号で示すと、図42の通りである。 すなわち、図42(a)に示すように、所定間隔Rの領域の抵抗体膜ラインb21L部分が、それぞれ、一定の抵抗値rを有する1つの抵抗体Rを形成している。 また、隣接する抵抗体膜ラインb21L同士は抵抗体膜b21および配線膜b22で接続されているから、図41Aに示す素子b5における第1抵抗回路網b31および第2抵抗回路網b32のそれぞれは、図42(c)に示す(前述した抵抗体Rの単位抵抗からなる)抵抗回路を構成している。 このように、抵抗体膜b21および配線膜b22は、抵抗体Rや抵抗回路(つまり素子b5における第1抵抗回路網b31および第2抵抗回路網b32のそれぞれ)を構成している。 そして、各抵抗体Rは、抵抗体膜ラインb21L(抵抗体膜b21)と、抵抗体膜ラインb21L上にライン方向に一定間隔をあけて積層された複数の配線膜b22とを有している。 特に、第1抵抗回路網b31では、第1抵抗体R1が、第1抵抗体膜b21Aおよび第1配線膜b22Aを有していて、第2抵抗回路網b32では、第2抵抗体R2が、第2抵抗体膜b21Bおよび第2配線膜b22Bを有している(図43参照)。 そして、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれでは、配線膜b22が積層されていない一定間隔R部分の抵抗体膜ラインb21Lが、1個の抵抗体Rを構成している。 抵抗体Rを構成している部分における抵抗体膜ラインb21Lは、その形状および大きさが全て等しい。 よって、基板b2上にマトリックス状に配列された多数個の抵抗体Rは、等しい抵抗値を有している。 また、抵抗体膜ラインb21L上に積層された配線膜b22は、抵抗体Rを形成するとともに、複数個の抵抗体Rを接続して抵抗回路を構成するための導体膜Dの役目も果たしている(図40参照)。 図43(a)および(b)に示すように、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれでは、前述したヒューズFおよび導体膜Dも、抵抗体Rを形成する抵抗体膜b21上に積層された配線膜b22により形成されている。 すなわち、抵抗体Rを形成する抵抗体膜ラインb21L上に積層された配線膜b22と同じレイヤーに、配線膜b22と同じ金属材料であるAlまたはAlCu合金によってヒューズFおよび導体膜Dが形成されている。 なお、配線膜b22は、前述したように、抵抗回路を形成するために、複数個の抵抗体Rを電気的に接続する導体膜Dとしても用いられている。 つまり、抵抗体膜b21上に積層された同一レイヤーにおいて、抵抗体Rを形成するための配線膜や、ヒューズF(第1ヒューズF1および第2ヒューズF2)や、導体膜Dや、さらには、素子b5(第1抵抗回路網b31および第2抵抗回路網b32)を第1電極b3および第2電極b4に接続するための配線膜が、配線膜b22として、同一の金属材料(AlまたはAlCu合金)を用いて形成されている。 なお、ヒューズFを配線膜b22と異ならせている(区別している)のは、ヒューズFが切断しやすいように細く形成されていること、および、ヒューズFの周囲に他の回路要素が存在しないように配置されていることによるからである。 ここで、配線膜b22において、ヒューズF(第1フューズF1および第2フューズF2)が配置された領域を、トリミング対象領域Xということにする(図40および図43(a)参照)。 トリミング対象領域Xは、第1電極b3および第2電極b4のそれぞれの内側辺沿いの直線状領域であって、トリミング対象領域Xには、ヒューズFだけでなく、導体膜Dも配置されている。 また、トリミング対象領域Xの配線膜b22の下方にも抵抗体膜b21が形成されている(図43(b)参照)。 そして、ヒューズFは、配線膜b22において、トリミング対象領域X以外の部分よりも配線間距離が大きい(周囲から離された)配線である。 なお、ヒューズFは、配線膜b22の一部だけでなく、抵抗体R(抵抗体膜b21)の一部と抵抗体膜b21上の配線膜b22の一部とのまとまり(ヒューズ素子)を指していてもよい。 また、図43(b)を参照して、前述した抵抗体膜b21は、第1抵抗回路網b31と第2抵抗回路網b32との境界において途切れていて、配線膜b22は、当該境界を塞ぐように絶縁層b20上に直接積層され、基板b2の短手方向へ直線状に延びている。 配線膜b22において当該境界を塞いでいる部分は、前述した第3電極b6である。 図44は、第2参考例の実施形態に係る素子の電気回路図である。 そして、基準抵抗回路R8以外の抵抗回路R64〜抵抗回路R/32のそれぞれに対して、ヒューズFが1つずつ並列的に接続されている。 ヒューズF同士は、直接または導体膜D(図43(a)参照)を介して直列に接続されている。 また、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれでは、全てのヒューズFが溶断されていない状態では、基準抵抗回路R8以外の複数種類の抵抗回路は、短絡された状態となっている。 つまり、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれでは、基準抵抗回路R8には、12種類13個の抵抗回路R64〜R/32が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズFにより短絡されているので、電気的に見ると、各抵抗回路は素子b5(第1抵抗回路網b31および第2抵抗回路網b32)に組み込まれてはいない。 この実施形態に係るチップ抵抗器b1では、要求される抵抗値に応じて、ヒューズFを選択的に、たとえばレーザ光で溶断する。 それにより、並列的に接続されたヒューズFが溶断された抵抗回路は、素子b5(第1抵抗回路網b31および第2抵抗回路網b32において対応する方)に組み込まれることになる。 よって、素子b5の全体の抵抗値を、溶断されたヒューズFに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とすることができる。 特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Rが、直列に1個、2個、4個、8個、16個、32個…と、公比が2となる等比数列的に抵抗体Rの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の抵抗体Rが並列に2個、4個、8個、16個…と、公比が2となる等比数列的に抵抗体Rの個数が増加されて接続された複数種類の並列抵抗回路を備えている。 そのため、ヒューズF(前述したヒューズ素子も含む)を選択的に溶断することにより、素子b5(抵抗b56)全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器b1において所望の値の抵抗を発生させることができる。 図45は、第2参考例の他の実施形態に係る素子の電気回路図である。 この場合、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれにおいて、基準抵抗回路R/16以外の12種類の抵抗回路には、それぞれ、ヒューズFが直列に接続されている。 全てのヒューズFが溶断されていない状態では、各抵抗回路は素子b5(第1抵抗回路網b31および第2抵抗回路網b32)に対して電気的に組み込まれている。 要求される抵抗値に応じて、ヒューズFを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズFに対応する抵抗回路(ヒューズFが直列に接続された抵抗回路)は、素子b5(第1抵抗回路網b31および第2抵抗回路網b32において対応する方)から電気的に分離されるので、チップ抵抗器b1全体の抵抗値を調整することができる。 図46は、第2参考例のさらに他の実施形態に係る素子の電気回路図である。 一方、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれにおいて、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズFが接続されている。 従って、ヒューズFを溶断することにより、溶断されたヒューズFが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。 以上のように、このチップ抵抗器b1では、トリミング対象領域Xにおいて、複数の抵抗体R(抵抗回路)の接続状態が変更可能である。 ここでは、前述したパッシベーション膜b23および樹脂膜b24について説明する。 一方、側面b2C〜b2Fのそれぞれに設けられたパッシベーション膜b23は、側面b2C〜b2Fのそれぞれを保護する保護層として機能している。 側面b2C〜b2Fのそれぞれと表面b2Aとの境界は、前述した周縁部b85であるが、パッシベーション膜b23は、当該境界(周縁部b85)も覆っている。 パッシベーション膜b23において、周縁部b85を覆っている部分(周縁部b85に重なっている部分)を端部b23Aということにする。 なお、パッシベーション膜b23は極めて薄い膜なので、本実施形態では、側面b2C〜b2Fのそれぞれを覆うパッシベーション膜b23を、基板b2の一部とみなすことにする。 そのため、側面b2C〜b2Fのそれぞれを覆うパッシベーション膜b23を、側面b2C〜b2Fそのものとみなすことにしている。 樹脂膜b24は、パッシベーション膜b23とともにチップ抵抗器b1の表面b2Aを保護するものであり、ポリイミド等の樹脂からなる。 樹脂膜b24の厚みは、約5μmである。 樹脂膜b24において、平面視で離れた2つの位置には、開口b25が1つずつ形成されている。 各開口b25は、樹脂膜b24およびパッシベーション膜b23を、それぞれの厚さ方向において連続して貫通する貫通孔である。 そのため、開口b25は、樹脂膜b24だけでなくパッシベーション膜b23にも形成されている。 各開口b25からは、配線膜b22の一部が露出されている。 配線膜b22において各開口b25から露出された部分は、外部接続用のパッド領域b22Pとなっている。 2つの開口b25のうち、一方の開口b25は、第1電極b3によって埋め尽くされ、他方の開口b25は、第2電極b4によって埋め尽くされている。 このように、第1電極b3および第2電極b4では、Ni層b33の表面がAu層b35によって覆われているので、Ni層b33が酸化することを防止できる。 また、第1電極b3および第2電極b4では、Au層b35を薄くすることによってAu層b35に貫通孔(ピンホール)ができてしまっても、Ni層b33とAu層b35との間に介装されたPd層b34が当該貫通孔を塞いでいるので、当該貫通孔からNi層b33が外部に露出されて酸化することを防止できる。 そして、第1電極b3および第2電極b4のそれぞれでは、Au層b35が、最表面に露出しており、樹脂膜b24の開口b25から外部を臨んでいる。 第1電極b3は、一方の開口b25を介して、この開口b25におけるパッド領域b22Pに接触し、当該パッド領域b22Pにおいて配線膜b22に対して電気的に接続されている。 また、第2電極b4は、他方の開口b25を介して、この開口b25におけるパッド領域b22Pに接触し、当該パッド領域b22Pにおいて配線膜b22に対して電気的に接続されている。 第1電極b3および第2電極b4のそれぞれでは、Ni層b33がパッド領域b22Pに対して接続されている。 これにより、第1電極b3および第2電極b4のそれぞれは、素子b5に対して電気的に接続されている。 ここで、ここで、第1電極b3に接触しているパッド領域b22Pを第1電極b3の一部とみなすことにし、第2電極b4に接触しているパッド領域b22Pを第2電極b4の一部とみなすことにする。 また、配線膜b22は、抵抗体Rのまとまり(抵抗b56)、第1電極b3、第2電極b4および第3電極b6のそれぞれに接続された配線を形成している。 このように、開口b25が形成された樹脂膜b24およびパッシベーション膜b23は、開口b25から第1電極b3および第2電極b4を露出させた状態で表面b2Aを覆っている。 そのため、チップ抵抗器b1は、実装基板b9に実装されたときに、樹脂膜b24から露出された第1電極b3および第2電極b4によって、実装基板b9との電気的接続を達成することができる(図39(b)参照)。 そして、第1抵抗回路網b31および第2抵抗回路網b32の間に位置する配線膜b22(前述した第3電極b6)は、パッシベーション膜b23および樹脂膜b24によって覆われている。 まず、図48Aに示すように、基板b2の元となる基層b30を用意する。 この場合、基板b30の表面b30Aは、基板b2の表面b2Aであり、基板b30の裏面b30Bは、基板b2の裏面b2Bである。 次いで、絶縁層b20上に、レジストパターンb36を形成する。 レジストパターンb36は、絶縁層b20において、前述した第2抵抗回路網b32および第3電極b6が形成される予定の領域を覆っていて、それ以外の領域(第1抵抗回路網b31が形成される予定の領域)は覆っていない。 ここで、スパッタリング中に流す酸素の流量は、目標とする抵抗温度係数に応じて調整される。 抵抗温度係数とは、抵抗体膜b21の温度特性の1つであり、抵抗体膜b21を構成する物質に専ら依存するものである。 そのため、抵抗体膜b21が完成した後に、当該抵抗体膜b21の抵抗温度係数を調整することは困難である。 そこで、抵抗体膜b21の形成中であるスパッタリング中において、酸素流量を調整することによって、抵抗体膜b21を構成するTiONまたはTiONSiの組成を調整して抵抗温度係数を所望の値となるように制御する。 具体的には、スパッタリング中での酸素流量を増やすと、その分、Ti原子と酸素原子との結合が促進されるので、完成した抵抗体膜b21のTiONまたはTiONSiにおける酸素の組成比が増加する。 酸素の組成比(換言すれば、酸素流量)が増加するのに応じて、抵抗体膜b21では抵抗温度係数が低下する。 つまり、酸素流量を調整することによって抵抗体Rの温度特性(抵抗温度係数)の制御が可能である。 ここでのスパッタリングの際、完成した第1抵抗体膜b21Aの抵抗温度係数が正の値(好ましくは、300ppm/℃以下の正の値)となるように、酸素流量が(少なくなるように)調整される。 これにより、完成した第1抵抗体膜b21Aは、抵抗温度係数が正の値となるよう酸素の組成比が制御されたTiONまたはTiONSi(第1材料)からなる。 このように第1抵抗体膜b21Aを形成した後、別のスパッタリングによって、第1抵抗体膜b21Aに接するように第1抵抗体膜b21Aの上にアルミニウム(Al)の第1配線膜b22Aを積層する。 その後、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって、図48Bに示すように、第1抵抗体膜b21Aおよび第1配線膜b22Aを選択的に除去してパターニングする。 これにより、平面視で、第1抵抗回路網b31が形成される予定の領域において、第1抵抗体膜b21Aが積層された一定幅の抵抗体膜ラインb21L(図41A参照)が一定間隔をあけて列方向に配列される構成を得る。 このとき、部分的に抵抗体膜ラインb21Lおよび配線膜b22が切断された領域も形成されるとともに、前述したトリミング対象領域XにおいてヒューズFおよび導体膜Dが形成される(図40参照)。 ここで、ドライエッチングによって、抵抗体膜ラインb21L(換言すれば、複数の抵抗体Rとなる部分)およびヒューズFを高精度に形成することができる。 続いて、たとえばウェットエッチングにより、第1抵抗体膜b21Aの抵抗体膜ラインb21Lの上に積層された第1配線膜b22Aを、図48Cに示すように選択的に除去する。 この結果、第1抵抗体膜b21Aの抵抗体膜ラインb21L上に一定間隔Rをあけて配線膜b22が積層された構成の第1抵抗回路網b31が得られる。 この際、第1抵抗体膜b21Aおよび第1配線膜b22Aが目標寸法で形成されたか否かを確かめるために、第1抵抗回路網b31全体の抵抗値を測定してもよい。 次いで、絶縁層b20および第1抵抗回路網b31上に、レジストパターンb37を形成する。 レジストパターンb37は、絶縁層b20において、第1抵抗回路網b31が形成された領域と第3電極b6が形成される予定の領域とを覆っていて、それ以外の領域(第2抵抗回路網b32が形成される予定の領域)は覆っていない。 以上のように、酸素の組成比を制御したTiONまたはTiONSiによって、抵抗温度係数が正の値となる第1抵抗体膜b21Aや、抵抗温度係数が負の値となる第2抵抗体膜b21Bを形成することができる。 その後、レジストパターンb37とともに、レジストパターンb37上の第2抵抗体膜b21Bおよび第2配線膜b22Bをリフトオフ(除去)する。 これにより、第2抵抗回路網b32が形成される予定の領域だけに、第2抵抗体膜b21Bおよび第2配線膜b22Bが残る。 続いて、たとえばウェットエッチングにより、第2抵抗体膜b21Bの抵抗体膜ラインb21Lの上に積層された第2配線膜b22Bを、図48Eに示すように選択的に除去する。 この結果、第2配線膜b22Bの抵抗体膜ラインb21L上に一定間隔Rをあけて配線膜b22が積層された構成の第2抵抗回路網b32が得られる。 この際、第2抵抗体膜b21Bおよび第2配線膜b22Bが目標寸法で形成されたか否かを確かめるために、第2抵抗回路網b32全体の抵抗値を測定してもよい。 次いで、図48Fに示すように、絶縁層b20において第1抵抗回路網b31と第2抵抗回路網b32との境界に、アルミニウム(Al)の配線膜b22を積層する。 この際、基板b30上において、当該領域以外の部分をレジストパターン(図示せず)で覆った状態でのAlのスパッタリングによって、当該境界に配線膜b22が積層される。 当該境界に積層された配線膜b22は、第3電極b6となる。 第3電極b6が完成すると、第1抵抗回路網b31と第2抵抗回路網b32とが第3電極b6によって電気的に直列接続され、素子b5全体が完成したことになる。 抵抗温度係数が正の値である第1抵抗回路網b31と、抵抗温度係数が負の値である第2抵抗回路網b32とが接続されていることによって、第1抵抗回路網b31の抵抗温度係数と第2抵抗回路網b32の抵抗温度係数とが差し引きされる。 これにより、素子b5全体の抵抗温度係数の絶対値は、300ppm/℃以下と極めて小さくなっている。 前述した酸素流量の調整によって抵抗温度係数の制御が可能ではあるが、酸素流量の調整(つまり抵抗体膜b21の成膜条件)だけで抵抗温度係数の絶対値を小さくすることには限界がある。 そこで、本実施形態のように、第1抵抗回路網b31の正の抵抗温度係数と第2抵抗回路網b32の負の抵抗温度係数とを打ち消し合うようにすることで、素子b5全体の抵抗温度係数の絶対値を小さくすることが可能になる。 なお、この実施形態では、第1配線膜b22Aと、第2配線膜b22Bと、第3電極b6の配線膜b22とは、同じ材料で形成されているので、先に、第1抵抗体膜b21Aおよび第2抵抗体膜b21Bの形成(エッチングも含む)を済ませておいてから、第1配線膜b22Aと、第2配線膜b22Bと、第3電極b6の配線膜b22とを一括形成してもよい。 図48Fを参照して、素子b5(接続状態の第1抵抗回路網b31および第2抵抗回路網b32のまとまり)は、1枚の基板b30に形成するチップ抵抗器b1の数に応じて、基板b30の表面b30A上における多数の箇所に形成される。 基板b30において素子b5が形成された1つの領域をチップ部品領域Yというと、基板b30の表面b30Aには、複数のチップ部品領域Y(つまり、素子b5)が形成(設定)される。 1つのチップ部品領域Yは、完成した1つのチップ抵抗器b1(図47参照)を平面視したものと一致する。 そして、基板b30の表面b30Aにおいて、隣り合うチップ部品領域Yの間の領域を、境界領域Zということにする。 境界領域Zは、帯状をなしていて、平面視で格子状に延びている。 境界領域Zによって区画された1つの格子の中にチップ部品領域Yが1つ配置されている。 境界領域Zの幅は、1μm〜60μm(たとえば20μm)と極めて狭いので、基板b30では多くのチップ部品領域Yを確保でき、結果としてチップ抵抗器b1の大量生産が可能になる。 次いで、図48Gに示すように、CVD(Chemical Vapor Deposition:化学的気相成長)法によって、SiNからなる絶縁膜b45を、基板b30の表面b30Aの全域に亘って形成する。 絶縁膜b45は、絶縁層b20および絶縁層b20上の素子b5(抵抗体膜b21や配線膜b22)を全て覆っていて、これらに接している。 そのため、絶縁膜b45は、前述したトリミング対象領域X(図40参照)における配線膜b22も覆っている。 また、絶縁膜b45は、基板b30の表面b30Aにおいて全域に亘って形成されることから、表面b30Aにおいて、トリミング対象領域X以外の領域にまで延びて形成される。 これにより、絶縁膜b45は、表面b30A(表面b30A上の素子b5も含む)全域を保護する保護膜となる。 次いで、図48Hに示すように、絶縁膜b45を全て覆うように、基板b30の表面b30Aの全域に亘ってレジストパターンb41を形成する。 レジストパターンb41には、開口b42が形成されている。 図49を参照して、レジストパターンb41の開口b42は、多数のチップ抵抗器b1(換言すれば、前述したチップ部品領域Y)を行列状(格子状でもある)に配置した場合において平面視で隣り合うチップ抵抗器b1の輪郭の間の領域(図49においてハッチングを付した部分であり、換言すれば、境界領域Z)に一致(対応)している。 そのため、開口b42の全体形状は、互いに直交する直線部分b42Aおよびb42Bを複数有する格子状になっている。 レジストパターンb41では、開口b42において互いに直交する直線部分b42Aおよびb42Bは、互いに直交した状態を保ちながら(湾曲することなく)つながっている。 そのため、直線部分b42Aおよびb42Bの交差部分b43は、平面視で略90°をなすように尖っている。 基板b30における溝b44の全体形状は、平面視でレジストパターンb41の開口b42(図49参照)と一致する格子状になっている。 そして、基板b30の表面b30Aでは、各素子b5が形成されたチップ部品領域Yのまわりを溝b44における矩形枠体部分(境界領域Z)が取り囲んでいる。 基板b30において素子b5が形成された部分は、チップ抵抗器b1の半製品b50である。 基板b30の表面b30Aでは、溝b44に取り囲まれたチップ部品領域Yに半製品b50が1つずつ位置していて、これらの半製品b50は、行列状に整列配置されている。 このように溝b44を形成することによって、基板b30を複数のチップ部品領域Y毎の基板b2に分離する。 図48Hに示すように溝b44が形成された後、レジストパターンb41を除去し、図48Iに示すようにマスクb65を用いたエッチングによって、絶縁膜b45を選択的に除去する。 マスクb65では、絶縁膜b45において平面視で各パッド領域b22P(図47参照)と第3電極b6とに一致する部分に、開口b66が形成されている。 これにより、エッチングによって、絶縁膜b45において開口b66と一致する部分が除去され、当該部分には、開口b25が形成される。 これにより、絶縁膜b45は、開口b25において各パッド領域b22Pと第3電極b6とを露出させるように形成されたことになる。 1つの半製品b50につき、開口b25は3つ形成される。 各半製品b50において、絶縁膜b45に3つの開口b25を形成した後に、抵抗測定装置(図示せず)のプローブb70を各開口b25のパッド領域b22Pおよび第3電極b6に接触させて、第1抵抗回路網b31の抵抗値、第2抵抗回路網b32の抵抗値、および素子b5全体の抵抗値を測定する。 ここでの測定結果に基づいて、複数のヒューズFのなかから切断すべきヒューズF(複数の第1ヒューズF1および複数の第2ヒューズF2の少なくとも一つ)を選択する。 そして、絶縁膜b45越しにレーザ光(図示せず)を(先程選択された)ヒューズF(図40参照)に照射することによって、前述したトリミング対象領域Xの配線膜b22をレーザ光でトリミングして、当該ヒューズFを切断(溶断)する。 このようにして、必要な抵抗値となるようにヒューズFを溶断(トリミング)することによって、前述したように、半製品b50(換言すれば、チップ抵抗器b1)全体の抵抗値を調整できる。 図50は、トリミング前の素子の電気回路図である。 図51は、トリミング後の素子の電気回路図である。 ここで、要求抵抗値Rは、R Aと、R aと、R Bと、R bとの合計値(当初のR AおよびR Bの合計に対してR aおよびR bの合計だけ変化した値)であるから、以下の式(1)で表される。 この場合、まず、図50を参照して、25℃および125℃のそれぞれにおけるR AおよびR Bを測定する。 具体的には、それぞれの温度において、前述したプローブb70(図48I参照)を第1電極b3(第1電極b3が接続される予定のパッド領域b22P)および第3電極b6のそれぞれに接触させて、第1電極b3と第3電極b6との間(つまり第1抵抗回路網b31)における抵抗値R Aを測定する。 また、それぞれの温度において、プローブb70を第2電極b4(第2電極b4が接続される予定のパッド領域b22P)および第3電極b6のそれぞれに接触させて、第2電極b4と第3電極b6との間(つまり第2抵抗回路網b32)における抵抗値R Bを測定する。 25℃におけるR Aを、R A25といい(後述するR a25においても同様)、125℃におけるR Aを、R A125ということにする(後述するR a125においても同様)。 同様に、25℃におけるR Bを、R B25といい(後述するR b25においても同様)、125℃におけるR Bを、R B125ということにする(後述するR b125においても同様)。 ここでは、測定の結果、R A25が800.0Ωであって、R A125が840.0Ωであって、R B25が700.0Ωであって、R B125が672.0Ωであったとする。 次いで、先程測定した25℃および125℃のそれぞれにおけるR Aを次の式(2)に代入してTCR Aを算出し、先程測定した25℃および125℃のそれぞれにおけるR Bを次の式(3)に代入してTCR Bを算出する。 そして、先程のR A25およびR A125の測定結果より、式(2)から、TCR Aが500ppm/℃であることが算出される。 また、先程のR B25およびR B125の測定結果より、式(3)から、TCR Bが−400ppm/℃であることが算出される。 R 25 =R A25 +R a25 +R B25 +R b25 …式(4) R A125 =R A25・Δtemp・TCR A +R A25 …式(6) R 125 =R A125 +R a125 +R B125 +R b125 算出の結果、R a25が88.9Ωとなり、R b25が411.1Ωとなる。 このように、第3電極b6が設けられていることから、第1電極b3と第3電極b6との間で第1抵抗回路網b31全体の抵抗値R Aを測定し、第2電極b4と第3電極b6との間で第2抵抗回路網b32全体の抵抗値R Bを測定することができる。 これにより、チップ抵抗器b1全体の要求抵抗値Rに基づいて、第1抵抗回路網b31および第2抵抗回路網b32のそれぞれでトリミングの対象となる抵抗値R aおよびR aを算出し、当該抵抗値を得るために切断すべき第1ヒューズF1および第2ヒューズF2を選択することができる。 そして、このように選択した第1ヒューズF1および第2ヒューズF2をレーザによって切断(トリミング)する。 これにより、要求抵抗値Rが2000Ωであり、かつ抵抗温度係数TCRが0ppm/℃となったチップ抵抗器b1を製造することができる。 その後、CVD法によって絶縁膜b45上にSiNを形成し、絶縁膜b45を厚くする。 このとき、図48Jに示すように、溝b44の内周面(前述した側壁b44Aの区画面44Cや底壁b44Bの上面)の全域にも絶縁膜b45が形成される。 最終的な絶縁膜b45(図48Jに示された状態)は、1000Å〜5000Å(ここでは、約3000Å)の厚さを有している。 このとき、絶縁膜b45の一部は、各開口b25に入り込んで開口b25を塞いでいる。 また、ここで形成されたSiN(新しく形成された絶縁膜b45)の一部は、ヒューズ溶断の際に同時に破壊された前記カバー膜(絶縁膜b45)の開口内に入り込み、切断されたヒューズF(複数の第1ヒューズF1および第2ヒューズF2の少なくとも一つのヒューズF)の切断面FM(図43(b)参照)を覆って保護する。 したがって、絶縁膜b45(最終的にパッシベーション膜b23となる)によって、ヒューズFの切断箇所に異物が入り込んだり水分が侵入したりすることが防止されているので(図43(b)の切断された第2ヒューズF2を参照)、チップ抵抗器b1の信頼性を向上させることができる。 このように絶縁膜b45が形成された後、ポリイミドからなる感光性樹脂の液体を、基板b30に対して、絶縁膜b45の上からスプレー塗布して、図48Jに示すように感光性樹脂の樹脂膜b46を形成する。 この際、当該液体が溝b44内に入り込まないように、平面視で溝b44だけを覆うパターンを有するマスク(図示せず)越しに、当該液体が基板b30に対して塗布される。 その結果、当該液状の感光性樹脂は、基板b30上だけに形成され、基板b30上において、樹脂膜b46となる。 表面b30A上の樹脂膜b46の表面は、表面b30Aに沿って平坦になっている。 なお、当該液体が溝b44内に入り込んでいないので、溝b44内には、樹脂膜b46が形成されていない。 また、感光性樹脂の液体をスプレー塗布する以外に、当該液体をスピン塗布したり、感光性樹脂からなるシートを基板b30の表面b30Aに貼り付けたりすることによって、樹脂膜b46を形成してもよい。 次いで、図48Kに示すように、樹脂膜b46をパターニングし、表面b30A上の樹脂膜b46において平面視で配線膜b22の各パッド領域b22P(開口b25)と一致する部分を選択的に除去する。 具体的には、平面視で各パッド領域b22Pに整合(一致)するパターンの開口61が形成されたマスク62を用いて、樹脂膜b46を、当該パターンで露光して現像する。 これにより、各パッド領域b22Pの上方で樹脂膜b46が分離される。 次いで、図示しないマスクを用いたRIEによって各パッド領域b22P上の絶縁膜b45が除去されることで、各開口b25が開放されてパッド領域b22Pが露出される。 次いで、無電解めっきによって、Ni、PdおよびAuを積層することで構成されたNi/Pd/Au積層膜を各開口b25におけるパッド領域b22P上に形成することによって、図48Lに示すように、パッド領域b22P上に第1電極b3および第2電極b4を形成する。 詳しくは、図52を参照して、まず、パッド領域b22Pの表面が浄化されることで、当該表面の有機物(炭素のしみ等のスマットや油脂性の汚れも含む)が除去(脱脂)される(ステップS1)。 次いで、当該表面の酸化膜が除去される(ステップS2)。 次いで、当該表面においてジンケート処理が実施されて、当該表面における(配線膜b22の)AlがZnに置換される(ステップS3)。 次いで、当該表面上のZnが硝酸等で剥離されて、パッド領域b22Pでは、新しいAlが露出される(ステップS4)。 次いで、パッド領域b22Pをめっき液に浸けることによって、パッド領域b22Pにおける新しいAlの表面にNiめっきが施される。 これにより、めっき液中のNiが化学的に還元析出されて、当該表面にNi層b33が形成される(ステップS5)。 次いで、Pd層b34をさらに別のめっき液に浸けることによって、当該Pd層b34の表面にAuめっきが施される。 これにより、めっき液中のAuが化学的に還元析出されて、当該Pd層b34の表面にAu層b35が形成される(ステップS7)。 これによって、第1電極b3および第2電極b4が形成され、形成後の第1電極b3および第2電極b4を乾燥させると(ステップS8)、第1電極b3および第2電極b4の製造工程が完了する。 なお、前後するステップの間には、半製品b50を水で洗浄する工程が適宜実施される。 また、ジンケート処理は複数回実施されてもよい。 図48Lでは、各半製品b50において第1電極b3および第2電極b4が形成された後の状態を示している。 このように第1電極b3および第2電極b4が形成されてから、第1電極b3および第2電極b4間での通電検査が行われた後に、基板b30が裏面b30Bから研削される。 各半製品b50が支持テープb71に支持された状態で、基板b30を裏面b30B側から研削する。 研削によって、溝b44の底壁b44B(図48L参照)の上面に達するまで基板b30が薄型化されると、隣り合う半製品b50を連結するものがなくなるので、溝b44を境界として基板b30が分割され、半製品b50が個別に分離してチップ抵抗器b1の完成品となる。 つまり、溝b44(換言すれば、境界領域Z)において基板b30が切断(分断)され、これによって、個々のチップ抵抗器b1が切り出される。 なお、基板b30を裏面b30B側から溝b44の底壁b44Bまでエッチングすることによってチップ抵抗器b1を切り出しても構わない。 完成した各チップ抵抗器b1では、溝b44の側壁b44Aの区画面44Cをなしていた部分が、基板b2の側面b2C〜b2Fのいずれかとなり、裏面b30Bが裏面b2Bとなる。 つまり、前述したようにエッチングによって溝b44を形成する工程(図48H参照)は、側面b2C〜b2Fを形成する工程に含まれる。 また、絶縁膜b45がパッシベーション膜b23となり、分離した樹脂膜b46が樹脂膜b24となる。 以上のように、溝b44を形成してから基板b30を裏面b30B側から研削すれば、基板b30に形成された複数のチップ部品領域Yを一斉に個々のチップ抵抗器b1(チップ部品)に分割できる(複数のチップ抵抗器b1の個片を一度に得ることができる)。 よって、複数のチップ抵抗器b1の製造時間の短縮によってチップ抵抗器b1の生産性の向上を図ることができる。 なお、完成したチップ抵抗器b1における基板b2の裏面b2Bを研磨やエッチングすることによって鏡面化して裏面b2Bを綺麗にしてもよい。 さらに、正の抵抗温度係数を有する第1抵抗回路網b31と負の抵抗温度係数を有する第2抵抗回路網b32とを接続することによって、チップ抵抗器b1全体の抵抗温度係数の絶対値を小さくなるように制御することができる。 これにより、チップ抵抗器b1の精度の向上を図ることができる。 特に、チップ抵抗器b1全体の抵抗温度係数の絶対値が300ppm/℃以下と小さくなっているので、チップ抵抗器b1の精度の向上を図ることができる。 以上、第2参考例のチップ抵抗器b1について説明してきたが、第2参考例はさらに他の形態で実施することもできる。 また、基板b2の表面に絶縁層b20が形成されているが、基板b2が絶縁性の基板であれば、絶縁層b20を省くこともできる。 図53は、第2参考例のチップ部品が用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 スマートフォンb201は、扁平な直方体形状の筐体b202の内部に電子部品を収納して構成されている。 筐体b202は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。 筐体b202の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネルb203の表示面が露出している。 表示パネルb203の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。 表示パネルb203は、筐体b202の一つの主面の大部分を占める長方形形状に形成されている。 表示パネルb203の一つの短辺に沿うように、操作ボタンb204が配置されている。 この実施形態では、複数(3つ)の操作ボタンb204が表示パネルb203の短辺に沿って配列されている。 使用者は、操作ボタンb204およびタッチパネルを操作することによって、スマートフォンb201に対する操作を行い、必要な機能を呼び出して実行させることができる。 表示パネルb203の別の一つの短辺の近傍には、スピーカb205が配置されている。 スピーカb205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。 一方、操作ボタンb204の近くには、筐体b202の一つの側面にマイクロフォンb206が配置されている。 マイクロフォンb206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。 図54は、筐体b202の内部に収容された回路アセンブリb100の構成を示す図解的な平面図である。 回路アセンブリb100は、前述した実装基板b9と、実装基板b9の実装面b9Aに実装された回路部品とを含む。 複数の回路部品は、複数の集積回路素子(IC)b212−b220と、複数のチップ部品とを含む。 複数のICは、伝送処理ICb212、ワンセグTV受信ICb213、GPS受信ICb214、FMチューナICb215、電源ICb216、フラッシュメモリb217、マイクロコンピュータb218、電源ICb219およびベースバンドICb220を含む。 複数のチップ部品は、チップインダクタb221,b225,b235、チップ抵抗器(第2参考例のチップ抵抗器に相当する)b222,b224,b233、チップキャパシタb227,b230,b234、およびチップダイオードb228,b231を含む。 伝送処理ICb212は、表示パネルb203に対する表示制御信号を生成し、かつ表示パネルb203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。 表示パネルb203との接続のために、伝送処理ICb212には、フレキシブル配線b209が接続されている。 GPS受信ICb214は、GPS衛星からの電波を受信してスマートフォンb201の位置情報を出力する電子回路を内蔵している。 電源ICb216の近傍には、複数のチップキャパシタb227および複数のチップダイオードb228が実装基板b9の実装面に実装されている。 電源ICb216は、チップキャパシタb227およびチップダイオードb228とともに、電源回路b229を構成している。 マイクロコンピュータb218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンb201の複数の機能を実現する演算処理回路である。 より具体的には、マイクロコンピュータb218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。 ベースバンドICb220の近くには、複数のチップ抵抗器b233、複数のチップキャパシタb234、および複数のチップインダクタb235が、実装基板b9の実装面b9Aに実装されている。 ベースバンドICb220は、チップ抵抗器b233、チップキャパシタb234およびチップインダクタb235とともに、ベースバンド通信回路b236を構成している。 ベースバンド通信回路b236は、電話通信およびデータ通信のための通信機能を提供する。 このような構成によって、電源回路b229,b232によって適切に調整された電力が、伝送処理ICb212、GPS受信ICb214、ワンセグ放送受信回路b223、FM放送受信回路b226、ベースバンド通信回路b236、フラッシュメモリb217およびマイクロコンピュータb218に供給される。 マイクロコンピュータb218は、伝送処理ICb212を介して入力される入力信号に応答して演算処理を行い、伝送処理ICb212から表示パネルb203に表示制御信号を出力して表示パネルb203に各種の表示を行わせる。 タッチパネルまたは操作ボタンb204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路b223の働きによってワンセグ放送が受信される。 そして、受信された画像を表示パネルb203に出力し、受信された音声をスピーカb205から音響化させるための演算処理が、マイクロコンピュータb218によって実行される。 さらに、タッチパネルまたは操作ボタンb204の操作によってFM放送受信指令が入力されると、マイクロコンピュータb218は、FM放送受信回路b226を起動し、受信された音声をスピーカb205から出力させるための演算処理を実行する。 電話通信またはデータ通信の機能は、ベースバンド通信回路b236によって実現される。 マイクロコンピュータb218は、ベースバンド通信回路b236を制御して、音声またはデータを送受信するための処理を行う。 この構成によれば、一つまたは複数のヒューズを選択して切断することにより、一対の電極間から任意の数の抵抗体を切り離したり、一対の電極間に任意の数の抵抗体を組み込んだりすることができる。 これにより、チップ抵抗器全体の抵抗値を目標値に正確に合わせ込むことができる。 さらに、抵抗体を構成する抵抗体膜は、抵抗温度係数の絶対値が200ppm/℃以上の材料からなることから、チップ抵抗器では、抵抗体の温度に対する感度が向上されている。 以上の結果、より正確に抵抗値を合わせ込むことができ、かつ温度の検出に適したチップ抵抗器を提供できる。 この構成によれば、チップ抵抗器を温度センサとして用いることができる。 この構成によれば、パッシベーション膜によって、基板の表面、抵抗体およびヒューズを保護することができる。 この方法によれば、一つまたは複数のヒューズを選択して切断することにより、チップ抵抗器全体の抵抗値(前記全抵抗値)を目標値に正確に合わせ込むことができる。 さらに、抵抗体を構成する抵抗体膜は、抵抗温度係数の絶対値が200ppm/℃以上の材料からなることから、チップ抵抗器では、抵抗体の温度に対する感度が向上されている。 以上の結果、より正確に抵抗値を合わせ込むことができ、かつ温度の検出に適したチップ抵抗器を提供できる。 この方法によれば、チップ抵抗器を温度センサとして用いることができる。 この方法によれば、酸素の組成比を制御しながら形成したTiONまたはTiONSiによって、抵抗温度係数の絶対値が200ppm/℃以上となる抵抗体膜を構成することができる。 この方法によれば、複数の抵抗体およびヒューズを高精度に形成することができる。 この方法によれば、パッシベーション膜によって、基板の表面、抵抗体およびヒューズを保護することができる。 図55(a)は、第3参考例の一実施形態に係るチップ抵抗器の構成を説明するための模式的な斜視図である。 このチップ抵抗器c1は、基板上に多数個のチップ抵抗器c1を格子状に形成してから当該基板に溝を形成した後、裏面研磨(または当該基板を溝で分断)して個々のチップ抵抗器c1に分離することによって得られる。 基板c2は、略直方体のチップ形状である。 基板c2において図55(a)における上面は、表面c2Aである。 表面c2Aは、基板c2において素子c5が形成される表面であり、略長方形状である。 基板c2の厚さ方向において表面c2Aとは反対側の面は、裏面c2Bである。 表面c2Aと裏面c2Bとは、ほぼ同寸法かつ同形状であり、互いに平行である。 表面c2Aにおける一対の長辺c81および短辺c82によって区画された矩形状の縁を、周縁部c85ということにし、裏面c2Bにおける一対の長辺c81および短辺c82によって区画された矩形状の縁を、周縁部c90ということにする。 表面c2A(裏面c2B)に直交する法線方向から見ると、周縁部c85と周縁部c90とは、重なっている。 基板c2は、表面c2Aおよび裏面c2B以外に、複数の側面(側面c2C、側面c2D、側面c2Eおよび側面c2F)を有している。 当該複数の側面は、表面c2Aおよび裏面c2Bのそれぞれに交差(詳しくは、直交)して延びて、表面c2Aおよび裏面c2Bの間を繋いでいる。 基板c2では、表面c2Aおよび側面c2C〜2Fのそれぞれの全域がパッシベーション膜c23で覆われている。 そのため、厳密には、図55(a)では、表面c2Aおよび側面c2C〜c2Fのそれぞれの全域は、パッシベーション膜c23の内側(裏側)に位置していて、外部に露出されていない。 さらに、チップ抵抗器c1は、樹脂膜c24(保護樹脂膜)を有している。 樹脂膜c24は、表面c2A上のパッシベーション膜c23の全域(周縁部c85およびその内側領域)を覆っている。 パッシベーション膜c23および樹脂膜c24については、以降で詳説する。 第1接続電極c3および第2接続電極c4は、基板c2の表面c2A上において周縁部c85よりも内側の領域(周縁部c85から間隔を開けた位置)に形成されていて、表面c2A上の樹脂膜c24から部分的に露出されている。 換言すれば、樹脂膜c24は、第1接続電極c3および第2接続電極c4を露出させた状態で表面c2A(厳密には表面c2A上のパッシベーション膜c23)を覆っている。 第1接続電極c3および第2接続電極c4のそれぞれは、たとえば、Ni(ニッケル)、Pd(パラジウム)およびAu(金)をこの順番で表面c2A上に積層することによって構成されている。 第1接続電極c3および第2接続電極c4は、表面c2Aの長手方向に互いに間隔を開けて配置されており、表面c2Aの短手方向において長手の長方形状である。 図55(a)では、表面c2Aにおいて、側面c2C寄りの位置に第1接続電極c3が設けられ、側面c2D寄りの位置に第2接続電極c4が設けられている。 第1接続電極c3および第2接続電極c4は、前述した法線方向から見た平面視において、ほぼ同寸法かつ同形状である。 素子c5は、回路素子であって、基板c2の表面c2Aにおける第1接続電極c3と第2接続電極c4との間の領域に形成されていて、パッシベーション膜c23および樹脂膜c24によって上から被覆されている。 この実施形態の素子c5は、抵抗c56である。 抵抗c56は、等しい抵抗値を有する複数個の(単位)抵抗体Rを表面c2A上でマトリックス状に配列した回路網によって構成されている。 抵抗体Rは、TiON(酸化窒化チタン)またはTiONSi(TiSiON)からなる。 素子c5は、後述する配線膜c22に電気的に接続されていて、配線膜c22を介して第1接続電極c3と第2接続電極c4とに電気的に接続されている。 つまり、素子c5(複数の抵抗体R)は、基板c2上に形成され、第1接続電極c3および第2接続電極c4の間に接続されている。 図55(b)は、チップ抵抗器が実装基板に実装された状態の回路アセンブリをチップ抵抗器の長手方向に沿って切断したときの模式的な断面図である。 なお、図55(b)では、要部のみを断面で示している。 チップ抵抗器c1を実装基板c9に実装する場合、自動実装機(図示せず)の吸着ノズルc91をチップ抵抗器c1の裏面c2Bに吸着してから吸着ノズルc91を動かすことによって、チップ抵抗器c1を搬送する。 このとき、吸着ノズルc91は、裏面c2Bの長手方向における略中央部分に吸着する。 次に、チップ抵抗器c1における他の構成を主に説明する。 これら多数個の抵抗体Rが1個〜64個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。 形成された複数種類の抵抗回路は、導体膜D(導体で形成された配線膜)で所定の態様に接続されている。 さらに、基板c2の表面c2Aには、抵抗回路を素子c5に対して電気的に組み込んだり、または、素子c5から電気的に分離したりするために切断(溶断)可能な複数のヒューズ(ヒューズ)Fが設けられている。 複数のヒューズFおよび導体膜Dは、第1接続電極c3の内側辺沿いに、配置領域が直線状になるように配列されている。 より具体的には、複数のヒューズFおよび導体膜Dが隣接するように配置され、その配列方向が直線状になっている。 複数のヒューズFは、複数種類の抵抗回路(抵抗回路毎の複数の抵抗体R)を第1接続電極c3および第2接続電極c4の間(厳密には第1接続電極c3)に対してそれぞれ切断可能(切り離し可能)に接続している。 図57Aは、図56に示す素子の一部分を拡大して描いた平面図である。 図57Bは、素子における抵抗体の構成を説明するために描いた図57AのB−Bに沿う長さ方向の縦断面図である。 図57Cは、素子における抵抗体の構成を説明するために描いた図57AのC−Cに沿う幅方向の縦断面図である。 チップ抵抗器c1は、前述した配線膜c22、パッシベーション膜c23および樹脂膜c24の他に、絶縁層c20と抵抗体膜c21とをさらに備えている(図57Bおよび図57C参照)。 絶縁層c20、抵抗体膜c21、配線膜c22、パッシベーション膜c23および樹脂膜c24は、基板c2(表面c2A)上に形成されている。 抵抗体膜c21は、絶縁層c20上に形成されている。 抵抗体膜c21は、TiN、TiONまたはTiONSiにより形成されている。 抵抗体膜c21の厚さは、約2000Åである。 抵抗体膜c21は、第1接続電極c3と第2接続電極c4との間を平行に直線状に延びる複数本の抵抗体膜(以下「抵抗体膜ラインc21A」という)を構成していて、抵抗体膜ラインc21Aは、ライン方向に所定の位置で切断されている場合がある(図57A参照)。 抵抗体膜ラインc21A上には、配線膜c22が積層されている。 配線膜c22は、Al(アルミニウム)またはアルミニウムとCu(銅)との合金(AlCu合金)からなる。 配線膜c22の厚さは、約8000Åである。 配線膜c22は、抵抗体膜ラインc21A上に、ライン方向に一定間隔Rを開けて積層されていて、抵抗体膜ラインc21Aに接している。 この構成の抵抗体膜ラインc21Aおよび配線膜c22の電気的特徴を回路記号で示すと、図58の通りである。 すなわち、図58(a)に示すように、所定間隔Rの領域の抵抗体膜ラインc21A部分が、それぞれ、一定の抵抗値rを有する1つの抵抗体Rを形成している。 また、隣接する抵抗体膜ラインc21A同士は抵抗体膜c21および配線膜c22で接続されているから、図57Aに示す素子c5の抵抗回路網は、図58(c)に示す(前述した抵抗体Rの単位抵抗からなる)抵抗回路を構成している。 このように、抵抗体膜c21および配線膜c22は、抵抗体Rや抵抗回路(つまり素子c5)を構成している。 そして、各抵抗体Rは、抵抗体膜ラインc21A(抵抗体膜c21)と、抵抗体膜ラインc21A上にライン方向に一定間隔をあけて積層された複数の配線膜c22とを含み、配線膜c22が積層されていない一定間隔R部分の抵抗体膜ラインc21Aが、1個の抵抗体Rを構成している。 抵抗体Rを構成している部分における抵抗体膜ラインc21Aは、その形状および大きさが全て等しい。 よって、基板c2上にマトリックス状に配列された多数個の抵抗体Rは、等しい抵抗値を有している。 また、抵抗体膜ラインc21A上に積層された配線膜c22は、抵抗体Rを形成するとともに、複数個の抵抗体Rを接続して抵抗回路を構成するための導体膜Dの役目も果たしている(図56参照)。 図59(a)および(b)に示すように、前述したヒューズFおよび導体膜Dも、抵抗体Rを形成する抵抗体膜c21上に積層された配線膜c22により形成されている。 すなわち、抵抗体Rを形成する抵抗体膜ラインc21A上に積層された配線膜c22と同じレイヤーに、配線膜c22と同じ金属材料であるAlまたはAlCu合金によってヒューズFおよび導体膜Dが形成されている。 なお、配線膜c22は、前述したように、抵抗回路を形成するために、複数個の抵抗体Rを電気的に接続する導体膜Dとしても用いられている。 つまり、抵抗体膜c21上に積層された同一レイヤーにおいて、抵抗体Rを形成するための配線膜や、ヒューズFや、導体膜Dや、さらには、素子c5を第1接続電極c3および第2接続電極c4に接続するための配線膜が、配線膜c22として、同一の金属材料(AlまたはAlCu合金)を用いて形成されている。 なお、ヒューズFを配線膜c22と異ならせている(区別している)のは、ヒューズFが切断しやすいように細く形成されていること、および、ヒューズFの周囲に他の回路要素が存在しないように配置されていることによるからである。 ここで、配線膜c22において、ヒューズFが配置された領域を、トリミング対象領域Xということにする(図56および図59(a)参照)。 トリミング対象領域Xは、第1接続電極c3の内側辺沿いの直線状領域であって、トリミング対象領域Xには、ヒューズFだけでなく、導体膜Dも配置されている。 また、トリミング対象領域Xの配線膜c22の下方にも抵抗体膜c21が形成されている(図59(b)参照)。 そして、ヒューズFは、配線膜c22において、トリミング対象領域X以外の部分よりも配線間距離が大きい(周囲から離された)配線である。 なお、ヒューズFは、配線膜c22の一部だけでなく、抵抗体R(抵抗体膜c21)の一部と抵抗体膜c21上の配線膜c22の一部とのまとまり(ヒューズ素子)を指していてもよい。 図60は、第3参考例の実施形態に係る素子の電気回路図である。 そして、基準抵抗回路R8以外の抵抗回路R64〜抵抗回路R/32のそれぞれに対して、ヒューズFが1つずつ並列的に接続されている。 ヒューズF同士は、直接または導体膜D(図59(a)参照)を介して直列に接続されている。 また、全てのヒューズFが溶断されていない状態では、基準抵抗回路R8以外の複数種類の抵抗回路は、短絡された状態となっている。 つまり、基準抵抗回路R8には、12種類13個の抵抗回路R64〜R/32が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズFにより短絡されているので、電気的に見ると、各抵抗回路は素子c5に組み込まれてはいない。 この実施形態に係るチップ抵抗器c1では、要求される抵抗値に応じて、ヒューズFを選択的に、たとえばレーザ光で溶断する。 それにより、並列的に接続されたヒューズFが溶断された抵抗回路は、素子c5に組み込まれることになる。 よって、素子c5の全体の抵抗値を、溶断されたヒューズFに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とすることができる。 特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Rが、直列に1個、2個、4個、8個、16個、32個…と、公比が2となる等比数列的に抵抗体Rの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の抵抗体Rが並列に2個、4個、8個、16個…と、公比が2となる等比数列的に抵抗体Rの個数が増加されて接続された複数種類の並列抵抗回路を備えている。 そのため、ヒューズF(前述したヒューズ素子も含む)を選択的に溶断することにより、素子c5(抵抗c56)全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器c1において所望の値の抵抗を発生させることができる。 図61は、第3参考例の他の実施形態に係る素子の電気回路図である。 この場合、基準抵抗回路R/16以外の12種類の抵抗回路には、それぞれ、ヒューズFが直列に接続されている。 全てのヒューズFが溶断されていない状態では、各抵抗回路は素子c5に対して電気的に組み込まれている。 要求される抵抗値に応じて、ヒューズFを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズFに対応する抵抗回路(ヒューズFが直列に接続された抵抗回路)は、素子c5から電気的に分離されるので、チップ抵抗器c1全体の抵抗値を調整することができる。 図62は、第3参考例のさらに他の実施形態に係る素子の電気回路図である。 一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズFが接続されている。 従って、ヒューズFを溶断することにより、溶断されたヒューズFが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。 以上のように、このチップ抵抗器c1では、トリミング対象領域Xにおいて、複数の抵抗体R(抵抗回路)の接続状態が変更可能である。 ここでは、前述したパッシベーション膜c23および樹脂膜c24について説明する。 一方、側面c2C〜c2Fのそれぞれに設けられたパッシベーション膜c23は、側面c2C〜c2Fのそれぞれを保護する保護層として機能している。 側面c2C〜c2Fのそれぞれと表面c2Aとの境界は、前述した周縁部c85であるが、パッシベーション膜c23は、当該境界(周縁部c85)も覆っている。 パッシベーション膜c23において、周縁部c85を覆っている部分(周縁部c85に重なっている部分)を端部c23Aということにする。 なお、パッシベーション膜c23は極めて薄い膜なので、本実施形態では、側面c2C〜c2Fのそれぞれを覆うパッシベーション膜c23を、基板c2の一部とみなすことにする。 そのため、側面c2C〜c2Fのそれぞれを覆うパッシベーション膜c23を、側面c2C〜c2Fそのものとみなすことにしている。 樹脂膜c24は、パッシベーション膜c23とともにチップ抵抗器c1の表面c2Aを保護するものであり、ポリイミド等の樹脂からなる。 樹脂膜c24の厚みは、約5μmである。 樹脂膜c24において、平面視で離れた2つの位置には、開口c25が1つずつ形成されている。 各開口c25は、樹脂膜c24およびパッシベーション膜c23を、それぞれの厚さ方向において連続して貫通する貫通孔である。 そのため、開口c25は、樹脂膜c24だけでなくパッシベーション膜c23にも形成されている。 各開口c25からは、配線膜c22の一部が露出されている。 配線膜c22において各開口c25から露出された部分は、外部接続用のパッド領域c22Aとなっている。 2つの開口c25のうち、一方の開口c25は、第1接続電極c3によって埋め尽くされ、他方の開口c25は、第2接続電極c4によって埋め尽くされている。 このように、第1接続電極c3および第2接続電極c4では、Ni層c33の表面がAu層c35によって覆われているので、Ni層c33が酸化することを防止できる。 また、第1接続電極c3および第2接続電極c4では、Au層c35を薄くすることによってAu層c35に貫通孔(ピンホール)ができてしまっても、Ni層c33とAu層c35との間に介装されたPd層c34が当該貫通孔を塞いでいるので、当該貫通孔からNi層c33が外部に露出されて酸化することを防止できる。 そして、第1接続電極c3および第2接続電極c4のそれぞれでは、Au層c35が、最表面に露出しており、樹脂膜c24の開口c25から外部を臨んでいる。 第1接続電極c3は、一方の開口c25を介して、この開口c25におけるパッド領域c22Aにおいて配線膜c22に対して電気的に接続されている。 第2接続電極c4は、他方の開口c25を介して、この開口c25におけるパッド領域c22Aにおいて配線膜c22に対して電気的に接続されている。 第1接続電極c3および第2接続電極c4のそれぞれでは、Ni層c33がパッド領域c22Aに対して接続されている。 これにより、第1接続電極c3および第2接続電極c4のそれぞれは、素子c5に対して電気的に接続されている。 ここで、配線膜c22は、抵抗体Rのまとまり(抵抗c56)、第1接続電極c3および第2接続電極c4のそれぞれに接続された配線を形成している。 このように、開口c25が形成された樹脂膜c24およびパッシベーション膜c23は、開口c25から第1接続電極c3および第2接続電極c4を露出させた状態で表面c2Aを覆っている。 そのため、樹脂膜c24の表面において開口c25からはみ出した第1接続電極c3および第2接続電極c4を介して、チップ抵抗器c1と実装基板c9との間における電気的接続を達成することができる(図55(b)参照)。 図64A〜図64Gは、図63に示すチップ抵抗器の製造方法を示す図解的な断面図である。 そして、基板c30の表面c30Aを熱酸化して、表面c30AにSiO 2等からなる絶縁層c20を形成し、絶縁層c20上に素子c5(抵抗体Rおよび抵抗体Rに接続された配線膜c22)を形成する。 スパッタリング中に流す酸素の流量は、目標とする抵抗温度係数に応じて調整される。 具体的には、スパッタリング中での酸素流量を増やすと、その分、Ti原子と酸素原子との結合が促進されるので、完成した抵抗体膜c21のTiONまたはTiONSiにおける酸素の組成比が増加する。 図66を参照して、酸素の組成比(換言すれば、酸素流量)が増加するのに応じて、抵抗体膜c21では抵抗温度係数が正の値から負の値まで低下する。 ここで、抵抗温度係数の絶対値が200ppm/℃以上である場合には(図66において太い実線で示したカーブの領域参照)、温度変化に対する抵抗体膜c21(換言すれば、抵抗体R)の抵抗値の変動量が大きくなることが分かった。 つまり、抵抗温度係数の絶対値が200ppm/℃以上である場合には、抵抗体Rの温度に対する感度が向上されること(抵抗体Rの温度特性が良好になること)が分かった。 また、酸素流量を調整することによって抵抗体Rの温度特性(抵抗温度係数)の制御が可能となることも分かった。 そこで、スパッタリングの際、完成した抵抗体膜c21の抵抗温度係数の絶対値が200ppm/℃以上になるように、酸素流量が調整される(前述したステップS1)。 具体的には、図66では、抵抗温度係数を+200ppm/℃以上にしたい場合には、酸素流量が7sccm(SI単位では、11.83×10 −4 Pa・m 3 /sec)以下となるように調整される。 また、抵抗温度係数を−200ppm/℃以下にしたい場合には、酸素流量が15scc(SI単位では、25.35×10 −4 Pa・m 3 /sec)以上となるように調整される。 これにより、完成した抵抗体膜c21は、抵抗温度係数の絶対値が200ppm/℃以上となるよう酸素の組成比が制御されたTiONまたはTiONSiからなる。 換言すれば、酸素の組成比を制御したTiONまたはTiONSiによって、抵抗温度係数の絶対値が200ppm/℃以上となる抵抗体膜c21を構成することができる。 図65を参照して、このように抵抗体膜c21を形成した後、ステップS1とは別のスパッタリングによって、抵抗体膜c21に接するように抵抗体膜c21の上にアルミニウム(Al)の配線膜c22を積層する(ステップS2)。 図65に戻り、続いて、たとえばウェットエッチングにより抵抗体膜ラインc21Aの上に積層された配線膜c22を選択的に除去する(ステップS4)。 この結果、抵抗体膜ラインc21A上に一定間隔Rをあけて配線膜c22が積層された構成の素子c5(複数の抵抗体R)が得られる。 この際、抵抗体膜c21および配線膜c22が目標寸法で形成されたか否かを確かめるために、素子c5全体の抵抗値を測定してもよい。 図64Aを参照して、素子c5は、1枚の基板c30に形成するチップ抵抗器c1の数に応じて、基板c30の表面c30A上における多数の箇所に形成される。 基板c30において素子c5(前述した抵抗c56)が形成された1つの領域をチップ部品領域Yというと、基板c30の表面c30Aには、抵抗c56をそれぞれ有する複数のチップ部品領域Y(つまり、素子c5)が形成(設定)される。 1つのチップ部品領域Yは、完成した1つのチップ抵抗器c1(図63参照)を平面視したものと一致する。 そして、基板c30の表面c30Aにおいて、隣り合うチップ部品領域Yの間の領域を、境界領域Zということにする。 境界領域Zは、帯状をなしていて、平面視で格子状に延びている。 境界領域Zによって区画された1つの格子の中にチップ部品領域Yが1つ配置されている。 境界領域Zの幅は、1μm〜60μm(たとえば20μm)と極めて狭いので、基板c30では多くのチップ部品領域Yを確保でき、結果としてチップ抵抗器c1の大量生産が可能になる。 次いで、図64Aに示すように、CVD(Chemical Vapor Deposition:化学的気相成長)法によって、SiNからなる絶縁膜c45を、基板c30の表面c30Aの全域に亘って形成する。 絶縁膜c45は、絶縁層c20および絶縁層c20上の素子c5(抵抗体膜c21や配線膜c22)を全て覆っていて、これらに接している。 そのため、絶縁膜c45は、前述したトリミング対象領域X(図56参照)における配線膜c22も覆っている。 また、絶縁膜c45は、基板c30の表面c30Aにおいて全域に亘って形成されることから、表面c30Aにおいて、トリミング対象領域X以外の領域にまで延びて形成される。 これにより、絶縁膜c45は、表面c30A(表面c30A上の素子c5も含む)全域を保護する保護膜となる。 次いで、図64Bに示すように、絶縁膜c45を全て覆うように、基板c30の表面c30Aの全域に亘ってレジストパターンc41を形成する。 レジストパターンc41には、開口c42が形成されている。 図67を参照して、レジストパターンc41の開口c42は、多数のチップ抵抗器c1(換言すれば、前述したチップ部品領域Y)を行列状(格子状でもある)に配置した場合において平面視で隣り合うチップ抵抗器c1の輪郭の間の領域(図67においてハッチングを付した部分であり、換言すれば、境界領域Z)に一致(対応)している。 そのため、開口c42の全体形状は、互いに直交する直線部分c42Aおよびc42Bを複数有する格子状になっている。 レジストパターンc41では、開口c42において互いに直交する直線部分c42Aおよびc42Bは、互いに直交した状態を保ちながら(湾曲することなく)つながっている。 そのため、直線部分c42Aおよびc42Bの交差部分c43は、平面視で略90°をなすように尖っている。 基板c30における溝c44の全体形状は、平面視でレジストパターンc41の開口c42(図67参照)と一致する格子状になっている。 そして、基板c30の表面c30Aでは、各素子c5が形成されたチップ部品領域Yのまわりを溝c44における矩形枠体部分(境界領域Z)が取り囲んでいる。 基板c30において素子c5が形成された部分は、チップ抵抗器c1の半製品c50である。 基板c30の表面c30Aでは、溝c44に取り囲まれたチップ部品領域Yに半製品c50が1つずつ位置していて、これらの半製品c50は、行列状に整列配置されている。 このように溝c44を形成することによって、基板c30を複数のチップ部品領域Y毎の基板c2に分離する。 図64Bに示すように溝c44が形成された後、レジストパターンc41を除去し、図64Cに示すようにマスクc65を用いたエッチングによって、絶縁膜c45を選択的に除去する。 マスクc65では、絶縁膜c45において平面視で各パッド領域c22A(図63参照)に一致する部分に、開口c66が形成されている。 これにより、エッチングによって、絶縁膜c45において開口c66と一致する部分が除去され、当該部分には、開口c25が形成される。 これにより、絶縁膜c45は、開口c25において各パッド領域c22Aを露出させるように形成されたことになる。 1つの半製品c50につき、開口c25は2つ形成される。 各半製品c50において、絶縁膜c45に2つの開口c25を形成した後に、抵抗測定装置(図示せず)のプローブc70を各開口c25のパッド領域c22Aに接触させて、素子c5の全体の抵抗値(複数の抵抗体Rの全抵抗値)を測定する。 ここでの測定結果(前述した全抵抗値)に基づいて、複数のヒューズFのなかから切断すべきヒューズFを選択する。 そして、絶縁膜c45越しにレーザ光(図示せず)を(先程選択された)ヒューズF(図56参照)に照射することによって、前述したトリミング対象領域Xの配線膜c22をレーザ光でトリミングして、当該ヒューズFを切断(溶断)する。 このようにして、必要な抵抗値となるようにヒューズFを溶断(トリミング)することによって、前述したように、半製品c50(換言すれば、チップ抵抗器c1)全体の抵抗値を調整できる。 このとき、絶縁膜c45が素子c5を覆うカバー膜となっているので、溶断の際に生じた破片などが素子c5に付着して短絡が生じることを防止できる。 また、絶縁膜c45がヒューズF(抵抗体膜c21)を覆っていることから、レーザ光のエネルギーをヒューズFに蓄えてヒューズFを確実に溶断することができる。 その後、CVD法によって絶縁膜c45上にSiNを形成し、絶縁膜c45を厚くする。 このとき、図64Dに示すように、溝c44の内周面(前述した側壁c44Aの区画面44Cや底壁c44Bの上面)の全域にも絶縁膜c45が形成される。 最終的な絶縁膜c45(図64Dに示された状態)は、1000Å〜5000Å(ここでは、約3000Å)の厚さを有している。 このとき、絶縁膜c45の一部は、各開口c25に入り込んで開口c25を塞いでいる。 その後、ポリイミドからなる感光性樹脂の液体を、基板c30に対して、絶縁膜c45の上からスプレー塗布して、図64Dに示すように感光性樹脂の樹脂膜c46を形成する。 この際、当該液体が溝c44内に入り込まないように、平面視で溝c44だけを覆うパターンを有するマスク(図示せず)越しに、当該液体が基板c30に対して塗布される。 その結果、当該液状の感光性樹脂は、基板c30上だけに形成され、基板c30上において、樹脂膜c46となる。 表面c30A上の樹脂膜c46の表面は、表面c30Aに沿って平坦になっている。 なお、当該液体が溝c44内に入り込んでいないので、溝c44内には、樹脂膜c46が形成されていない。 また、感光性樹脂の液体をスプレー塗布する以外に、当該液体をスピン塗布したり、感光性樹脂からなるシートを基板c30の表面c30Aに貼り付けたりすることによって、樹脂膜c46を形成してもよい。 次いで、図64Eに示すように、樹脂膜c46をパターニングし、表面c30A上の樹脂膜c46において平面視で配線膜c22の各パッド領域c22A(開口c25)と一致する部分を選択的に除去する。 具体的には、平面視で各パッド領域c22Aに整合(一致)するパターンの開口c61が形成されたマスクc62を用いて、樹脂膜c46を、当該パターンで露光して現像する。 これにより、各パッド領域c22Aの上方で樹脂膜c46が分離される。 次いで、図示しないマスクを用いたRIEによって各パッド領域c22A上の絶縁膜c45が除去されることで、各開口c25が開放されてパッド領域c22Aが露出される。 次いで、無電解めっきによって、Ni、PdおよびAuを積層することで構成されたNi/Pd/Au積層膜を各開口c25におけるパッド領域c22A上に形成することによって、図64Fに示すように、パッド領域c22A上に第1接続電極c3および第2接続電極c4を形成する。 詳しくは、図68を参照して、まず、パッド領域c22Aの表面が浄化されることで、当該表面の有機物(炭素のしみ等のスマットや油脂性の汚れも含む)が除去(脱脂)される(ステップS11)。 次いで、当該表面の酸化膜が除去される(ステップS12)。 次いで、当該表面においてジンケート処理が実施されて、当該表面における(配線膜c22の)AlがZnに置換される(ステップS13)。 次いで、当該表面上のZnが硝酸等で剥離されて、パッド領域c22Aでは、新しいAlが露出される(ステップS14)。 次いで、パッド領域c22Aをめっき液に浸けることによって、パッド領域c22Aにおける新しいAlの表面にNiめっきが施される。 これにより、めっき液中のNiが化学的に還元析出されて、当該表面にNi層c33が形成される(ステップS15)。 次いで、Pd層c34をさらに別のめっき液に浸けることによって、当該Pd層c34の表面にAuめっきが施される。 これにより、めっき液中のAuが化学的に還元析出されて、当該Pd層c34の表面にAu層c35が形成される(ステップS17)。 これによって、第1接続電極c3および第2接続電極c4が形成され、形成後の第1接続電極c3および第2接続電極c4を乾燥させると(ステップS18)、第1接続電極c3および第2接続電極c4の製造工程が完了する。 なお、前後するステップの間には、半製品c50を水で洗浄する工程が適宜実施される。 また、ジンケート処理は複数回実施されてもよい。 図64Fでは、各半製品c50において第1接続電極c3および第2接続電極c4が形成された後の状態を示している。 このように第1接続電極c3および第2接続電極c4が形成されてから、第1接続電極c3および第2接続電極c4間での通電検査が行われた後に、基板c30が裏面c30Bから研削される。 各半製品c50が支持テープc71に支持された状態で、基板c30を裏面c30B側から研削する。 研削によって、溝c44の底壁c44B(図64F参照)の上面に達するまで基板c30が薄型化されると、隣り合う半製品c50を連結するものがなくなるので、溝c44を境界として基板c30が分割され、半製品c50が個別に分離してチップ抵抗器c1の完成品となる。 つまり、溝c44(換言すれば、境界領域Z)において基板c30が切断(分断)され、これによって、個々のチップ抵抗器c1が切り出される。 なお、基板c30を裏面c30B側から溝c44の底壁c44Bまでエッチングすることによってチップ抵抗器c1を切り出しても構わない。 完成した各チップ抵抗器c1では、溝c44の側壁c44Aの区画面44Cをなしていた部分が、基板c2の側面c2C〜c2Fのいずれかとなり、裏面c30Bが裏面c2Bとなる。 つまり、前述したようにエッチングによって溝c44を形成する工程(図64B参照)は、側面c2C〜c2Fを形成する工程に含まれる。 また、絶縁膜c45がパッシベーション膜c23となり、分離した樹脂膜c46が樹脂膜c24となる。 以上のように、溝c44を形成してから基板c30を裏面c30B側から研削すれば、基板c30に形成された複数のチップ部品領域Yを一斉に個々のチップ抵抗器c1(チップ部品)に分割できる(複数のチップ抵抗器c1の個片を一度に得ることができる)。 よって、複数のチップ抵抗器c1の製造時間の短縮によってチップ抵抗器c1の生産性の向上を図ることができる。 なお、完成したチップ抵抗器c1における基板c2の裏面c2Bを研磨やエッチングすることによって鏡面化して裏面c2Bを綺麗にしてもよい。 このように、チップ抵抗器c1は、温度の検出に適していることから、チップ抵抗器c1を温度センサとして用いることができる。 詳しくは、チップ抵抗器c1において第1接続電極c3と第2接続電極c4との間に電圧を印加した状態で、素子c5(抵抗体Rのまとまりをなす抵抗c56)の抵抗値が温度に応じて変化するので、当該抵抗値を測定することによって、温度を検出することができる。 以上、第3参考例のチップ抵抗器c1について説明してきたが、第3参考例はさらに他の形態で実施することもできる。 また、前述の実施形態では、チップ抵抗器c1の場合、複数の抵抗回路が公比r(0<r、r≠1)=2の等比数列をなす抵抗値を有する複数の抵抗回路を有している例を示したが、当該等比数列の公比は2以外の数であってもよい。 また、前述した第1接続電極c3および第2接続電極c4において、Ni層c33とAu層c35との間に介装されていたPd層c34を省略することもできる。 Ni層c33とAu層c35との接着性が良好なので、Au層c35に前述したピンホールができないのであれば、Pd層c34を省略しても構わない。 表示パネルc203は、筐体c202の一つの主面の大部分を占める長方形形状に形成されている。 表示パネルc203の一つの短辺に沿うように、操作ボタンc204が配置されている。 この実施形態では、複数(3つ)の操作ボタンc204が表示パネルc203の短辺に沿って配列されている。 使用者は、操作ボタンc204およびタッチパネルを操作することによって、スマートフォンc201に対する操作を行い、必要な機能を呼び出して実行させることができる。 表示パネルc203の別の一つの短辺の近傍には、スピーカc205が配置されている。 スピーカc205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。 一方、操作ボタンc204の近くには、筐体c202の一つの側面にマイクロフォンc206が配置されている。 マイクロフォンc206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。 図70は、筐体c202の内部に収容された回路アセンブリc100の構成を示す図解的な平面図である。 回路アセンブリc100は、前述した実装基板c9と、実装基板c9の実装面c9Aに実装された回路部品とを含む。 複数の回路部品は、複数の集積回路素子(IC)212−220と、複数のチップ部品とを含む。 複数のICは、伝送処理ICc212、ワンセグTV受信ICc213、GPS受信ICc214、FMチューナICc215、電源ICc216、フラッシュメモリc217、マイクロコンピュータc218、電源ICc219およびベースバンドICc220を含む。 複数のチップ部品は、チップインダクタc221,c225,c235、チップ抵抗器(第3参考例のチップ抵抗器に相当する)c222,c224,c233、チップキャパシタc227,c230,c234、およびチップダイオードc228,c231を含む。 伝送処理ICc212は、表示パネルc203に対する表示制御信号を生成し、かつ表示パネルc203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。 表示パネルc203との接続のために、伝送処理ICc212には、フレキシブル配線c209が接続されている。 GPS受信ICc214は、GPS衛星からの電波を受信してスマートフォンc201の位置情報を出力する電子回路を内蔵している。 電源ICc216の近傍には、複数のチップキャパシタc227および複数のチップダイオードc228が実装基板c9の実装面に実装されている。 電源ICc216は、チップキャパシタc227およびチップダイオードc228とともに、電源回路c229を構成している。 マイクロコンピュータc218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンc201の複数の機能を実現する演算処理回路である。 より具体的には、マイクロコンピュータc218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。 ベースバンドICc220の近くには、複数のチップ抵抗器c233、複数のチップキャパシタc234、および複数のチップインダクタc235が、実装基板c9の実装面c9Aに実装されている。 ベースバンドICc220は、チップ抵抗器c233、チップキャパシタc234およびチップインダクタc235とともに、ベースバンド通信回路c236を構成している。 ベースバンド通信回路c236は、電話通信およびデータ通信のための通信機能を提供する。 このような構成によって、電源回路c229,c232によって適切に調整された電力が、伝送処理ICc212、GPS受信ICc214、ワンセグ放送受信回路c223、FM放送受信回路c226、ベースバンド通信回路c236、フラッシュメモリc217およびマイクロコンピュータc218に供給される。 マイクロコンピュータc218は、伝送処理ICc212を介して入力される入力信号に応答して演算処理を行い、伝送処理ICc212から表示パネルc203に表示制御信号を出力して表示パネルc203に各種の表示を行わせる。 タッチパネルまたは操作ボタンc204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路c223の働きによってワンセグ放送が受信される。 そして、受信された画像を表示パネルc203に出力し、受信された音声をスピーカc205から音響化させるための演算処理が、マイクロコンピュータc218によって実行される。 さらに、タッチパネルまたは操作ボタンc204の操作によってFM放送受信指令が入力されると、マイクロコンピュータc218は、FM放送受信回路c226を起動し、受信された音声をスピーカc205から出力させるための演算処理を実行する。 電話通信またはデータ通信の機能は、ベースバンド通信回路c236によって実現される。 マイクロコンピュータc218は、ベースバンド通信回路c236を制御して、音声またはデータを送受信するための処理を行う。 10、30 チップ抵抗器 11 基板(シリコン基板) |