电磁器件及其制作方法 |
|||||||
| 申请号 | CN201510943552.0 | 申请日 | 2013-04-24 | 公开(公告)号 | CN105355361B | 公开(公告)日 | 2017-10-24 |
| 申请人 | 乾坤科技股份有限公司; | 发明人 | 张炜谦; 吴嘉琪; 江朗一; 吴宗展; 叶日旭; | ||||
| 摘要 | 本 发明 公开了一种电磁器件，其包含有一线圈单元，具有一多层堆叠结构；一成型体，包覆所述线圈单元；以及两个 电极 ，分别电耦合至所述线圈单元的两个端点，其中所述线圈单元利用电 镀 层叠工艺或压合技术制作而成。 | ||||||
| 权利要求 | 1.一种电磁组件，其特征在于，包含： |
||||||
| 说明书全文 | 电磁器件及其制作方法技术领域[0002] 本发明涉及一种电磁器件，特别是涉及一种表面贴装式(surface-mounting)电磁器件。 背景技术[0003] 如熟悉本技术领域的技术人士所知的，过去如电感(inductor)或扼流线圈(choke coil)等电磁器件通常是将导体或导线，如受绝缘包覆的铜线，缠绕一圆柱核心而成，且一般将此电磁器件设计成适合表面贴装工艺使用的表面贴装器件(SMD)结构。 [0004] 近年来，随着电子零组件朝向更小体积及更高效能发展，因此对于更小尺寸及高效能的线圈器件的需求日益增加。又上述线圈器件的效能高低可以从其饱和电流(saturation current,Isat)及直流电阻(DC resistance,DCR)来衡量。然而，以目前的线圈器件结构，要进一步微缩其尺寸及体积已十分困难。 [0005] 因此，目前本技术领域仍需要一种改良的电磁器件，除了具备较佳的效能，如较大的饱和电流、较低的直流电阻以及较佳的效率以外，其体积及尺寸还能够进一步被微缩。 发明内容[0007] 为达上述目的，本发明一实施例中提供了一种电磁器件，其包含有一线圈单元，具有一多层堆叠结构；一成型体，包覆所述线圈单元；以及两个电极，分别电耦合至所述线圈单元的两个端点。所述多层堆叠结构的各层线宽可以介于180～240微米，厚度介于40～60微米。其中所述线圈单元可利用电镀层叠工艺或压合技术制作而成。 [0008] 本发明一实施例中提供了一种制作电磁器件的方法。首先形成一线圈单元，其具有多层导线图案；形成一成型体，包覆所述线圈单元，其中所述成型体包含一磁性材料；接着，形成两电极，分别电耦合至所述线圈单元的两端点。 [0009] 根据本发明一实施例，上述形成线圈单元的方法包含：首先提供一基板，接着于所述基板上形成一第一图案化光刻胶层，所述第一图案化光刻胶层包含有一开口，再将电镀铜填入所述开口，形成一第一导线图案，然后去除所述第一图案化光刻胶层；将一介电层覆盖于所述第一导线图案上，所述介电层具有一介层洞，接着于所述介电层上电镀一铜层，使所述铜层填满所述介层洞，再于所述铜层上形成一第二图案化光刻胶层，然后蚀除未被所述第二图案化光刻胶层覆盖的所述铜层，如此形成一第二导线图案堆叠在所述第一导线图案上，其中所述第一导线图案与所述第二导线图案共同构成所述线圈单元的绕线。 [0010] 根据本发明另一实施例，上述形成线圈单元的方法包含：首先提供一基板，其上具有一第一线路图案；使所述基板与一积层膜层叠并压合，所述积层膜包含一绝缘层及一铜箔层；再于所述积层膜中形成至少一盲孔；再于所述积层膜上形成一电镀铜层，使其填满所述盲孔，形成一介层插塞，电连接所述第一线路图案及所述电镀铜层；以及图案化所述电镀铜层及所述铜箔层以形成一第二线路图案，其中所述第一线路图案与所述第二线路图案共同构成所述线圈单元的绕线。 附图说明[0012] 图1为依据本发明一实施例所绘示的电磁器件的侧方透视示意图。 [0013] 图2为图1中电磁器件的线圈单元的分解示意图。 [0014] 图3至图12为依据本发明实施例所绘示的以横断面展示制作电磁器件的方法示意图。 [0015] 图13至图14绘示出本发明另一实施例的电磁器件，其中图13A及图13B为电磁器件的线圈单元的不同角度的侧方透视图，图14A至图14D为线圈单元的各层线路布局的示意图。 [0016] 图15至图23为依据本发明另一实施例所绘示的以横断面展示制作电磁器件的方法示意图。 [0017] 图24及图25例示出本发明实施例中电磁器件的封装件的不同态样。 [0018] 附图标记说明：1-电磁器件；1a-电磁器件；1b-电磁器件；10-线圈单元；12,12a,12b-成型体；13-电极；100-线圈堆叠结构；101-106-线圈图案；101a-106a-狭缝缺口；120-导电柱；201-205-介层插塞；3-电磁器件；300-基板；300a-穿孔；301-绝缘核心层；302-铜层；303-介层插塞；310-图案化光刻胶层；310a-开口；320-第一导线图案；330,430,480-介电层；330a,430a-介电洞；330b-开口；340,440-铜层；340a,440a-介层插塞；350,450-图案化光刻胶层；360,460-第二导线图案；412-成型体；412a-中央磁柱；5-电磁器件；500-线圈单元；500a-中央穿孔；501-504-线圈图案；510-线圈单元；512-成型体；512a-中央磁柱； 521,525-侧边延伸段；521a,525a-侧面；522-524-内连层；522a,523a,524a-介层插塞；531- 534,541-544-端部；550,552,554-介层插塞；561-564-狭缝缺口；6a,6b-未封装的电磁器件；600-基板；601-绝缘核心；602,603-铜箔层；604,605-电镀铜层；612,614-穿孔；612a, 614a-介层插塞；620,630-积层模；622,632-绝缘层；623,633-铜箔层；642,644,652,654-盲孔；642a,644a652a,654a-介层插塞；662,663-电镀铜层；702-705-线路图案；722-725-线路图案；730-绝缘保护层。 具体实施方式[0019] 下文中将参照附图来说明本发明细节，该些附图中的内容构成说明书细节描述的一部分，并且以可实行的实施例特例描述方式来加以绘示。下文的实施例已描述出足够的细节使得本领域的一般技术人员得以具以实施。当然，也可实行其它的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是种限制，反而，其中所包含的实施例将由随附的权利要求书来加以界定。 [0020] 请参阅图1及图2，其中图1为依据本发明一实施例所绘示的电磁器件的侧方透视示意图，图2为图1中电磁器件的线圈单元的分解示意图。如图1及图2所示，电磁器件1，如扼流线圈或电感，包含有一单绕的(single-winding)线圈单元10，被成型体(molded body)12封装所包覆，其中成型体12可为如长方体、正方体或其它形状，并无一定限制。此外，电磁器件1还包含两个电极13，分别电耦合至线圈单元10的相应两端点。其中电极13可以从成型体12的相对两侧面伸出，方便与其它电路器件电连接。根据本发明实施例，上述成型体12可为由树脂及磁性粉末所组成的磁性材料，经过加压成型而形成在线圈单元10周围。此外，磁性粉末是包含铁粉、铁氧体粉末、含铁合金粉末或任何适合的磁性材料。 [0021] 根据本发明实施例，上述两个电极13可以与线圈单元10的相应层共同形成，而成一体结构。然而，熟悉本领域的技术人员应能理解，上述两个电极13可以是属于导线架的一部分。上述两个电极13可以沿着成型体12的相对两侧面凹折，方便后续表面贴装工艺使用。 [0022] 根据本发明实施例，线圈单元10是以电镀层叠技术或层压堆叠技术制作而成，其工艺细节容后描述。根据本发明实施例，线圈单元10为单圈单绕、多层结构，如图2所示的六层金属堆叠结构。线圈单元10的各层线圈图案，如第2图中的标号101～106，其可具有约180～240微米的线宽，例如，各层线圈图案101～106线宽可以为210微米，以及约40～60微米的厚度，如46微米。在各层线圈图案101～106的间具有一绝缘层(未明示于图中)，使各层线圈图案101～106彼此绝缘。为简化图示，图1及图2中将上述形成在线圈单元10的各层线圈图案101～106的间的绝缘层省略。根据本发明实施例，上述绝缘层的厚度可以介于2～10微米的间，如5微米。此外，线圈单元10的层数可以介于2～8的间。然而，熟悉本领域的技术人员应能理解，上述线圈单元10的层数可以依据设计需求而调整，本发明因而不以此为限。 [0023] 根据本发明实施例，俯视时，线圈单元10的各层线圈图案101～106可以是环形或卵形条状图案，而且是非封闭式环形图案，换句话说，如图2中的标号101a～106a所示，在各层线圈图案101～106的两末端的间具有一狭缝缺口。根据本发明实施例，线圈单元10的狭缝缺口101a～106a并非在厚度方向上对准，而是刻意使相邻的两层的狭缝缺口具有一偏移量，例如，顺时钟方向上150～180微米的偏移量，如此使得上层的后端，如线圈图案101，可以经由介层插塞(以标号201～205表示)电连接至下一层的前端，如线圈图案102，构成在此单绕线圈单元上各圈的串连组态。上述的介层插塞201～205分别穿过各层绝缘层的厚度，并位于线圈图案101～106的间，且可以具有约180微米左右的直径。 [0024] 图3至图12为依据本发明实施例所绘示的制作电磁器件的方法的横断面示意图。如图3所示，首先提供一基板300，如一铜箔基板(copper clad laminate,CCL)。基板300上可以具有至少一铜层302，其层叠于一绝缘核心层301上，如介电层或环氧树脂玻璃等，以及至少一介层插塞303，穿过基板300全部厚度。上述介层插塞303可以是电镀通孔，其可以是利用机械穿孔或激光穿孔配合电镀工艺制作而成。为简化说明，图中仅例示出形成在基板 300单面上的各层结构，然而，熟悉本领域的技术人员应能理解，同样的堆叠结构可以形成在基板300的另一面上，并利用揭露于实施例中的相同步骤来完成。 [0025] 接着于基板300的表面形成一图案化光刻胶层310。其中图案化光刻胶层310包含有开口310a，显露出部分的铜层302。举例来说，各开口310a的宽度约为210微米，以及深度约为50微米。 [0026] 如图4所示，接着进行一电镀工艺，将开口310a填满铜金属，如此形成线宽为210微米，厚度约为46微米的第一导线图案320。然后，去除图案化光刻胶层310。上述第一导线图案320的形状如图1及图2中的层101～106。另外值得注意的是，上述第一导线图案320可以具有一垂直侧壁轮廓，但不限于此。 [0027] 如图5所示，在形成第一导线图案320后，接着去除第一导线图案320的间的铜层302。接下来于第一导线图案320表面上共形地覆盖一介电层330。在介电层330中形成有一介层洞330a，显露出各第一导线图案320的部分上表面，其中以虚线表示出介层洞330a与目前图中横断面结构处于不同切面。在第一导线图案320的间的介电层330中可形成有开口 330b。 [0028] 如图6所示，可以进行另一电镀工艺，于基板300上全面地形成一铜层340。形成铜层340的前可以先以溅射方式形成一铜晶种层(未示于图中)。上述铜层340可以填入介层洞330a形成一介层插塞340a。此外，上述铜层340可以填入开口330b。然后于铜层340上形成一图案化光刻胶层350，界定出电磁器件的线圈单元的第二层图案。 [0029] 如图7所示，接着蚀除未被图案化光刻胶层350覆盖的铜层340，例如利用湿刻蚀方法，如此形成一第二导线图案360堆叠在第一导线图案320上。上述第二导线图案360的形状如图1及图2中的层101～106，且经由介层插塞340a与下方的第一导线图案320电连接。上述第二导线图案360可以具有一倾斜侧壁轮廓，但不限于此。 [0030] 如图8至图10所示，重复如图5至图7的步骤，于第二导线图案360上形成具有一介层洞430a的介电层430(图8)，其中介层洞430a与介层洞330a处于不同横断面(如图2中介层插塞上、下位置错开)。接着在基板300上全面地电镀铜层440，于介层洞430a中形成介层插塞440a，于铜层440上形成图案化光刻胶层450(图9)，以及形成第三导线图案460(图10)。同样的，上述第三导线图案460的形状如图1及图2中的层101～106，且经由介层插塞440a与下方的第二导线图案360电连接。另外，上述第三导线图案460可以具有一倾斜侧壁轮廓，但不限于此。 [0031] 如图11所示，于第三导线图案460上共形地覆盖介电层480，如此即形成基板300单侧的线圈堆栈结构100。如前文所述，可以利用上述相同步骤在基板300的另一侧形成相同的线圈堆叠结构。 [0032] 如图12所示，最后以激光或机械钻孔等方式将部分的基板300去除，于线圈堆叠结构100中央形成穿孔300a，后续再以由树脂及磁性粉末所组成的磁性材料经过加压成型封装形成在线圈堆叠结构100周围的成型体412。成型体412填满穿孔300a，构成一中央磁柱412a，使线圈堆叠结构100环绕着中央磁柱412a，如此完成一电磁器件3。需注意，图中电磁器件3仅显示在基板300单侧的线圈堆叠结构100，当然，电磁器件3可另包括在基板300另一侧的线圈堆叠结构，同样被成型体412所密封包覆。 [0033] 请参阅图13至图14，其绘示出本发明另一实施例的电磁器件，其中图13A及图13B为电磁器件的线圈单元的不同角度的侧方透视图，图14A至图14D为电磁器件的各层线路布局的示意图。如图13至图14所示，电磁器件5的线圈单元510同样具有多层线圈结构，层层堆叠在一基板500上。在此例中，线圈单元510的各层线圈均为非封闭的圆形线圈图案，彼此以上、下错开的介层插塞550、552、554相互连结，各层线圈的间可以是介电层或绝缘层(未示于图中)。多层线圈结构可以利用激光或机钻形成中央穿孔500a，再以树脂及磁性粉末经过加压成型封装出成型体512，并于中央穿孔500a构成一中央磁柱512a(图14)。 [0034] 如图14A所示，第一层(M1)线圈图案501的一端包括一侧边延伸段521，其连接端部541。端部541与端部531的间有一狭缝缺口561，介层插塞550的位置则设在靠近端部531处，用来将第一层线圈图案501连结至第二层线圈图案502。侧边延伸段521有未被成型体512包覆的裸露侧面521a，可以耦合一外部电极。 [0035] 如图14B所示，第二层(M2)线圈图案502同样有两端部532、542，以及一狭缝缺口562，其中狭缝缺口561与狭缝缺口562上、下错开。介层插塞552的位置则设在靠近端部542处，用来将第二层线圈图案502连结至第三层线圈图案503。 [0036] 如图14C所示，第三层(M3)线圈图案503也具有两端部533、543，以及一狭缝缺口563，其中狭缝缺口563与狭缝缺口562错开。介层插塞554的位置则设在靠近端部543处，用来将第三层线圈图案503连结至第四层线圈图案504。 [0037] 如图14D所示，第四层(M4)线圈图案504的一端包括一侧边延伸段525，其一端部534与端部544的间有一狭缝缺口564，介层插塞554的位置则设在靠近端部534处，用来将第四层线圈图案504连结至第三层线圈图案503。侧边延伸段525有未被成型体512包覆的裸露侧面525a，可以耦合一外部电极。此外，侧边延伸段521可以透过内连层522、523、524及介层插塞522a、523a、524a堆叠至与侧边延伸段525共面。当然，本发明的电磁器件可以不止四层，也可以有更多层。 [0038] 图15至图23为依据本发明另一实施例所绘示的制作电磁器件的方法的横断面示意图。首先如图15所示，提供一基板600，包括一绝缘核心601，在其相对两面上具有铜箔层602、603。接着进行钻孔工艺，例如机械钻孔，于基板600中形成穿孔612、614。 [0039] 如图16所示，接着进行填孔电镀，于铜箔层602、603上形成电镀铜层604、605，并使电镀铜层604、605填满穿孔612、614，构成介层插塞612a、614a。 [0040] 如图17所示，接着进行线路图案刻蚀，分别将电镀铜层604、605及铜箔层602、603刻蚀成线路图案702、703及线路图案722、723。其中，线路图案702、722可以类似图14B中的第二层线圈图案502及内连层522，线路图案703、723可以类似图14C中的第三层线圈图案503及内连层523。介层插塞612a、614a则类似图14C中的介层插塞552、523a。 [0041] 如图18所示，积层膜620、630如树脂涂层铜箔，其中积层膜620包括绝缘层622与铜箔层623，积层膜630包括绝缘层632与铜箔层633，将积层膜620、630层叠并与基板600压合。 [0042] 如图19所示，可以利用激光烧蚀方式，于积层膜620中形成盲孔642、644，于积层膜630中形成盲孔652、654。盲孔642、652分别显露出部分的线路图案702、703，盲孔644、654分别显露出部分的线路图案722、723。 [0043] 如图20所示，进行去胶渣工艺及铜电镀工艺，形成电镀铜层662及663。电镀铜层662及663分别填满盲孔642、644及盲孔652、654，形成介层插塞642a、644a及介层插塞652a、 654a。 [0044] 如图21所示，再进行线路图案刻蚀，分别将电镀铜层662、663及铜箔层623、633刻蚀成线路图案704、705及线路图案724、725。其中，线路图案704、724可以类似图14A中的第一层线圈图案501及侧边延伸段521，线路图案705、725可以类似图14D中的第四层线圈图案504及内连层524。介层插塞642a、644a则类似图14A中的介层插塞550、522a。介层插塞652a、 654a则类似图14D中的介层插塞554、524a。 [0045] 接着，如图22A及图23A所示，可以利用机械钻孔或微蚀等方式去除部分的绝缘层622、632及绝缘核心601，然后喷涂上绝缘保护层730，如此完成单独未封装的电磁器件6a。 或者，如图22B及图23B所示，先网印绝缘保护层730，再以机械钻孔或微蚀等方式去除部分的绝缘保护层730、绝缘层622、632及绝缘核心601，完成单独未封装的电磁器件6b。后续可继续再以树脂及磁性粉末加压成型封装。 [0046] 图24及图25例示出本发明实施例中电磁器件的封装件的不同态样。 [0047] 如图24所示，电磁器件1a包含如图1中所示的单绕式线圈单元10，并以成型体12模封成如长方体、正方体或其它立体结构。另有两个电极13，其分别电耦合至线圈单元10相应的两端点。上述两个电极13被完整地包覆在成型体12内。上述成型体12可以由包含树脂及磁性粉末的磁性材料经过加压成型而形成在线圈单元10周围。磁性粉末可以包含铁粉、铁氧体粉末、含铁合金粉末或任何适合的磁性材料。此外，在成型体12内嵌有两个导电件或导电柱120，其电连接至电极13，使线圈单元10可以与电路板或外界模块(未示于图中)连结。 [0048] 如图25所示，电磁器件1b包含如图1中所示的单绕的线圈单元10，其被成型体12a及成型体12b部分包覆。另有两个电极13分别电耦合至线圈单元10的相应的两端点。上述两个电极13被部分地显露在成型体12的外，使线圈单元10可以与电路板或外界模块(未示于图中)连结。 [0049] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则的内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围的内。 |
||||||
QQ群二维码
意见反馈
意见反馈