1.一种移位寄存器，包括至少一个移位寄存单元组，每个所述移位寄存单元组包括多级输出移位寄存单元，每个所述移位寄存单元组的第N级输出移位寄存单元的信号输出端连接至该输出移位寄存单元组的第N+1级输出移位寄存单元的信号输入端，用于为所述第N+1级输出移位寄存单元提供输入信号，其特征在于，每个所述输出移位寄存单元组的第N+a级输出移位寄存单元的上拉节点连接至该移位寄存单元组的第N级输出移位寄存单元的上拉节点复位端，用于为所述第N级输出移位寄存单元的所述上拉节点复位，N为大于或等于1的整数，a为大于1的整数。
2.根据权利要求1所述的移位寄存器，其特征在于，所述输出移位寄存单元包括信号输入端、信号输出端、第一时钟信号端、第二时钟信号端、输入模块、上拉模块、下拉模块、下拉控制模块、上拉节点复位模块和参考电平输入端，
所述输入模块的输入端与所述信号输入端相连，所述输入模块的输出端与所述上拉节点相连，所述输入模块能够在该输入模块的输入端接收到有效信号时将该输入模块的输入端和输出端导通；
所述上拉模块的输入端与所述第一时钟信号端相连，所述上拉模块的输出端与所述信号输出端相连，所述上拉模块的控制端与所述上拉节点相连，当所述上拉模块的控制端接收到有效信号时，所述上拉模块的输入端与输出端导通；
所述下拉模块的输入端与所述参考电平输入端相连，所述下拉模块的输出端与所述信号输出端相连，所述下拉模块的控制端与下拉节点相连，当所述下拉模块的控制端接收到有效信号时，所述下拉模块的输入端与输出端导通；
所述下拉控制模块的输入端与所述第二时钟信号端相连，所述下拉控制模块的输出端与所述下拉节点相连，所述下拉控制模块的控制端与所述上拉节点相连，所述下拉控制模块能够在该下拉控制模块 的控制端接收到有效信号时，将该下拉控制模块的输入端和输出端导通；
所述上拉节点复位模块的输入端与所述参考电压输入端相连，所述上拉节点复位模块的输出端与所述上拉节点相连，所述上拉节点复位模块的控制端与所述上拉节点复位端相连。
3.根据权利要求2所述的移位寄存器，其特征在于，所述输入模块包括第一输入晶体管和第二输入晶体管，所述第一输入晶体管的栅极和第一极相连，并形成为所述输入模块的输入端，所述第一输入晶体管的第二极与所述第二输入晶体管的第二极相连，并形成为所述输入模块的输出端，所述第二输入晶体管的栅极与所述第二时钟信号端相连，所述第二输入晶体管的第一极与所述第一输入晶体管的第一极相连。
4.根据权利要求2所述的移位寄存器，其特征在于，所述上拉模块包括上拉晶体管和存储电容，所述上拉晶体管的栅极形成为所述上拉模块的控制端，所述上拉晶体管的第一极形成为所述上拉模块的输入端，所述上拉晶体管的第二极形成为所述上拉模块的输出端，所述存储电容的第一端与所述上拉节点相连，所述存储电容的第二端与所述信号输出端相连。
5.根据权利要求2所述的移位寄存器，其特征在于，所述下拉模块包括下拉晶体管，所述下拉晶体管的栅极形成为所述下拉模块的控制端，所述下拉晶体管的第一极形成为所述下拉模块的输出端，所述下拉晶体管的第二极形成为所述下拉模块的输入端。
6.根据权利要求2所述的移位寄存器，其特征在于，所述下拉控制模块包括第一下拉控制晶体管、第二下拉控制晶体管、第三下拉控制晶体管、第四下拉控制晶体管、第五下拉控制晶体管，所述第一下拉控制晶体管的栅极和第一极与所述第二时钟信号端相连，所述第 一下拉控制晶体管的第二极与所述第二下拉控制晶体管的栅极相连，所述第二下拉控制晶体管的第二极与所述下拉节点相连，所述第三下拉控制晶体管的栅极与所述上拉节点相连，所述第三下拉控制晶体管的第一极与所述第一下拉控制晶体管的第二极相连，所述第三下拉控制晶体管的第二极与所述参考电平输入端相连，所述第四下拉控制晶体管的栅极与所述上拉节点相连，所述第四下拉控制晶体管的第一极与所述下拉节点相连，所述第四下拉控制晶体管的第二极与所述参考电平输入端相连，所述第五下拉控制晶体管的栅极与所述第二时钟信号端相连，所述第五下拉控制晶体管的第一极与所述信号输出端相连，所述第五下拉控制晶体管的第二极与所述参考电平输入端相连。
7.根据权利要求2所述的移位寄存器，其特征在于，所述上拉节点复位模块包括第一复位晶体管和第二复位晶体管，所述第一复位晶体管的栅极与所述上拉节点复位端相连，所述第一复位晶体管的第二极与所述参考电平输入端相连，所述第一复位晶体管的第一极与所述上拉节点相连，所述第二复位晶体管的栅极与所述下拉节点相连，所述第二复位晶体管的第一极与所述上拉节点相连，所述第二复位晶体管的第二极与所述参考电平输入端相连。
8.根据权利要求2至7中任意一项所述的移位寄存器，其特征在于，所述输出移位寄存单元还包括输出复位模块，所述输出复位模块的输入端与所述参考电平输入端相连，所述输出复位模块的输出端与所述信号输出端相连，所述输出复位模块还包括控制端。
9.根据权利要求8所述的移位寄存器，其特征在于，对于任意一个所述输出移位寄存单元，所述输出复位模块的控制端与该输出移位寄存单元的所述上拉节点复位端相连。
10.根据权利要求8所述的移位寄存器，其特征在于，每个所述移位寄存单元组的第N+1级输出移位寄存单元的信号输出端连接 至该移位寄存单元组的第N级输出移位寄存单元的所述输出复位模块的控制端。
11.根据权利要求8所述的移位寄存器，其特征在于，所述输出复位模块包括输出复位晶体管，所述输出复位晶体管的栅极形成为所述输出复位模块的控制端，所述输出复位晶体管的第一极形成为所述输出复位模块的输出端，所述输出复位晶体管的第二极形成为所述输出复位模块的输入端。
12.根据权利要求1至7中任意一项所述的移位寄存器，其特征在于，所述移位寄存器包括两个所述移位寄存单元组。
13.根据权利要求1至7中任意一项所述的移位寄存器，其特征在于，所述移位寄存单元组还包括a级复位移位寄存单元，a级所述复位移位寄存单元分别用于为同一个移位寄存单元组中最后a级所述输出移位寄存单元进行复位。
14.一种栅极驱动电路，所述栅极驱动电路包括移位寄存器，其特征在于，所述移位寄存器为权利要求1至13中任意一项所述的移位寄存器。
15.一种显示装置，所述显示装置包括栅极驱动电路，其特征在于，所述栅极驱动电路为权利要求14所述的栅极驱动电路。
16.根据权利要求15所述的显示装置，其特征在于，当所述移位寄存器包括两个所述移位寄存单元组时，其中一个移位寄存单元组用于为奇数行的栅线提供扫描信号，另一个移位寄存单元组用于为偶数行的栅线提供扫描信号。