单端位线存储器的具有动态参考电压的差动传感电路 |
|||||||
| 申请号 | CN201510304489.6 | 申请日 | 2015-06-05 | 公开(公告)号 | CN106205689B | 公开(公告)日 | 2019-08-13 |
| 申请人 | 联发科技股份有限公司; | 发明人 | 黄世煌; 黄睿夫; | ||||
| 摘要 | 本 发明 提供了一种用于单端位线 存储器 的具有动态参考 电压 的差动传感 电路 。典型的差动传感电路包括：动态参考电压生成单元和差动传感放大单元。动态参考电压生成单元耦接到输入电压上，并且用于接收设置 信号 以生成动态参考电压。差动传感放大单元耦接到单端位线存储器和动态参考电压生成单元上，并且用于接收至少一来自单端位线存储器的 输入信号 和来自动态参考电压生成单元的动态参考电压，从而相应地生成至少一 输出信号 。本发明所公开的用动态参考电压的差动传感电路能够提高性能并且降低动态功率，而无需接收直流 电流 且不需要单端位线存储器的较大芯片面积，本发明适用于高速和低功率的设计。 | ||||||
| 权利要求 | 1.一种用于单端位线存储器的具有动态参考电压的差动传感电路，所述差动传感电路包括： |
||||||
| 说明书全文 | 单端位线存储器的具有动态参考电压的差动传感电路[0001] 交叉引用 [0002] 本申请要求于2014年12月17日提交的申请号为62/092852的美国临时申请的权利，本申请通过引用包含其全部内容。 技术领域背景技术[0004] 关于单端位线存储器的现有的单端传感电路，为了保证操作避免噪音，现有的单端传感电路要求位线完全放电(依赖于反向器的跳闸电压，其中传感边缘值(sense margin)约为0.5VCC)。由于这个原因，现有的单端传感电路的读数通常低于差动传感电路的读数。关于单端位线传感器的另一种现有的单端传感电路，为了获得高性能的设计，现有单端传感电路采用大信号传感特性的多米诺风格的分层位线(即短的局部读取位线)。然而，现有的单端传感电路会引起高功耗的问题。 [0005] 此外，请参考图1。图1是用于单端位线存储器的现有的差动传感电路100。如图1所示，传统差动传感电路100包括：电压降频转换器102、参考电压发生器104和差动传感放大器106。然而，现有的差动传感电路100要求全局电压降频转换器102生成差动传感放大器106的参考电压，其中全局电压降频转换器102接收直流电流并且需要较大的芯片面积。 发明内容[0006] 根据本发明的典型实施例，提出一种单端位线存储器的用动态参考电压的差动传感电路以解决上述问题。 [0007] 根据本发明的第一方面，公开了一种典型的单端位线存储器的具有动态参考电压的差动传感电路。典型的差动传感电路包括：动态参考电压生成单元和差动传感放大单元。动态参考电压生成单元耦接到输入电压上，并且用于接收设置信号以生成动态参考电压。 差动传感放大单元耦接到单端位线存储器和动态参考电压生成单元上，并且用于接收至少一个来自单端位线存储器的输入信号和来自动态参考电压生成单元的动态参考电压，从而相应地生成至少一个输出信号。 [0008] 简而言之，本发明所公开的用动态参考电压的差动传感电路能够提高性能并且降低动态功率，而无需接收直流电流且不需要单端位线存储器的较大芯片面积，本发明适用于高速和低功率的设计。 附图说明[0010] 图1是单端位线存储器的现有的差动传感电路。 [0011] 图2是根据本发明优选实施例的单端位线存储器的具有动态参考电压的差动传感电路的简化方框图。 [0012] 图3是根据本发明第一典型实施例的动态参考电压生成单元的简化图。 [0013] 图4是根据本发明第二典型实施例的动态参考电压生成单元的简化图。 具体实施方式[0014] 贯穿说明书和跟随的权利要求中所使用的某些术语指代特定元件。本领域的技术人员会理解为，制造商可以用不同的名字指代元件。本文件不想要区分名字不同但是功能相同的元件。在以下的描述和实施例中，术语“包含”和“包括”都是开放式使用的，因此应该解读为“包含，但不限于……”。同样，术语“耦接”想要表达间接或直接的电气连接。相应地，如果一个设备被耦接到另一个设备上，连接可以通过直接的电气连接完成，或者通过其他设备和连接件的间接电气连接完成。 [0015] 本发明的核心观点是用动态参考电压生成单元生成用于单端位线存储器的差动传感电路的动态参考电压，所述单端位线存储器例如为只读存储器(ROM)、静态随机存储器(SRAM)、动态随机存储器(DRAM)或三态内容寻址存储器(TCAM)，以便提高性能并且降低动态功率无需接收单端位线存储器的直流电流，而且本发明适用于高速和低功率的设计。提出的星座相位旋转方案(constellation phase rotation scheme)的进一步的细节如下所述。 [0016] 请参考图2。图2是根据本发明典型实施例的单端位线存储器202的用动态参考电压Vref的差动传感电路200的简化方框图，其中单端位线存储器202可以是ROM、SRAM、DRAM或TCAM。如图2所示，差动传感电路200包括：动态参考电压生成单元210和差动传感放大单元220。动态参考电压生成单元210耦接到输入电压上，并且用于接收设置信号以生成动态参考电压Vref。差动传感放大单元220耦接到单端位线存储器202和动态参考电压生成单元210上，并且用于接收至少一来自单端位线存储器202的输入信号S1和来自动态参考电压生成单元210的动态参考电压Vref，从而相应地生成至少一输出信号S2。请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。 [0017] 请参考图3。图3是根据本发明第一典型实施例的动态参考电压生成单元210的简化图。如图3所示，动态参考电压生成单元210包括：第一开关元件212、第二开关元件214、第三开关元件216和反向相位延迟单元218。第一开关元件212具有控制端，耦接到输入电压的第一端、以及耦接到图2中的差动传感放大单元220的第二端，其中输入电压可以是工作电压VDD。在另一个典型实施例中，输入电压也可以是预充电电压PRE。第二开关元件214具有耦接到反向相位延迟单元218的控制端、耦接到第一开关元件212的控制端的第一端、以及耦接到反向相位延迟单元218的第二端。第三开关元件216具有耦接到设置信号S3的控制端、与第一开关元件212的第二端和差动传感放大单元220耦接的第一端、以及耦接到反向相位延迟单元218的第二端。反向相位延迟单元218具有与第二开关元件214的第二端和第三开关元件216的第二端耦接的输入端，以及耦接到第二开关元件214的控制端的输出端，其中第一开关元件212、第二开关元件214和第三开关元件216是P型金属氧化物半导体场效应晶体管(PMOSFET)，控制端是PMOSFET的栅极端，第一端是PMOSFET的源极端，第二端是PMOSFET的漏极端。换言之，在本发明的第一典型实施例中，当差动传感单元200包括动态参考电压生成单元210时，差动传感电路200是VDD差动传感电路，而差动传感放大单元220是VDD差动传感放大单元。当动态参考电压生成单元210接收设置信号S3时，第一开关元件212、第二开关元件214和第三开关元件216生成ΔV，动态参考电压生成单元210生成动态参考电压Vref，其中Vref＝VDD–ΔV。请注意，上述实施例仅出于说明的目的而不意味对本发明的限制。例如，动态参考电压生成单元210的开关元件的数量可以根据不同的设计需要而改变。 [0018] 此外，当至少一反向相位延迟单元的反向相位延迟信号固定不变时(即，反向相位延迟单元中的反向器的数量固定不变)，由动态参考电压生成单元210生成的动态参考电压Vref可以通过第一开关元件212、第二开关元件214、和第三开关元件216的尺寸比例进行调整。例如，如果第二开关元件214具有较大的尺寸，同时第一开关元件212和第三开关元件216的尺寸没有变化，动态参考电压生成单元210生成较低的动态参考电压Vref(即，ΔV较高)。另一方面，如果第二开关元件214具有较小的尺寸，同时第一开关元件212和第三开关元件216的尺寸没有变化，动态参考电压生成单元210生成较高的动态参考电压Vref(即，ΔV较低)。此外，当第一开关元件212、第二开关元件214和第三开关元件216的尺寸比例固定不变时，由动态参考电压生成单元210生成的动态参考电压Vref可以通过反向相位延迟单元进行调整。例如，如果反向相位延迟单元218具有较少的反向器(例如，仅一个反向器)，动态参考电压生成单元210生成较低的动态参考电压Vref(即，ΔV较高)。另一方面，如果反向相位延迟单元218具有更多的反向器(例如，多于三个反向器)，动态参考电压生成单元210生成较高的动态参考电压Vref(即，ΔV较低)。此外，如果差动传感放大单元220被非对称的差动传感放大单元所替代，本发明可以进一步提高单端位线存储器202的性能。请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。 [0019] 请参考图4。图4是根据本发明第二典型实施例的动态参考电压生成单元210的简化图。如图4所示，动态参考电压生成单元210包括：第一开关元件312、第二开关元件314、第三开关元件316和反向相位延迟单元318。第一开关元件312具有控制端、耦接到输入电压的第一端，以及耦接到图2中的差动传感放大单元220的第二端，其中输入电压可以是接地电压GND。在另一个典型实施例中，输入电压也可以是预充电电压PRE。第二开关元件314具有耦接到反向相位延迟单元318的控制端、耦接到第一开关元件312的控制端的第一端，以及耦接到反向相位延迟单元318的第二端。第三开关元件316具有耦接到设置信号S3的控制端、与第一开关元件312的第二端和差动传感放大单元220耦接的第一端，以及耦接到反向相位延迟单元318的第二端。反向相位延迟单元318具有与第二开关元件314的第二端和第三开关元件316的第二端耦接的输入端，以及耦接到第二开关元件314的控制端的输出端，其中第一开关元件312、第二开关元件314和第三开关元件316是N型金属氧化物半导体场效应晶体管(NMOSFET)，控制端是PMOSFET的栅极端，第一端是NMOSFET的源极端，第二端是NMOSFET的漏极端。换言之，在本发明的第二典型实施例中，当差动传感单元200包括动态参考电压生成单元210时，差动传感电路200是GND差动传感电路，而差动传感放大单元220是GND差动传感放大单元。当动态参考电压生成单元210接收设置信号S3时，第一开关元件312、第二开关元件314和第三开关元件316生成ΔV，动态参考电压生成单元210生成动态参考电压Vref，其中Vref＝ΔV。请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。例如，动态参考电压生成单元210的开关元件的数量可以根据不同的设计需求而改变。 [0020] 此外，当至少一反向相位延迟单元的反向相位延迟信号不变时(即，反向相位延迟单元中反向器的数量固定不变)，由动态参考电压生成单元210生成的动态参考电压Vref可以通过第一开关元件312、第二开关元件314和第三开关元件316的尺寸比例进行调整。例如，如果第二开关元件314具有较大的尺寸，同时第一开关元件312和第三开关元件316的尺寸没有变化，动态参考电压生成单元210生成较低的动态参考电压Vref。另一方面，如果第二开关元件314具有较小的尺寸，同时第一开关元件312和第三开关元件316的尺寸没有变化时，动态参考电压生成单元210生成较高的动态参考电压Vref。此外，当第一开关元件312、第二开关元件314和第三开关元件316的尺寸比例固定不变时，由动态参考电压生成单元210生成的动态参考电压Vref可以通过反向相位延迟单元进行调整。例如，如果反向相位延迟单元318具有较少的反向器(例如，仅一个反向器)，动态参考电压生成单元210生成较低的动态参考电压Vref。另一方面，如果反向相位延迟单元318具有更多的反向器(例如，多于三个反向器)，动态参考电压生成单元210生成较高的动态参考电压Vref。此外，如果差动传感放大单元220被非对称的差动传感放大单元所替代，本发明可以进一步提高单端位线存储器202的性能。请注意，上述实施例仅出于说明性目的而不意味着对本发明的限制。 [0021] 简而言之，本发明公开的用动态参考电压的差动传感电路能够提高性能并且降低动态功率，而无需接收直流电流且不需要单端位线存储器的较大芯片面积，本发明适用于高速和低功率的设计。 [0022] 对于本领域的技术人员是显而易见的，可以对所述设备和方法进行很多变型和改变，同时保留本发明的教导。相应地，以上公开的内容应当解释为仅受到所附加的权利要求界定范围的限制。 |
||||||
QQ群二维码
意见反馈
意见反馈