Convertisseur numérique/analogique de sommes pondérées de mots binaires

La présente invention concerne un convertisseur numé­rique/analogique de sommes pondérées de mots binaires. En d'autres termes, étant donné une première série de mots numériques d'entrée A, B, C... et une seconde série de mots numériques d'entrée X, Y, Z... la présente invention concerne un convertisseur numérique/­analogique fournissant sous forme analogique le produit scalaire AX + BY + CZ...

Pour simplifier la présente description, on considérera le cas où l'on cherche à obtenir un produit scalaire AX + BY, étant entendu que des produits scalaires à plus grand nombre de termes pourraient être réalisés.

La figure 1 représente le schéma le plus simple de for­mation d'un tel produit scalaire. Les données numériques X et A sont introduites dans un premier convertisseur analogique/numéri­que 1 qui fournit en sortie un courant I_AX égal au produit AX multiplié par un facteur de proportionnalité k (I_AX = kAX). De même, un deuxième convertisseur numérique/analogique 2 recevant les valeurs ou mots numériques Y et B fournit un courant I_BY et l'on prélève à la sortie des convertisseurs 1 et 2, sur une résis­tance 3, un signal proportionnel à AX + BY.

Un convertisseur numérique/analogique à multiplication tel que ceux désignés par les références 1 et 2 en figure 1 est typiquement réalisé de la façon illustrée en figure 2. Un premier convertisseur numérique/analogique 5 reçoit l'entrée A et un courant de référence I_ref et applique sa sortie I₁ comme entrée de référence à un deuxième convertisseur numérique/analogique 6 rece­vant l'entrée X et fournissant aux bornes d'une résistance de sortie 7 une tension proportionnelle au produit AX.

La figure 3 représente un exemple de convertisseur numérique/analogique classique. Celui-ci comprend entre une ten­sion haute VDD et une tension basse M que l'on prendra égale à la masse des sources de courant de valeurs respectives I₀, 2I₀, 4I₀, 8I₀,.... Chacune de ces sources est en série avec un interrupteur respectif A0, A1, A2, A3... correspondant aux bits de rangs suc­cessifs d'un mot A à transformer en valeur analogique. En consé­quence, le courant qui sera extrait de la source de tension VDD par les sources de courant I₀, 2I₀, 4I₀, 8I₀... dépendra des va­leurs des bits successifs du mot à convertir. Ce type de conver­tisseur numérique/analogique, apparemment très simple, nécessite en fait un grand nombre de composants étant donné que les sources de courant multiples les unes des autres sont en fait réalisées par une multiplicité de transistors identiques traversés par le même courant. De plus, les dispersions existant dans la fabrica­tion des circuits intégrés entraînent qu'un tel convertisseur peut difficilement être utilisé pour des conversions de mots de plus de 7 bits sans qu'il soit nécessaire de prévoir des ajustages, par exemple des résistances ajustables par laser. En plus de ces défauts, réaliser un produit scalaire avec de tels convertisseurs nécessite d'en utiliser plusieurs comme le montrent les figures 1 et 2.

Un objet de la présente invention est de prévoir un convertisseur adapté à la formation de produits scalaires et plus particulièrement un tel convertisseur qui soit simple à fabriquer, qui utilise un petit nombre de composants, et qui occupe une fai­ble surface lors de sa réalisation sous forme de circuit intégré.

Ainsi, la présente invention prévoit un convertisseur numérique/analogique pour convertir en une valeur analogique la somme pondérée de valeurs binaires comprenant un ensemble de cellules, identiques, chaque cellule correspondant à des bits de même rang de chaque valeur binaire, chaque cellule comprenant entre une source de tension haute et une source de tension basse une résistance série dont la deuxième borne est reliée à une pluralité de sources de courant commutables, chaque source de courant ayant une valeur correspondant à la pondération de la valeur binaire correspondante, la résistance série de la cellule du bit le moins significatif ayant une valeur R, la résistance série de la cellule du bit le plus significatif ayant une valeur quelconque non nulle, la résistance série des autres cellules ayant une valeur 2R ; des résistances de valeurs R reliant entre elles lesdites deuxièmes bornes des diverses cellules ; et des moyens de sortie aux bornes de ladite résistance série de la cellule du bit le plus significatif.

Selon un mode de réalisation de la présente invention, les sources de courant commutables comprennent un interrupteur en série avec une source de courant, et chaque source de courant est en outre reliée, part un deuxième interrupteur recevant un signal complémentaire du premier, directement à la source de tension hau­te. Les valeurs de pondération pourront elles-mêmes provenir de mots numériques et être converties par des convertisseurs numéri­que/analogique pour influer sur les sources de courant.

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un mode de réalisation particulier faite en relation avec les figures jointes parmi lesquelles :

• la figure 1 à 3, décrites précédemment, représentent des convertisseurs selon l'art antérieur ;
• la figure 4 représente un convertisseur selon la présen­te invenion ; et
• la figure 5 représente un mode de réalisation d'un cel­lule d'un circuit selon la présente invention.

la figure 4 représente un convertisseur selon las présen­te invention permettant, d'une part, de réaliser avec précision des conversions de mots à nombre de bits important et, d'autre part, de réaliser directement et simplement des produits scalaires en utilisant un nombre de composants élémentaires aussi faible que possible, c'est-à-dire une faible surface de silicium sur le cir­cuit intégré incluant ce convertisseur.

La figure 4 représente schématiquement un convertisseur selon la présente invention muni d'un nombre N de cellules corres­pondant au nombre N de bits des mots numériques à convertir.

Chaque cellule comprend une résistance 20 reliée, d'une part, à une tension d'alimentation VCC, d'autre part, à un point de connexion 21. A ce point de connexion 21 sont reliées en paral­lèle des sources de courant commandées, figurées comme comprenant chacune en série un interrupteur 22, respectivement 22A et 22B, et une source de courant 23, respectivement 23A et 23B.Il y a autant de sources de courant, 23A et 23B, en parallèle que de mots numé­riques X, Y dont on veut faire la somme pondérée. Dans l'exemple de la figure 4, il est prévu seulement deux sources de courant commandées en parallèle. L'autre borne des sources de courant 23 est reliée à une tension de référence telle que la masse M, les tensions VCC et M étant choisies pour permettre un bon fonction­nement des sources de courant.

Des cellules adjacentes sont reliées entre elles par une résistance R allant d'un point de connexion 21 aux points de connexion 21 adjacents. Les couples de sources de courant 23A et 23B de toutes les cellules sont identiques. Toutes les sources de courant 23A délivrent un courant I proportionnel à la valeur A par laquelle on veut multiplier la valeur X et toutes les sources de courant 23B délivrent un courant J proportionnel à la valeur B par laquelle on veut multiplier la valeur Y. Les interrupteurs 22A des diverses cellules sont ouverts ou fermés selon les valeurs des bits de rang correspondant du nombre X et de même les interrup­teurs 22B sont ouverts ou fermés selon les valeurs des bits de rang correspondant du nombre Y.

Les résistances 20 ont toutes la valeur 2R pour les cellules intermédiaires, la valeur R pour la cellule 1 correspond­dant au bit le moins significatif, et la valeur R_L pour la cellule N correspondant au bit le plus significatif. Le valeur R_L peut être quelconque, non nulle, éventuellement aussi élevée qu'on le souhaite ou même infinie. La valeur analogique recherchée correspondant au produit AX + BY est relevée aux bornes de la résistance R_L. Elle s'écrit :

V = [2RR_L/(2R + R_L)].[(X5 + X4/2 + X3/4 + X2/8 + X1/16 + X0/32).I +(Y5 + Y4/2 + Y3/4 + Y2/8 + Y1/16 + Y0/32).J],

dans le cas où les nombres X et Y à pondérer et à additionner sont des nombres à 6 bits (X0 à X5 et Y0 à Y5).

La figure 5 représente un exemple de réalisation plus détaillé d'une cellule selon la présente invention. On retrouve en figure 5 les sources de tension VCC et M, la résistance 20 et le point de connexion 21. La source de courant 23A de valeur I est réalisée au moyen de la connexion en série d'un transistor MOS à canal N 30A et d'une résistance 31A, le transistor MOS à canal N 30A étant monté en miroir de courant avec un moyen de détermina­tion du courant proportionnel à la valeur A que l'on souhaite obtenir, de même que tous les autres transistors 30A des autres cellules. L'interrupteur 22A est réalisé également sous forme d'un transistor MOS à canal N mais on a ajouté un transistor 32A rece­vant un signal complémentaire de celui du transistor 22A pour relier la source de courant directement à la tension VCC pour éviter d'interrompre brutalement le courant dans la source de courant lors des commutations. De même, des éléments 22B et 30B à 32B sont prévus pour une deuxième source de courant commutée en parallèle sur la première.