乘法电路

乘法电路

本发明涉及一种乘法电路，特别涉及一种用于一同执行模拟输入和数字输入的直接倍乘的乘法电路。

本发明的受让人在编号为06-195483的日本专利出版物中提出一种乘法电路，以用数字乘数倍乘模拟输入电压。在该乘法器中，输入电压与多个并联电容组成的电容耦合连接，这些并联电容通过开关有选择地与输入电压连接，以用于加权输入电压。在该电容耦合的输出侧，连接了两级反相放大部分，其中反馈电容与串联MOS反相器连接，并且保证了输出的线性特性。

然而，这种乘法电路存在问题，即当安排大乘数时，需要很大的电容容量，并且因为只是用电容耦合的多个电容来执行加权，所以电路面积变得很大。

同样对一台使用上述乘法电路的计算机来说，存在这样情况，即当运算法复杂时，输入范围和输出范围的协调被破坏，因此必须可靠地调节该范围。在编号为06-232650的日本专利出版物中，本申请人提出一种定标电路，用于调节输入和输出范围，以作为乘法电路的一个应用电路。

在所提出的电路中，输入电压Vin通过开关SWC1与电容耦合CP1连接，其输出如图5示输入到反相放大部分INV1。INV1的输出输入到一组并联反馈电容CF1，它们的输出通过开关电路SWC2连接到INV1的输入侧。开关电路SWC1把CP1的电容C1至C4连接到Vin或参考电压，并且开关电路SWC2把CF1的电容C5至C8或参考电压连接到INV1的输出端。在这种结构中，当由开关SWC1连接到Vin的总电容容量(在下文，称作“有效合成电容量”)用∑C1i表示，以及CP2的有效合成电容量用∑C2i表示时，INV1的输出V′可以用式(1)表示。V′=-Vin•ΣC1iΣC2i-----(1)]]>INV1的输出端通过开关电路SWC3和电容耦合CP2(由C9、C10、C11和C12组成)与类似的反相放大部分INV2连接，INV2的输入端通过反馈电容组CP2和开关电路SWC4连接到其输出端。用V′表示INV1的输出，则INV2的输出Vout可以如上述那样相同方式表示为式(2)。Vout=-V′•ΣC3iΣC4i-----(2)]]>输出电平由式(1)和(2)的这些加权控制。

通过设置SWC2至SWC4，以便CP2、CP3和CP4的有效合成电容量相同，并且通过设置(C1+C2+C3+C4)等于(C9+C10+C11+C12)，则偏移电压被抵消。

定标电路的乘数按照电容容量限定。因为是在大规模集成电路上通过连接多个单元电容来构成一个电容，因此，为了实现大乘数就需要大量的单元电容，所以存在电路面积变得很大的问题。当输入偏移电压与参考电压之间有差值时，则产生一个大的偏移成分，并且使电路的性能变坏，因此，必须通过精细调节电容容量来控制输出的偏移成分。

本发明的目的是解决上述常规问题，并且以更少的单元电容提供一种乘法电路，并且因此能减小电路面积。

在本发明的乘法电路中，电容耦合分别与第一和第二反相放大部分连接，并且电容耦合的电容通过开关有选择地连接。通过与常规电路几乎相同的尺寸实现两级倍乘。

在本发明的定标电路中，1)奇数MOS反相器串联连接，2)接地电容连接在最后级MOS反相器的输出端与地之间，3)在较前级而不是最后级MOS反相器中，MOS反相器的一个输出端通过一对平衡电阻分别与电源电压和地连接，4)作为少数串联连接的MOS反相器所组成的参考电压产生电路的输出，产生一个参考电压，最后级MOS反相器的输出反馈到第一级反相器的输入端，5)参考电压产生电路的MOS反相器和第一及第二反相放大部分的MOS反相器按相同电路特性安排，以及在大规模集成电路上邻接安排。参考电压产生电路的结构和反相器电路构成为等效，并且减小输入偏移电压和参考电压之间的差，以便能灵活设计电容。

按照本发明的乘法电路，因为逐级乘法电路的乘法器的积可以认为像一个乘法器那样，所以用于各乘法器的电容容量可以安排得更小。

按照本发明的定标电路，因为两级加权和控制第一反相放大部分和第二反相放大部分的电容量，使单元电容的数量得到控制，所以输出的精度得到改善，并且消除了参考电压产生电路和反相放大部分的MOS反相器的偏移电压。并且，确实获得了电容容量设计的灵活性。

图1表示本发明的乘法电路的第一实施例的电路。

图2表示作为定标电路的第二实施例的电路。

图3表示第二实施例中反相放大部分的电路。

图4表示第二实施例中参考电压产生电路的电路图图5表示第二实施例的一个变化。

图6表示常规定标电路。

在下文，参考附图叙述按照本发明的乘法电路的第一实施例。

在图1中，电路包括一个开关电路，有多个与输入电压并联连接的开关SW1、SW2、SW3和SW4。开关电路的输出输入到包括多个电容C1、C2、C3和C4的电容耦合CP1。也就是说，各开关SW1、SW2、SW3和SW4的输出端分别与电容C1、C2、C3和C4连接。电容通过开关有选择地与输入电压连接。开关SW1至SW4的输入端两者择一地与输入电压或地连接，以便对电容施加Vin或0V。

电容耦合CP1的输出输入到反相放大部分I1。电容耦合的电压输出以良好的线性化和驱动能力送到下级。

反相放大部分I1包括三级串联连接的MOS反相器I11、I12和I13。最后级上的MOS反相器I13的输出通过反馈电容CF1反馈到I1的输入端。MOS反相器的串联电路获得足够大的增益。通过把输出反馈到输入，输入和输出变得一致，因此，有可能与下级上的电路负载相独立地稳定地提供输入的反相输出。

MOS反相器I13的输出端与接地电容CG11连接，它通过接地电容CG11接地。MOS反相器I12的输出端与电阻RE11和RE12连接。RE11把电源电压Vdd连接到I12的输出端，以及RE12把I12的输出端接地。

这些电阻RE11和RE12成对构成平衡电阻，并且有助于防止不稳定振荡。

反相放大部分I1的输出输入到由多个开关SW5、SW6、SW7和SW8组成的开关电路。反相放大部分的输出端与该开关电路中的各开关连接。开关电路的输出输入到由多个电容C5、C6、C7和C8组成的电容耦合CP2。也就是说，开关SW5、SW6、SW7和SW8的输出端分别与电容C5、C6、C7和C8连接。这些电容通过开关有选择地与反相放大部分I1的输出端连接。

电容耦合CP2的输出输入到反相放大部分I2。电容耦合的电压输出以良好的线性化和驱动能力送到下级。

在反相放大部分I2中，三级MOS反相器I21、I22和I23串联连接。最后级MOS反相器I23的输出通过反馈电容CF2反馈到I2的输入端。因此，CP2的输入能被反相，并且与I1类似以良好的线性化和驱动能力输出。

同样在反相放大部分I2中，接地电容CG21、平衡电阻RE21和RE22如I1那样连接，它们防止了不稳定振荡。

对电容耦合CP1，接地电容CG12与C1至C4并联连接，其输入端与地而不是与Vin连接。对电容耦合CP2，接地电容CG22与C5至C8并联连接，其输入端与地而不是与I1的输出端连接。

在所有开关SW1至SW8为闭合状态下，则I1的输出VI1表示在式(3)中。当由输入这些电容的电压V’在CG12和CG22的连接点引起偏移电压Vb时，Vb=CG12×V′CF1=CG22×V′CF2]]>I1+Vb=-Vin(C1+C2+C3+C4)CF1----(3)]]>从另一方面来说，I2的输出Vout如式(4)中那样。Vout+Vb=-VI1(C5+C6+C7+C8)CF2----(4)]]>式(3)和(4)可以组合为式(5)。在这种条件中，Vb可以消去，因为它通常表示为(C1+C2+C3+C4)/CF1＝(C5+C6+C7+C8)/CF2＝1Vout=-Vin(C1+C2+C3+C4)(C5+C6+C7+C8)CF1•CF2---(5)]]>这里，由开关连接的有效合成电容容量相对于C1至C4表示为∑C1i，以及相对于C5至C8表示为∑C2i，则可以限定一般乘法。例如SW1、SW3和SW6为闭合，∑C1i和∑C2i分别如式(6)和式(7)。

∑C1i＝C1+C3                                (6)∑C2i＝C6                                   (7)按照上述一般化，倍乘可以用式(8)表示。Vout=-Vin(ΣC1i•ΣC2i)CF1•CF2-----(8)]]>如式(8)可见，能防止电容容量过大，并且能执行大乘数的乘法。

电容量的比率安排为C1∶C2∶C3∶C4＝1∶2∶4∶8。通过安排有效合成电容量，能执行二进制乘数的乘法。电容C5至C8类似设置。

接地电容CG12和CG22对控制乘数的最大值有效，并且能改善输出的线性化。例如比率为C1∶C2∶C3∶C4∶CG12∶CF1＝1∶2∶4∶8∶1∶16，以及C5∶C6∶C7∶C8∶CG22∶CF2＝1∶2∶4∶8∶1∶16，则输出的最大值限制为(15/16)×(15/16)。由于当省去这样的接地电容时乘法器的设计变得更容易，所以在实际电路中有省去它们的情况。

其次，作为乘法电路的应用，参考附图叙述定标电路的第二实施例。

在图2中，定标电路包括串联连接的开关电路SWC1、电容耦合CP1、反相放大部分INV1、开关电路SWC3、电容耦合CP2以及反相放大部分INV2。输入电压Vin与开关电路SWC1连接。

开关电路SWC1包括多个开关SW1、SW2、SW3和SW4，用于两者择一地把Vin或参考电压与其输出端连接。参考电压由参考电压产生电路Vref产生，并且在整个电路中产生共电源电压Vdd的一半电压，即 。电容耦合CP1通过把分别与开关SW1至SW4连接的电容C1、C2、C3和C4的输出端相集成而构成。CP1的输出输入到INV1。开关电路SWC1两者择一地把Vin或参考电压施加到电容耦合CP1的各电容，并且经过集成的输出输入到INV1。

开关电路SWC2连接到反相放大部分INV1的输出端，其由多个与INV1并联连接的开关SW5、SW6、SW7和SW8组成。对SWC2，连接一组反馈电容CF1，其由多个与SWC2并联连接的电容C5、C6、C7和C8组成。C5至C8的输出端集成并与INV1的输入端连接，以及从SW5至SW8的各开关分别把INV1的输出端或地两者择一地与C5至C8中的对应电容连接。

对电容耦合CP1，参考电压电容Cr1与C1至C4的电容并联连接。对Cr1，永久连接参考电压产生电路Vref。在另一乘法电路中使用一个与Cr1类似的参考电压电容，并且这些电容对乘法电路的等效和电路图形的共用有效。

参考电压产生电路Vref和反相放大部分INV1在后文详细叙述。这些电路主要有三级串联MOS反相器的组成部分，并且有可能在参考电压产生电路和INV1的输入中包括偏移电压Voff。因此，参考电压产生电路和反相放大部分中的MOS反相器设计为相同特性，并且它们在大规模集成电路上相邻布置。因此，各MOS反相器的偏移电压变得相互相等，以便如后文所述在电容耦合CP1、CP2和反馈电容组中消除偏移电压。

对反相放大部分INV1的输出端，连接开关电路SWC2，其由多个与INV1并联连接的开关SW5、SW6、SW7和SW8组成。对SWC2，连接反馈电容组CF1，其由多个与SWC2并联连接的电容C5、C6、C7和C8组成。C5至C8的输出端集成并且与INV1的输入端连接，以及从SW5至SW8的开关两者择一地把INV1的输出端或参考电压分别与C5至C8中的对应电容连接。

这里，C1至C4中与Vin连接的电容容量的和限定为CP1的有效合成电容量，并且用∑(CP1)表示，以及反馈电容组CF1中与INV1的输出端连接的电容容量的和限定为有效合成电容量，并且用∑(CF1)表示。C1至C4的电容量的总和用T(CP1)表示，以及C5至C8的电容量的总和用T(CF1)表示。此外，假定式(9)和(10)为真。

T(CP1)-∑(CP1)＝S(CP1)                     (9)T(CF1)-∑(CF1)＝S(CF1)                     (10)在上述结构中，INV1的输出表示为V1，INV1的输入侧中的偏移电压表示为Voff，以及参考电压为Vref，则式(11)为真。

∑(CP1)(Vin-Voff)+∑(CF1)(V1-Voff)+S(CP1)(Vref-Voff)

+S(CF1)(Vref-Voff)＝0                          (11)从式(11)、可以得到式(12)V1-Voff=-ΣCP1ΣCF1•(Vin-Voff)-S(CP1)+S(CF1)ΣCF1-•(Vref-Voff)---(12)]]>由于(Vref-Voff)非常小(0.1mV左右)，所以式(12)大致上与式(13)相同。V1-Voff=-ΣCP1ΣCF1•(Vin-Voff)-----(13)]]>开关电路SWC3由多个并联连接的开关SW9、SW10、SW11和SW12组成，以及电容耦合CP2由并联电容C9、C10、C11、C12和Cr2组成。从开关SW9至SW12的各开关与C9至C12中的对应电容连接，以及INV1的输出端和地两者择一地与对应电容连接。Cr2如上述Cr1那样是等效参考电压电容，并且与参考电压产生电路Vref连接。

开关电路SWC3两者择一地把Vin或地施加到电容耦合CP2的各电容上。集成输出输入到INV2。

对反相放大部分INV2的输出，连接开关电路SWC4，其由多个并联连接的开关SW13、SW14、SW15和SW16组成。对SWC4，连接反馈电容组CF2，其由多个并联连接的电容C13、C14、C15和C16组成。开关SW1 3至SW16的输出集成并输入到INV2的输入端，以及SW13至SW16各开关两者择一地把INV2的输出端或地与C13至C16中的对应电容连接。

这里，C9至C12中与V1连接的电容容量的和称作CP2的有效合成电容量，并且用∑(CP2)表示，以及反馈电容组CF2中与INV2的输出连接的电容容量的和称作有效合成电容量，并且用∑(CF2)表示。C9至C12的电容量的总和用T(CP2)表示，以及C13至C16的电容量的总和用T(CF2)表示。此外，假定式(14)和(15)为真。T(CP2)-∑(CP2)＝S(CP2)                  (14)T(CF2)-∑(CF2)＝S(CF2)                  (15)在上述结构中，INV2的输出表示为Vout，INV2的输入侧中的偏移电压表示为Voff，与INV1的输入侧中的偏移电压等同，以及参考电压为Vref，则式(16)为真。∑(CP2)(V1-Voff)+∑(CF2)(Vout-Voff)+S(CP2)(Vref-Voff)+    S(CF2)(Vref-Voff)＝0                       (16)如式(13)那样相同方式，忽略(Vref-Voff)，式(16)可以简化为下式(17)。Vout-Voff=-ΣCP2ΣCF2•(V1-Voff)-----(17)]]>由式(13)和(17)，可以得到式(18)。Vout-Voff=-ΣCP1ΣCF1•ΣCP2ΣCF2(Vin-Voff)----(18)]]>在式(18)中，对(Vin-Voff)乘以两个乘数 和 。因此，在限制各乘数很小情况下，对(Vin-Voff)通过乘数可以获得乘法结果。

由于偏移电压Voff能预先估计，所以充分可能通过使用考虑了Voff的定标电路来调节输出电平。

在图3中，反相放大部分INV1由三级串联MOS反相器I1、I2和I3组成，并且由这些反相器的增益的乘积给定一个很高的增益。INV1的输出通过上述反馈电容组CF1反馈到其输入端，并且保证了输入和输出之间关系的良好线性化。尽管当反馈高增益的反相放大的信号时有时出现不稳定振荡，但是可以分别通过把与地连接的电容CG与最后级中的MOS反相器I3的输出端连接，以及通过把与电源和参考电压Vdd和地连接的平衡电阻RE1和RE2相连接而得到防止。对反相放大部分INV1，连接一个用于短路输入和输出的复原开关SW21。通过适时闭合复原开关21，并且同时把SW1至SW4和SW9至SW12的开关与Vref连接，则消除反相放大部分的输入侧上的偏移电压。由于反相放大部分INV2与INV1结构相同，所以省略叙述。

在图4中，参考电压产生电路Vref包括MOS反相器I1′、I2′和I3′，最后级反相器的输出反馈到第一反相器的输入端。闭合的伪开关(从不断开)SW31安排在反馈线上。因此，可以如上述反相放大部分INV1那样相同方式构造参考电压产生电路的电路图形(包括开关)，并且电特性尤其是偏移电压与其等同。此外，与反相放大部分INV1类似，加工参考电压产生电路，以通过电容CG’和平衡电阻RE1′和RE2′防止不稳定振荡。当假定输入是x且输出是y，整个三级反相器的输入和输出特性表示为y＝f(x)时，通过把输出与输入连接，按照关系x＝y，则x＝f(x)为真。安排各MOS反相器的特性，尤其是阀值，以便得到x＝f(x)的解为x＝Vdd/2。

这样确定的参考电压理论上与上述偏移电压Voff的参考电压相同。它们之间的差可以作为很小误差而忽略。

图6表示上述实施例的一个变化。在该图中，省略了与电容耦合CP1和CP2连接的参考电压产生电路，以及用于连接它们的电容Cr1和Cr2。尽管失去了对乘法电路等效和图形共用的优点，但是电路得到了简化，并且能避免Cr1和Cr2对运算精度的不良影响。

在本发明的乘法电路中，电容耦合分别与第一和第二反相放大部分连接，并且电容耦合的电容通过开关有选择地连接。通过几乎与常规电路相同的尺寸实现两级乘法。因此，各电容容量能设置得更小，并且用于构成电容的电路面积能得到减小。

在本发明的定标电路中，1)奇数MOS反相器串联连接，2)接地电容连接在最后级MOS反相器的输出端与地之间，3)在较前级而不是最后级MOS反相器中，MOS反相器的输出端通过一对平衡电阻分别与电源电压和地连接，4)作为少数串联连接的MOS反相器所组成的参考电压产生电路的输出，产生一个参考电压，最后级MOS反相器的输出反馈到第一级反相器的输入端，5)参考电压产生电路的MOS反相器和第一及第二反相放大部分的MOS反相器按相同电路特性安排，以及在大规模集成电路上相邻安排。因为用两级加权和控制第一反相放大部分和第二反相放大部分的电容量，单元电容的数量得到控制，所以输出的精度得到改善，并且消除了参考电压产生电路和反相放大部分的MOS反相器的偏移电压。由于参考电压产生电路的结构与反相放大电路的结构类似，所以参考电压与偏移电压之间的差能控制为最小。