1.一种用于在计算设备易失性存储系统状态从非易失性阵列备份恢复期间定制唤醒时间和峰值功率消耗的方法，该方法包括：
制造具有多个非易失性逻辑元件阵列的处理设备，非易失性逻辑元件阵列被配置为存储由所述处理设备的多个易失性存储元件表示的机器状态，并且其中所述处理设备被配置为能够将存储的机器状态从所述多个非易失性逻辑元件阵列读出到所述多个易失性存储元件；
其中所述多个非易失性逻辑元件阵列中的各个阵列中的若干行和每行的若干位基于目标唤醒时间和峰值功率消耗，所述目标唤醒时间基于用于从所述多个非易失性逻辑元件阵列中的一个每次读取一行数据的时间，所述峰值功率消耗基于用于同时从所述多个非易失性逻辑元件阵列中的一个读取一行给定长度位的峰值功率。
2.如权利要求1所述的方法，其进一步包括分析所述非易失性逻辑元件阵列的设计的模拟，以确定每个阵列的峰值和平均功率。
3.如权利要求1所述的方法，其进一步包括分析所述计算设备易失性存储系统运行峰值和平均功耗的应用代码的模拟。
4.如权利要求1所述的方法，其进一步包括：
分析所述非易失性逻辑元件阵列的设计的模拟，以确定包括每个阵列的峰值和平均功率的第一分析结果；
分析所述计算设备易失性存储系统运行应用代码的模拟，以确定包括所述计算设备易失性存储系统的峰值和平均功耗的第二分析结果；
所述第一分析结果的至少方面和所述第二分析结果的至少方面与所述目标唤醒时间和所述峰值功率消耗比较，以确定所述多个非易失性逻辑元件阵列的目标设计。
5.如权利要求4所述的方法，其中与所述目标唤醒时间和所述峰值功率消耗的比较结果进一步包括分析用于所述计算设备易失性存储系统和所述多个非易失性逻辑元件阵列的计划配电的容量。
6.一种计算设备装置，其提供基于非易失性逻辑的计算，该装置包括：
多个非易失性逻辑元件阵列；
多个易失性存储元件；
至少一个非易失性逻辑控制器，其被配置为控制所述多个非易失性逻辑元件阵列，以存储由所述多个易失性存储元件表示的机器状态，并将存储的机器状态从所述多个非易失性逻辑元件阵列读出到所述多个易失性存储元件；
至少一个多路复用器，其被连接以将所述多个易失性存储元件中的各个元件可变地连接到所述非易失性逻辑元件阵列中的一个或更多个对应的单独的阵列；
其中所述至少一个非易失性逻辑控制器被配置为基于输入信号，可变地控制下面操作中的至少一个：数据以并行方式、顺序方式或其任何组合存储到所述多个非易失性阵列或从所述多个非易失性阵列以并行方式、顺序方式或其任何组合读取数据。
7.如权利要求6所述的计算设备装置，其中所述至少一个非易失性逻辑控制器被配置为通过用户接口接收所述输入信号。
8.如权利要求6所述的计算设备装置，其中所述至少一个非易失性逻辑控制器被配置为从单独的计算元件接收所述输入信号。
9.如权利要求8所述的计算设备装置，其中所述至少一个非易失性逻辑控制器被配置为从由所述单独的计算元件执行的应用接收所述输入信号。
10.如权利要求9所述的计算设备装置，其中所述单独的计算元件被配置为执行所述应用，以至少部分地基于所述计算设备装置的功率和计算资源需求的确定来确定所述多个非易失性阵列的读取序列。
11.一种方法，其包括：
控制多个非易失性逻辑元件阵列，以存储由多个易失性存储元件表示的机器状态，并将存储的机器状态从所述多个非易失性逻辑元件阵列读出到所述多个易失性存储元件；
至少一个非易失性逻辑控制器基于输入信号，可变地控制下面操作中的至少一个：数据以并行方式、顺序方式或其任何组合存储到所述多个非易失性阵列或从所述多个非易失性阵列以并行方式、顺序方式或其任何组合读取数据。
12.如权利要求11所述的方法，其进一步包括通过用户接口接收所述输入信号。
13.如权利要求11所述的方法，其进一步包括所述至少一个非易失性逻辑控制器从单独的计算元件接收所述输入信号。
14.如权利要求13所述的方法，其进一步包括所述至少一个非易失性逻辑控制器从由所述单独的计算元件执行的应用接收所述输入信号。
15.如权利要求14所述的方法，其进一步包括所述单独的计算元件执行所述应用，该应用至少部分地基于所述计算设备装置的功率和计算资源需求的确定，确定所述多个非易失性阵列的读取序列。