参考电压产生电路及产生方法、电压调节电路及调节方法 |
|||||||
| 申请号 | CN201310024202.5 | 申请日 | 2013-01-22 | 公开(公告)号 | CN103163929A | 公开(公告)日 | 2013-06-19 |
| 申请人 | 全汉企业股份有限公司; | 发明人 | 潘圣文; | ||||
| 摘要 | 本 发明 公开了一种参考 电压 产生 电路 ，包括 电流 供应电路以及核心电路。该电流供应电路用以提供复数个电流。该核心电路耦接于该电流供应电路，用以接收该复数个电流，并依据所接收之该复数个电流来产生参考电压。该核心电路包括第一晶体管、第二晶体管以及第三晶体管，其中该第一晶体管与该第三晶体管依据所接收的该复数个电流中之第一电流以分别产生第一栅极源极电压差及第三栅极源极电压差、该第二晶体管依据所接收的该复数个电流中之第二电流以产生第二栅极源极电压差，以及该参考电压依据该第一、第二及第三栅极源极电压差来产生。 | ||||||
| 权利要求 | 1.一种参考电压产生电路，其特征在于：包括： |
||||||
| 说明书全文 | 参考电压产生电路及产生方法、电压调节电路及调节方法技术领域背景技术[0002] 在设计参考电压产生电路（voltage reference generation circuit）时，为了使所设计的参考电压电路具有较低的温度系数（temperature coefficient），通常会利用双载子晶体管(bipolarjunction transistor，BJT)、二极管(diode)、耗尽型金属氧化物半导体场效晶体管(depletion-mode metal-oxide-semiconductor field effect transistor，depletion-mode MOSFET)来补偿温度对电路的影响，举例来说，传统带隙参考电压(bandgapvoltage reference)电路是使用双载子晶体管来做温度补偿，然而，由于以双极互补式金属氧化物半导体工艺（bipolar complementary metal-oxide-semiconductor process，BiCMOS process）制作双载子晶体管的价格较为昂贵，一般会使用标准互补式金属氧化物半导体工艺（standard CMOS process）的寄生效应（parasitic effect）制作出双载子晶体管，不过，制作出的寄生双载子晶体管之基极（base）必须接地且所占的面积很大，使得以上述工艺产生的参考电压电路在应用上会受到许多限制。 [0003] 请参考图1，图1为传统参考电压产生电路的局部电路示意图。参考电压产生电路100包括一电流供应电路（current supply circuit）110以及一核心电路（core circuit） 120。电流供应电路110包括复数个金属氧化物半导体场效晶体管M1～M5以及一电阻R1，用以提供电流至核心电路120。核心电路120包括复数个金属氧化物半导体场效晶体管M6、M7与复数个电阻R2、R3，用以利用金属氧化物半导体场效晶体管M6及金属氧化物半导体场效晶体管M7对于温度之相关性，搭配电阻R2及电阻R3来产生一参考电压V_REF。然而，参考电压产生电路100至少需使用三个电流路径（亦即，电流I1～I3所分别流过的路径），以及参考电压产生电路100之电源抑制比（power supply rejection ratio，PSRR）会受到电阻R2及电阻R3的影响而偏低，因此，参考电压产生电路100不仅耗费较多的能量，参考电压V_REF受到供应电压源VDD的扰动变化也会十分明显。 [0004] 此外，为了要提高参考电压产生电路的电源抑制比，通常会在参考电压产生电路之核心电路连接一预调节电路（pre-regulator circuit）。请参考图2，图2为另一传统参考电压产生电路的局部电路示意图。参考电压产生电路200包括复数个金属氧化物半导体场效晶体管M1～M18、复数个双载子晶体管Q1～Q5以及复数个电阻R1～R2，其中参考电压产生电路200是利用该预调节电路来产生一调节电压V_REG，以抑制一供应电压源VDD对一参考电压V_REF的干扰。本领域技术人员应可藉由分析图2所示之电路而得知，参考电压产生电路200所需之晶体管元件数量偏多，以及参考电压产生电路200会同时产生正反馈（positive feedback）与负反馈（negative feedback）效应，因此，电路必须要经由适当地设计来使正反馈效应小于负反馈效应，此外，当参考电压产生电路200运作于较高的操作频率（operation frequency）时，其电源抑制比会大幅下降，导致参考电压产生电路200在宽频带（wide band）的应用会受到限制。 [0005] 请参考图3，图3为另一传统参考电压产生电路的局部电路示意图。参考电压产生电路300包括复数个金属氧化物半导体场效晶体管M1～M12、电阻R1、以及复数个电容（capacitor）C1及C2。虽然参考电压产生电路300经由图3所示之电路架构而提升其电源抑制比且减少晶体管元件的使用，但参考电压产生电路300却存在着对温度改变较为敏感的问题。此外，图1至图3所示之参考电压产生电路100～300之中的一部份晶体管元件，均会产生衬底效应（body effect），因而造成所对应的阈值电压（threshold voltage）有所改变。 [0006] 因此，如何同时实现具有低温度系数、宽频高电源抑制比、低制造成本以及低衬底效应的参考电压产生电路，是为有待解决之议题。 发明内容[0007] 本发明的目的在于提供一种利用较少的电流供应路径、晶体管栅极源极电压差之组合，以及具有共源极组态之反馈电路制成的参考电压产生电路及其参考电压产生方法，以及相关的电压调节电路及其电压调节方法，来解决上述之问题。 [0008] 为了实现上述目的，本发明提供了一种参考电压产生电路。该参考电压产生电路包括一电流供应电路以及一核心电路。该电流供应电路用以提供复数个电流。该核心电路耦接于该电流供应电路，用以接收该复数个电流，并依据所接收之该复数个电流来产生一参考电压。该核心电路包括一第一晶体管、一第二晶体管以及一第三晶体管，其中该第一晶体管与该第三晶体管依据所接收的该复数个电流中之一第一电流以分别产生一第一栅极源极电压差及一第三栅极源极电压差，该第二晶体管依据所接收的该复数个电流中之一第二电流以产生一第二栅极源极电压差，以及该参考电压依据该第一栅极源极电压差、该第二栅极源极电压差及该第三栅极源极电压差来产生。 [0009] 为了实现上述目的，本发明还提供了一种电压调节电路。该电压调节电路包括一第一反馈电路以及一第二反馈电路。该第一反馈电路具有共源极组态，用以接收一第一特定电压来产生一第二特定电压，其中该第一特定电压依据一未调节电压所产生。该第二反馈电路具有共源极组态，用以至少接收该第二特定电压来产生一调节电压。 [0010] 为了实现上述目的，本发明还提供了另一种参考电压产生电路。该参考电压产生电路包括一电压调节电路、一电流供应电路以及一核心电路。该电压调节电路包括一第一反馈电路及一第二反馈电路。该第一反馈电路具有共源极组态，用以接收一第一特定电压来产生一第二特定电压，其中该第一特定电压依据一未调节电压所产生。该第二反馈电路具有共源极组态，用以至少接收该第二特定电压来产生一调节电压。该电流供应电路耦接于该电压调节电路，用以接收该调节电压来提供复数个电流。该核心电路耦接于该电压调节电路与该电流供应电路，用以接收该复数个电流来产生该第一特定电压以及一参考电压。 [0011] 为了实现上述目的，本发明还提供了一种参考电压产生方法。该参考电压产生方法包括以下步骤：提供复数个电流；使用一第一晶体管与一第三晶体管来依据该复数个电流中之一第一电流以分别产生一第一栅极源极电压差及一第三栅极源极电压差；使用一第二晶体管来依据该复数个电流中之一第二电流以产生一第二栅极源极电压差；以及依据该第一栅极源极电压差、该第二栅极源极电压差及该第一栅极源极电压差来产生一参考电压。 [0012] 为了实现上述目的，本发明还提供了一种电压调节方法。该电压调节方法包括下列步骤：使用具有共源极组态之一第一反馈电路，来接收一第一特定电压并据以产生一第二特定电压，其中该第一特定电压是依据一未调节电压所产生；以及使用具有共源极组态之一第二反馈电路，来接收该第二特定电压并据以产生一调节电压。 [0013] 为了实现上述目的，本发明还提供了另一种参考电压产生方法。该参考电压产生方法包括下列步骤： [0014] 使用具有共源极组态之一第一反馈电路，来接收一第一特定电压并据以产生一第二特定电压，其中该第一特定电压依据一未调节电压所产生；使用具有共源极组态之一第二反馈电路，来接收该第二特定电压并据以产生一调节电压；接收该调节电压以提供复数个电流；以及接收该复数个电流，并据以产生该第一特定电压以及一参考电压。 [0016] 图1为传统参考电压产生电路的局部电路示意图。 [0017] 图2为另一传统参考电压产生电路的局部电路示意图。 [0018] 图3为另一传统参考电压产生电路的局部电路示意图。 [0020] 图5为图4所示之参考电压产生电路之一实施例的电路图。 [0021] 图6a为本发明广义的参考电压产生电路之另一实施例的功能方块示意图。 [0022] 图6b为图6a所示之电压调节电路的一实施例的示意图。 [0023] 图7为图6a所示之电压调节电路的另一实施例的示意图。 [0024] 图8为本发明参考电压产生电路之另一实施例的示意图。 [0025] 图9为图8所示之参考电压产生电路在不同供应电压源下电源抑制比对频率的模拟结果。 [0026] 图10为图8所示之参考电压产生电路在不同供应电压源下参考电压对温度的模拟结果。 [0027] 图11为图8所示之参考电压产生电路之参考电压对时间的关系图。 [0028] 【主要元件符号说明】 [0029] 参考电压产生电路 100、200、300、400、500、600、800 [0030] 电源供应电路 110、410、510 [0031] 核心电路 120、310、420、520 [0032] 电压调节电路 630、730 [0033] 反馈电路 640、650、740、750、760 [0034] 启动电路 870 [0035] 晶体管 M1～M18、MS1、MS2、MN1～MN3、MP3、MN61、 [0036] MP61、MN71、MP71、MN72、MP72、MN73、MP73、[0037] MN74、MP74、MN81～MN84、MP81～MP85、Q1 [0038] Q5 [0039] 电阻 R、R1、R2 [0040] 电容 C1、C2 [0041] 负载单元 L1、L2 具体实施方式[0042] 为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。 [0043] 首先，依据本发明之一实施例，其揭示一种未连接具有调节电压功能之电路即可提升电源抑制比之电路架构。请参考图4，图4为本发明广义的参考电压产生电路之一实施例的功能方块示意图。参考电压产生电路400包括一电流供应电路410以及一核心电路420，其中核心电路420包括（但本发明并不局限于此）一第一晶体管M1、一第二晶体管M2以及一第三晶体管M3。如图4所示，电流供应电路410用以提供具有一第一电流I1及一第二电流I2之复数个电流，以及核心电路420耦接于电流供应电路410，用以接收包括第一电流I1及第二电流I2之该复数个电流，并依据所接收之该复数个电流来产生一参考电压V_REF，更具体地说，第一晶体管M1与第三晶体管M3会依据所接收的第一电流I1以分别产生一第一栅极源极电压差（gate-to-source voltage）VGS1及一第三栅极源极电压差VGS3，第二晶体管M2会依据所接收的第二电流I2以产生一第二栅极源极电压差VGS2，以及参考电压V_REF会依据第一栅极源极电压差VGS1、第二栅极源极电压差VGS3及第三栅极源极电压差VGS3来产生，举例来说，参考电压V_REF可表示为上述之栅极电压差的函数（function），亦即，V_REF=f(VGS1,VGS2,VGS3)。由于栅极源极电压差可经由工艺及电流供应电路410所供应之电流来调整，以及采用适当数目的晶体管来取代电阻性（resistive）元件可降低电源受到杂讯（noise）的干扰，因此，所产生之参考电压V_REF便可具有低压降电压差以及较低的杂讯干扰之特性。 [0044] 请参考图5，图5为图4所示之参考电压产生电路400之一实施例的电路图。参考电压产生电路500包括（但并不局限于此）一电流供应电路510以及一核心电路520。于此实施例中，核心电路520包括一第一晶体管MN1、一第一晶体管MN2及一第一晶体管MP3。第一晶体管MN1具有一第一栅极（gate）、一第一漏极（drain）以及一第一源极（source）；第二晶体管MN2具有一第二漏极、一第二栅极以及一第二源极，其中该第二漏极接收自电源供应电路510产生的一第二电流Iy，以及该第二源极耦接于该第一栅极；以及第三晶体管MP3具有一第三栅极、一第三漏极以及一第三源极，其中该第三源极接收自电源供应电路 510产生的一第一电流Ix，该第三源极耦接于该第二栅极，以及该第三栅极与该第三漏极耦接于该第一漏极，此外，由于该第一源极耦接于一接地端（ground），因此，该第三栅极所产生之一参考电压V_REF与第一晶体管MN1之第一栅极源极电压差VGS1、第二晶体管MN2之第二栅极源极电压差VGS2及第三晶体管MP3之第三栅极源极电压差VGS3的关系式为V_REF=VGS1+VGS2+VGS3。请注意，于此实施例中，第一晶体管MN1及第二晶体管MN2为N型掺杂（n-type doping），而第三晶体管MP3之掺杂类型（doping type）为P型掺杂（p-type doping）（亦即，不同于第一晶体管MN1及第二晶体管MN2之掺杂类型），因此，第三栅极源极电压差VGS3为负值（亦即，VGS3=-|VGS3|），而第一栅极源极电压差VGS1与第二栅极源极电压差VGS2均为正值，故上述之参考电压关系式亦可表示为V_REF=|VGS1|+|VGS2|-|VGS3|。 [0045] 此外，电源供应电路510包括一第四晶体管MS1及一第五晶体管MS2所组成的一电流镜（current mirror）电路，其接收一供应电压VDD以仅提供第一电流Ix及第二电流Iy给核心电路520，使核心电路520仅依据第一电流Ix及第二电流Iy来决定参考电压V_REF。值得注意的是，以上仅供说明之需，并非用来做为本发明之限制。于一设计变化中，电源供应电路510亦可由其他电路架构来加以实作，举例来说，采用一折叠电路（folded circuit）来提供所需之电流。另外，第一晶体管MN1、第二晶体管MN2及第三晶体管MP3之掺杂类型，亦可依据不同的电路设计来加以调整。于另一设计变化中，除了上述复数个栅极源极电压差VGS1～VGS3的一特定组合|VGS1|+|VGS2|-|VGS3|之外，参考电压V_REF亦可经由适当电路设计，来依据上述复数个栅极源极电压差VGS1～VGS3的其他组合（例如，V_REF=|VGS1|-|VGS2|-|VGS3|）而决定之。此外，第一晶体管MN1之该第一源极亦可耦接于非接地电压，进而调整参考电压V_REF之输出准位。 [0046] 值得注意的是，核心电路520是利用适当地堆迭上述之晶体管以降低参考电压V_REF对温度的敏感性。举例来说，N型掺杂类型之晶体管的阈值电压（threshold voltage）Vthn及P型掺杂类型之晶体管的阈值电压Vthp对温度的函数可分别表示为： [0047] Vthn(T)=Vthn(T0)-βvthn(T-T0)，以及 [0048] |Vthp(T)|=|Vthp(T0)|-βvthp(T-T0)，其中βvthn及βvthp分别为阈值电压Vthn及阈值电压Vthp之温度系数（temperature coefficient），以及T及T-0分别为目前温度及参考温度（reference temperature）。另外，N型掺杂类型晶体管的电子迁移率（electron mobility）μn及P型掺杂类型晶体管的空穴迁移率（hole mobility）μp对温度的函数可分别表示为： [0049] 以及 其中βμn及βμp分别为电子迁移率μn及空穴迁移率μp之温度系数。因此，于图5所示之实施例中，藉由[0050] 可得 [0051]其中βvthn1、βvthn2及 βvthp3分别为晶体管MN1～MP3之阈值电压温度系数，(W/L)MN1、(W/L)MN2及(W/L)MP3分别为晶体管MN1～MP3之长宽比（aspect ratio），电流ID之量值等于第一电流Ix与第二电流Iy之量值，以及Cox为氧化物（oxide）电容。由上述关系式可知，经由适当地调整工艺参数（process parameter）及供应电流之后，即可得到具有低温度系数之参考电压V_REF。 [0052] 此外，核心电路520利用适当地堆迭复数个晶体管，亦可得到较佳的电源抑制比。举例来说，如图5所示，核心电路520还包括一电阻性元件（例如，一电阻R），耦接于第一晶体管MN1的该第一源极与该第一栅极之间。以下是由一端点N1来分析参考电压产生电路500之电源抑制比。由图5可知，第二晶体管MN2及第三晶体管MP3皆为共栅极（common gate）放大，进而增加操作频宽，此外，虽然第一晶体管MN1具有米勒效应（Miller effect），不过可以藉由第三晶体管MP3连接为二极管（diode）模式来降低米勒效应，因此，参考电压产生电路500的电源抑制比，藉由将复数个晶体管堆迭来提升其电源抑制比的大小及其操作频宽。举例来说，以小信号模型（small signal model）来分析参考电压产生电路500，可得其电源抑制比PSRR500： [0053] [0054] ，其中所推导出的电源抑制比PSRR500以分贝（dB）为单位，gR_MS1及gR_MN1分别为晶体管MP1及晶体管MN1之输出电导（conductance），gB为电阻RB的倒数，以及gMN1、gMN2及gMP3-分别为晶体管MN1、晶体管MN2及晶体管MP3之跨导（transconductance）。由于熟习技艺者应可藉由小信号模型及基尔霍夫定律（Kirchhoffs law）来得到以上结果，故推导过程在此便不再赘述以求简洁。 [0055] 如上文所述，除了针对参考电压产生电路之核心电路进行电路改良设计，亦可藉由将核心电路耦接至电压调节电路来提升参考电压产生电路之电源抑制比。请一并参考图6a与图6b，图6a为本发明广义的参考电压产生电路之另一实施例的功能方块示意图，以及图6b为图6a所示之电压调节电路的一实施例的示意图。参考电压产生电路600包括图4所示之电流供应电路410及核心电路420，以及一电压调节电路630，其中电压调节电路630耦接于电流供应电路410及核心电路420，并包括具有共源极组态（common source configuration）的一第一反馈电路640（feedback circuit）以及具有共源极组态的一第二反馈电路650。第一反馈电路640用以接收来自于核心电路420之一第一特定电压V_S1来产生一第二特定电压V_S2，其中第一特定电压V_S1依据电源供应电路410所接收之一未调节电压所产生。第二反馈电路650用以接收第二特定电压V_S2来产生一调节电压V_REG，进而使核心电路420依据调节电压V_REG来产生参考电压V_REF，其中调节电压V_REG在未被调节之前，为电源供应电路410所接收之未调节电压。 [0056] 另外，于此实施例中，第一反馈电路640包括一晶体管MP61以及一负载单元（load unit）L1，以及第二反馈电路650包括一晶体管MN61以及一负载单元L2。由图6b可知，可将晶体管MP61之源极耦接至参考电压产生电路600中最高准位之偏压，及/或将晶体管MN61之源极耦接至参考电压产生电路600中最低准位之偏压，亦即，晶体管MP61之源极及/或晶体管MN61之源极分别与晶体管MP61之基极（body）及/或晶体管MN61之基极等电位，因此，电压调节电路630之中的晶体管均可无需考量衬底效应的影响。值得注意的是，由于第一反馈电路640及第二反馈电路650均具有共源极组态以及均为负反馈电路，因此，可有效抑制供应电压源对调节电压V_REG之干扰。 [0057] 请参考图7，图7为图6a所示之电压调节电路的另一实施例的示意图。电压调节电路730是基于图6b所示之电压调节电路630之电路架构，其中电压调节电路730与电压调节电路630主要的差别在于：电压调节电路730除了包括分别基于图6b所示之第一反馈电路640及第二反馈电路650之电路架构的一第一反馈电路740及一第二反馈电路750之外，另包括一第三反馈电路760与复数个晶体管MP74、MN74。于此实施例中，第一反馈电路740包括一晶体管MP71以及一晶体管MN71；第二反馈电路750包括一晶体管MP72以及一晶体管MN72；以及第三反馈电路760包括一晶体管MP73以及一晶体管MN73。值得注意的是，对于晶体管MP71来说，晶体管MN71为由晶体管MN71、晶体管MP73以及晶体管MN73所组成之一电流镜的负载（亦即，图6b所示之负载单元L1）；相似地，对于晶体管MN72来说，晶体管MP72为由晶体管MP72、晶体管MP74以及晶体管MN74所组成之另一电流镜的负载（亦即，图6b所示之负载单元L2）。如上所述，第一反馈电路740用以接收一第一特定电压V_S1来产生一第二特定电压V_S2，以及第二反馈电路750用以接收第二特定电压V_S2来产生一调节电压V_REG，此外，第三反馈电路760用以接收一第三特定电压V_S3，来产生一第四特定电压V_S4，以及第一反馈电路740另接收第四特定电压V_S4，并依据第四特定电压V_S4来产生第二特定电压V_S2，换言之，第一反馈电路740是依据第一特定电压V_S1与第四特定电压V_S4中至少其一来产生第二特定电压V_S2。由图7可知，电压调节电路730所包括的三个反馈电路740～760均为具有共源极组态之负反馈电路，因此，供应电压VDD对调节电压V_REG的干扰便可有效抑制。 [0058] 请参考图8，图8为本发明参考电压产生电路之另一实施例的示意图。于此实施例中，参考电压产生电路800包括图5所示之电源供应电路510及核心电路520、图7所示之电压调节电路730以及一启动电路（startup circuit）870。电流供应电路510耦接于电压调节电路730，用以接收经由电压调节电路730调节后的调节电压V_REG来提供复数个电流（例如，第一电流Ix及第二电流Iy）。核心电路520耦接于电压调节电路730与电流供应电路510，用以接收该复数个电流（例如，第一电流Ix及第二电流Iy）来产生一第一特定电压V_S1以及一参考电压V_REF。启动电路870耦接于耦接于电流供应电路510、核心电路520及电压调节电路730，并包括复数个晶体管MN81、MN82、MN83、MN84、MP81、MP82、MP83、MP84及MP85，用以维持参考电压产生电路800之正常运作。此外，于此实施例中，电压调节电路730还包括耦接于晶体管MN72之栅极与漏极之间的一电容C1，以及耦接于调节电压V_REG与接地端之间的一电容C2，其中电容C1用以提升参考电压产生电路800之电源抑制比。关于参考电压产生电路800采用电压调节电路730之负反馈机制来抑制供应电压源VDD之电源涟波（ripple）对参考电压V_REF的影响，请参考以下说明。 [0059] 当供应电压源VDD因电源涟波之小信号而上升时，调节电压V_REG亦随之上升（亦即，此时为未调节电压），接着，晶体管MS2为了维持固定的供应电流，会将晶体管MS2之栅极电压升高。在一第一反馈路径中，一第一特定电压V_S1会因为晶体管MS1作用而下降，并经由具有共源极组态之第一反馈电路740放大以提升一第二特定电压V_S2（亦即，晶体管MN72之栅极电压），接着，第二特定电压V_S2经由具有共源极组态之第二反馈电路750放大以降低调节电压V_REG，进而抑制供应电压源VDD之电源涟波对参考电压V_REF的影响。在一第二反馈路径中，一第三特定电压V_S3（亦即，晶体管MS2之栅极电压）会经由具有共源极组态之第三反馈电路760放大以降低一第四特定电压V_S4（亦即，晶体管MP73之漏极电压），接着，第四特定电压V_S4会经由第一反馈电路740放大以提升第二特定电压V_S2，第二特定电压V_S2再次经由第二反馈电路750放大以降低调节电压V_REG，进而抑制供应电压源VDD之电源涟波对调节电压V_REG的影响。 [0060] 此外，以小信号模型及基尔霍夫定律来分析参考电压调节电路730，可得其电源抑制比PSRR730： [0061] [0062] ，其中所推导出的电源抑制比PSRR730以分贝（dB）为单位，因此，可求得参考电压产生电路800之电源抑制比PSRR800（为PSRR500与PSRR730之和）： [0063]，其中所推导出的电源抑制比PSRR800以分贝为单位，gR_MS1、gR_MN2及gR_MN71分别为晶体管MP1、MN2及MN71之输出电导，gB为电阻RB的倒数，gMN1、gMN2、gMP3、gMP71及gMN72-分别为晶体管MN1、MN2、MP3、MP71及MN72之跨导，以及gds_MS1、gds_MN1及gds_MP72分别为晶体管MS1、MN1及MP72之漏极-源极电导（drain-to-source conductance）。 [0064] 请参考图9，图9为利用以上推导之公式来模拟图8所示之参考电压产生电路800在不同供应电压源VDD下电源抑制比PSRR800对频率的关系图。如图9所示，电源抑制比PSRR800于低操作频率时可达120dB以上，以及于1MHz操作频率（供应电压源VDD较低时）时仍可达90dB左右。请参考图10，图10为利用以上推导之公式来模拟图8所示之参考电压产生电路800在不同供应电压源VDD下参考电压V_REF对温度的关系图。由图10可知，参考电压V_REF（单位为mV（毫伏））具有相当低的温度系数，以及于不同供应电压源VDD下仍然保有此优点。请参考图11，图11为在不同供应电压源VDD下施加一电压脉冲（pulse）（+0.5伏特～-0.5伏特）以测试图8所示之参考电压产生电路800之线性调节率（line regulation）所得到的参考电压V_REF（单位为mV）对时间（单位为μs（微秒））的关系图。如图11所示，参考电压产生电路800（操作于1MHz）之线性调节率为： [0065] [0066] ，换言之，参考电压产生电路800具有良好的线性调节能力。 [0067] 综合上述，本发明所揭示之参考电压产生电路，是利用将复数个晶体管经由适当地堆迭排列来产生具有低温度系数的参考电压，其中亦采用共栅极组态之晶体管来增加操作频宽。此外，本发明所揭示之参考电压产生电路亦运用一种包括两个以上共源极组态反馈电路的电压调节电路来提升参考电压产生电路之电源抑制比，其中该电压调节电路还包括其他共源极组态反馈电路，以及该电压调节电路所具有之反馈电路均可为负反馈电路，因此，参考电压产生电路之电源抑制比得以大幅提升，并且可应用于宽频带之操作应用，举例来说，可应用于射频（radio frequency，RF）系统之稳压电路。再者，本发明所揭示之参考电压产生电路亦可应用于低压差线性稳压器（low dropout linear regulator，LDO）。简言之，本发明之参考电压产生电路同时具有低温度系数、宽频高电源抑制比、低工艺成本、低衬底效应及/或低线性调节率，进而提供在宽频带应用中仍具备良好抑制电源杂讯能力的电路解决方案。 |
||||||
QQ群二维码
意见反馈
意见反馈