升压电路 |
|||||||
| 申请号 | CN201310068358.3 | 申请日 | 2013-03-04 | 公开(公告)号 | CN103368385B | 公开(公告)日 | 2017-06-09 |
| 申请人 | 三美电机株式会社; | 发明人 | 井上文裕; | ||||
| 摘要 | 本 发明 提供一种 升压 电路 ，其能够扩大可使用的电源 电压 范围。升压电路具备：电容器；晶体管，其与所述电容器连接；以及基准电压产生电路，其将使对 电源电压 的升压率根据所述电源电压而变化的基准电压提供给所述晶体管。在所述电源电压高于预定值时，所述基准电压产生电路以所述电源电压高的时候的所述升压率小于所述电源电压低的时候的升压率的方式，将所述基准电压供给至所述晶体管，在所述电源电压低于所述预定值时，所述基准电压产生电路以所述电源电压高的时候的所述升压率大于所述电源电压低的时候的升压率的方式将所述基准电压供给至所述晶体管。 | ||||||
| 权利要求 | 1.一种升压电路，其具备： |
||||||
| 说明书全文 | 升压电路技术领域[0001] 本发明涉及具备用于进行升压的电容器的升压电路。 背景技术[0003] 专利文献1：日本特开2010-239609号公报 发明内容[0005] 因此，本发明的目的在于提供一种能够扩大可使用的电源电压范围的升压电路。 [0006] 为了达成上述目的，本发明涉及的升压电路具备： [0007] 电容器； [0008] 晶体管，其与所述电容器连接；以及 [0009] 基准电压产生电路，其将使对电源电压的升压率根据所述电源电压而变化的基准电压提供给所述晶体管。 [0011] 图1是时钟升压器（clock booster）电路的一个结构例。 [0012] 图2是时钟升压器电路的时钟定时（clock timing）。 [0013] 图3是表示基准电压相对于电源电压的变化例的图。 [0014] 图4A是基准电压产生电路的一个结构例。 [0015] 图4B是基准电压产生电路的一个结构例。 [0016] 图4C是基准电压产生电路的一个结构例。 [0017] 图5是时钟升压器电路的一个结构例。 [0018] 图6是时钟升压器电路的一个结构例。 [0019] 图7是时钟升压器电路的一个结构例。 [0020] 图8是时钟升压器电路的一个结构例。 [0021] 图9是时钟升压器电路的一个结构例。 [0022] 图10是电荷泵电路的一个结构例。 [0023] 图11是电荷泵电路的时钟定时。 [0024] 图12是电荷泵电路的一个结构例。 [0025] 图13是电荷泵电路的一个结构例。 [0026] 图14是电荷泵电路的一个结构例。 [0027] 图15是基准电压产生电路的一个结构例。 [0028] 图16是表示基准电压V6与升压电压V5、V17的相对于电源电压VDD的变化的一例的图。 [0029] 图17是可变电阻的结构例。 [0030] 图18是MOSFET的Vgs-Id特性。 [0031] 图19是MOSFET的Vgs-Id特性（纵轴为log标度（scale））。 [0032] 图20是表示电压V6b的变化的图。 [0033] 符号说明 [0034] 1、2、3A、3B、3C、3D：时钟升压器电路 [0035] 4A、4B、4C、4D：电荷泵（charge pump）电路 [0036] 14、14A、14B、14C、14D：基准电压产生电路 [0037] 41：非反相放大电路 [0038] 42：反相放大电路 [0039] C0、C0’：采样电容器（sampling capacitor） [0040] M0、M0’：采样晶体管（sampling transistor） [0041] M1、M1’：输出晶体管 具体实施方式[0042] 以下参照附图对本发明的实施方式进行说明。另外，在各图中，在栅极附加了圆圈的晶体管表示P沟道型MOSFET，栅极没有带圆圈的晶体管表示N沟道型MOSFET。 [0043] <第一实施方式> [0044] 图1是第一实施方式涉及的时钟升压器电路1的结构图。时钟升压器电路1对从振荡电路11供给的GND-VDD振幅的时钟信号的电压V1进行升压后将其输出。时钟升压器电路1具有采样电容器C0、与采样电容器C0连接的晶体管M0、以及基准电压产生电路14。基准电压产生电路14将使对电源电压VDD的升压率根据电源电压VDD而变化的基准电压V6提供给晶体管M0。另外，时钟升压器电路1具有晶体管M1、M2、振荡电路11、以及反相器（inverter）12、13来作为用于对电源电压VDD进行升压的其他电路构件。 [0045] 基准电压产生电路14产生用于对电源电压VDD进行升压的基准电压V6，并将基准电压V6提供给晶体管M0的作为控制电极的栅极。晶体管M0是根据从基准电压产生电路14供给的基准电压V6而被控制、并将任意的电荷充入（charge）采样电容器C0的开关。 [0046] 晶体管M0以源跟随器（source follower）的连接方法连接于采样电容器C0。晶体管M0具有与电源电压VDD连接的漏极作为第一主电极，并具有经节点N4与采样电容器C0的单个输出侧电极连接的源极来作为第二主电极。 [0047] 作为晶体管M0的具体示例，可列举Depletion NMOS（耗尽型N沟道MOSFET）、Native NMOSFET（本位型N沟道MOSFET）、Enhancement NMOSFET（增强型N沟道MOSFET）等。 [0048] 通过这样的电路结构，在反相器13与采样电容器C0相连接的节点N3成为高电平的升压时，晶体管M0自动截止。 [0049] 时钟升压器电路1按照图2的时钟定时进行动作。在节点N1、N3为低（low）电平时，采样电容器C0的电压V4上升到依赖于从基准电压产生电路14供给的基准电压V6的电压V6a，电荷被蓄积在采样电容器C0中。设晶体管M0的栅极阈值电压为Vth，则电压V6a用下式表示。 [0050] V6a=V6-Vth···（1） [0051] 另一方面，在节点N1、N3为高（High）电平时，采样电容器C0的时钟信号输入侧的电极电压从GND变更为VDD。因此，作为对电源电压VDD进行升压而得到的电压（升压电压）V5，从源极与节点N4连接的晶体管M1的漏极（晶体管M1的漏极与晶体管M2的漏极相连接的节点N5）输出： [0052] V5=VDD+V6a [0053] =VDD+V6-Vth···（2）。 [0054] 例如，在晶体管M0为耗尽型N沟道MOSFET时，若设常温时的栅极阈值电压Vth为-0.6V， [0055] 则V5=VDD+V6+0.6···（3）， [0056] 在晶体管M0为本位型N沟道MOSFET时，若设常温时的栅极阈值电压Vth为0V， [0057] 则V5=VDD+V6···（4）， [0058] 在晶体管M0为增强型N沟道MOSFET时，若设常温时的栅极阈值电压Vth为0.6V，[0059] 则V5=VDD+V6-0.6···（5）， [0060] 图3是表示基准电压V6相对于电源电压VDD的变化例的图。如图3的（a）、图3的（b）、图3的（c）中的任一个所示的那样，基准电压产生电路14通过使基准电压V6变化，能够使采样电容器C0的电压V6a（=V6-Vth）的升压率根据电源电压VDD而变化。 [0061] 图3的（a）是与电源电压VDD无关而产生恒定的基准电压V6的例子。图3的（b）是随着电源电压VDD增加而使基准电压V6线形地减少的例子。图3的（c）是随着电源电压VDD增加而使基准电压V6阶梯状地减少的例子。 [0062] 例如，晶体管M0为增强型N沟道MOSFET、如图3的（a）那样使基准电压V6变化时的升压率能够如下地进行计算。根据上述式子（5），在电源电压VDD为2V时，在基准电压V6为1.6V的情况下，升压电压V5为3V，因此升压率（=V5/VDD）为1.5倍。另外，即使电源电压VDD上升到4V，在基准电压V6仍为1.6V的情况下，升压电压V5为5V，因此，升压率减少到1.25倍。 [0063] 另外，晶体管M0为增强型N沟道MOSFET、如图3的（b）那样使基准电压V6变化时的升压率能够如下地进行计算。根据上述式子（5），在电源电压VDD为2V时，在基准电压V6为1.6V的情况下，升压电压V5为3V，因此升压率（=V5/VDD）为1.5倍。另外，电源电压VDD上升到4V时，在基准电压V6减少到1.2V的情况下，升压电压V5为4.6V，因此，升压率减少 到1.15倍。 [0064] 对于图3的（c）的情况也是一样。另外，对于晶体管M0为耗尽型、本位型的情况也是一样的。 [0065] 这样，能够随着电源电压VDD上升而减小升压率，能够随着电源电压VDD减小而增加升压率，因此能够扩大可使用的电源电压VDD的范围。例如，因为能够限制如果电源电压VDD升高而超过工艺的耐压的升压，因此能够避免故障导致的可靠性降低。此外，即使电源电压VDD很低，也能够避免升压电压V5上升不到所希望的值。 [0066] <基准电压产生电路14的结构例> [0067] 图4A、图4B、图4C表示了能够生成根据电源电压VDD而使升压率变化的基准电压V6的基准电压产生电路14的结构例。根据图4A的基准电压产生电路14A，能够生成如图3的（a）、图3的（c）那样变化的基准电压V6。根据图4B的基准电压产生电路14B，能够生成如图3的（a）、图3的（c）那样变化的基准电压V6。根据图4C的基准电压产生电路14C，能够生成如图3的（b）那样变化的基准电压V6。 [0068] 图4A的基准电压产生电路14A具有：输出预定的电压VREF的电压跟随器（voltage follower）21；插入在电压跟随器21的输出端子与地线之间的梯形电阻（ladder resistance）22；以及选择梯形电阻22的分压点的开关电路23。基准电压产生电路14A，根据与每个电源电压VDD对应地保存的寄存器24的寄存器数据，来使开关电路23接通、断开，从而能够生成如图3的（a）、图3的（c）那样变化的基准电压V6。 [0069] 图4B的基准电压产生电路14B具有在非反相输入端子输入电压VREF的运算放大器25。运算放大器25的输出端子与地线之间的电压被可变电阻26和固定电阻27分压并进行负反馈。基准电压产生电路14B，根据与每个电源电压VDD对应地保存的寄存器24的寄存器数据，变更可变电阻26的电阻值。由此，运算放大器25的增益根据电源电压VDD而变化，因此能够生成如图3的（a）、图3的（c）那样变化的基准电压V6。 [0070] 图4C的基准电压产生电路14C具有在非反相输入端子输入电压VREF的运算放大器30。运算放大器30的输出端子与电源电压VDD之间的电压被固 定电阻29和固定电阻28分压并进行负反馈。基准电压产生电路14C通过以电压VREF为基准来使电源电压VDD反相放大，能够生成如图3的（b）那样变化的基准电压V6。 [0071] <第二实施方式> [0072] 图5是第二实施方式涉及的时钟升压器电路2的结构图。对于与上述的实施方式相同的结构省略说明。时钟升压器电路2是以基准电压V6对采样电容器C0进行充电的电路。通过基准电压产生电路14生成的基准电压V6被提供给晶体管M0的漏极。对与晶体管M0的栅极连接的节点N7，例如输入恒定的电压。 [0073] 因此，根据本结构，能够随着电源电压VDD上升而减少升压率，能够随着电源电压VDD减少而增加升压率，因此能够扩大可使用的电源电压VDD的范围。 [0074] <第三实施方式A> [0075] 图6是第三实施方式涉及的时钟升压器电路3A的结构图。对于与上述的实施方式相同的结构省略说明。时钟升压器电路3A是这样的电路：从与晶体管M1、M1’的漏极连接的节点N5、N5’，同时生成为彼此反相的时钟电压的升压电压V5、V5’。 [0076] 时钟升压器电路3A具备：采样电容器C0、C0’、与采样电容器C0、C0’连接的晶体管M0、M0’、以及基准电压产生电路14。基准电压产生电路14将使对电源电压VDD的升压率根据电源电压VDD而变化的基准电压V6提供给晶体管M0、M0’的作为控制电极的栅极。时钟升压器电路3A还具有晶体管M1、M2、M1’、M2’、振荡电路11、反相器12、13来作为用于对电源电压VDD进行升压的其他电路构件。 [0077] 时钟升压器电路3A按照图2的时钟定时而进行动作。 [0078] （1）在节点N1为低电平时，节点N2为高电平，节点N3为低电平。 [0079] ·由于对电容器C0以GND为基准采样到（V6-（M0的Vth）），因此，节点N4为（V6-（M0的Vth））。 [0080] ·晶体管M1截止、晶体管M2导通，升压电压V5为低电平。 [0081] ·电容器C0’以VDD为基准升高、升压并且晶体管M0’截止，因此，节 点N4’为（VDD+（V6-（M0’的Vth）））。 [0082] ·晶体管M1’导通，晶体管M2’截止，节点N4’的电压被输出到节点N5’（高电平：VDD+（V6-（M0’的Vth）））。 [0083] （2）在节点N1为高电平时，节点N2为低电平，节点N3为高电平。 [0084] ·由于对电容器C0’以GND为基准采样到（V6-（M0的Vth）），因此，节点N4’为（V6-（M0’的Vth））。 [0085] ·晶体管M1’截止、晶体管M2’导通，升压电压V5’为低电平。 [0086] ·电容器C0以VDD为基准升高、升压并且晶体管M0截止，因此，节点N4为（VDD+（V6-（M0的Vth）））。 [0087] ·晶体管M1导通，晶体管M2截止，节点N4的电压被输出到节点N5（高电平：VDD+（V6-（M0的Vth）））。 [0088] 通过重复（1）和（2），从节点N5、N5’输出升压后的时钟（N5与N5’为反相的关系）。 [0089] <第三实施方式B> [0090] 图7是作为时钟升压器电路3A的变形例的时钟升压器电路3B的结构图。相对于时钟升压器电路3A，追加了开关SW1、SW2、SW1’、SW2’。开关SW1、SW2、SW1’、SW2’是将供给到晶体管M0、M0’的栅极的控制电压有选择地切换为基准电压V6或者GND的切换电路。开关SW1、SW2、SW1’、SW2’与从振荡电路11供给的时钟信号同步地接通、断开。开关SW1、SW2、SW1’、SW2’例如以由MOSFET构成为宜。 [0091] 在基准电压V6接近VDD电位的条件下，在晶体管M0、M0’使用本位型或者耗尽型N沟道MOSFET的情况下，若采用本结构则是正合适的。即，在基准电压V6接近电源电压VDD的情况下，栅极-源极间电压接近0V，因此，在晶体管M0、M0’为本位型或者耗尽型的N沟道MOSFET的情况下，晶体管M0、M0’有可能不截止。根据本结构，能够抑制产生从节点N4、N4’向VDD的泄漏路径（leak path），因此能够防止陷入不能升压的状态。 [0092] 时钟升压器电路3B按照图2的时钟定时而进行动作。 [0093] （1）在节点N1为低电平时，节点N2为高电平，节点N3为低电平。 [0094] ·在开关SW1接通、开关SW2断开时，对节点N7施加基准电压V6。 [0095] ·在开关SW1’断开、开关SW2’接通时，对节点N7’施加GND。 [0096] ·由于对电容器C0以GND为基准采样到（V6-（M0的Vth）），因此，节点N4为（V6-（M0的Vth））。 [0097] ·晶体管M1截止、晶体管M2导通，升压电压V5为低电平。 [0098] ·电容器C0’以VDD为基准升高、升压并且晶体管M0’截止，因此，节点N4’为（VDD+（V6-（M0’的Vth）））。由于晶体管M0’的栅极电位为GND，因此晶体管M0’的栅极-源极间电压Vgs为-VDD以下，即使晶体管M0’使用本位型或者耗尽型的N沟道MOSFET，也不会产生泄漏电流。 [0099] ·晶体管M1’导通，晶体管M2’截止，节点N4’的电压被输出到节点N5’（高电平：VDD+（V6-（M0’的Vth）））。 [0100] （2）在节点N1为高电平时，节点N2为低电平，节点N3为高电平。 [0101] ·在开关SW1断开、开关SW2接通时，对节点N7施加GND。 [0102] ·在开关SW1’接通、开关SW2’断开时，对节点N7’施加基准电压V6。 [0103] ·由于对电容器C0’以GND为基准采样到（V6-（M0’的Vth）），因此，节点N4’为（V6-（M0’的Vth））。 [0104] ·晶体管M1’截止、晶体管M2’导通，升压电压V5’为低电平。 [0105] ·电容器C0以VDD为基准升高、升压并且晶体管M0截止，因此，节点N4为（VDD+（V6-（M0的Vth）））。由于晶体管M0的栅极电位为GND，因此晶体管M0的栅极-源极电压Vgs为-VDD以下，即使晶体管M0使用本位型或者耗尽型的N沟道MOSFET，也不会产生泄漏电流。 [0106] ·晶体管M1导通，晶体管M2截止，节点N4的电压被输出到节点N5（高电平：VDD+（V6-（M0的Vth）））。 [0107] 通过重复（1）和（2），从节点N5、N5’输出升压后的时钟（N5与N5’为反相的关系）。 [0108] <第三实施方式C> [0109] 图8是作为时钟升压器电路3A的变形例的时钟升压器电路3C的结构图。相对于时钟升压器电路3A，追加了晶体管M3、M3’。时钟升压器电路3C具有：采样电容器C0、C0’、经晶体管M3、M3’与采样电容器C0、C0’连接的晶体管M0、M0’、以及基准电压产生电路14。 [0110] 晶体管M3具有：与连接于晶体管M1、M2的栅极的节点N2连接的栅极；与晶体管M0的源极连接的漏极；以及与节点N4连接的源极。晶体管M3’具有：与连接于晶体管M1’、M2’的栅极的节点N3连接的栅极；与晶体管M0’的源极连接的漏极；以及与节点N4’连接的源极。 [0111] 时钟升压器电路3C按照图2的时钟定时而进行动作。 [0112] （1）在节点N1为低电平时，节点N2为高电平，节点N3为低电平。 [0113] ·晶体管M3导通，产生从VDD向晶体管M0、电容器C0的电流路径。 [0114] ·由于对电容器C0以GND为基准采样到（V6-（M0的Vth）），因此，节点N4为（V6-（M0的Vth））。 [0115] ·晶体管M1截止、晶体管M2导通，升压电压V5为低电平。 [0116] ·电容器C0’以VDD为基准升高、升压并且晶体管M0’截止，因此，节点N4’为（VDD+（V6-（M0’的Vth）））。由于晶体管M3’截止，因此，即使晶体管M0’使用本位型或者耗尽型的N沟道MOSFET，也不会产生向VDD的泄漏电流。 [0117] ·晶体管M1’导通，晶体管M2’截止，节点N4’的电压被输出到节点N5’（高电平：VDD+（V6-（M0’的Vth）））。 [0118] （2）在节点N1为高电平时，节点N2为低电平，节点N3为高电平。 [0119] ·晶体管M3’导通，产生从VDD向晶体管M0’、电容器C0’的电流路径。 [0120] ·由于对电容器C0’以GND为基准采样到（V6-（M0’的Vth）），因此，节点N4’为（V6-（M0’的Vth））。 [0121] ·晶体管M1’截止、晶体管M2’导通，升压电压V5’为低电平。 [0122] ·电容器C0以VDD为基准升高、升压并且晶体管M0截止，因此，节点N4为（VDD+（V6-（M0的Vth）））。由于晶体管M3截止，因此，即使晶体管M0使用本位型或者耗尽型的N沟道MOSFET，也不会产生向VDD的泄漏电流。 [0123] ·晶体管M1导通，晶体管M2截止，节点N4的电压被输出到节点N5（高电平：VDD+（V6-（M0的Vth）））。 [0124] 通过重复（1）和（2），从节点N5、N5’输出升压后的时钟（N5与N5’为反相的关系）。 [0125] <第三实施方式D> [0126] 图9是作为时钟升压器电路3C的变形例的时钟升压器电路3D的结构图。相对于时钟升压器电路3C，追加了晶体管M4、M5、M6、M7、M4’、M5’、M6’、M7’。晶体管M4、M5、M6、M7、M4’、M5’、M6’、M7’，是根据使能（enable）信号对基于采样电容器C0、C0’的电压而生成的升压电压V5、V5’的逻辑进行固定的固定电路。通过该固定电路，能够防止在未输入来自振荡电路11的时钟信号时升压电压V5、V5’的逻辑变得不稳定。 [0127] <第四实施方式A> [0128] 图10是第四实施方式涉及的电荷泵（charge pump）电路4A的结构图。电荷泵电路4A将从振荡电路11供给的GND-VDD振幅的时钟信号的电压V1升压后进行输出。电荷泵电路 4A具有：采样电容器C0、C0’、与采样电容器C0连接的晶体管M0、与采样电容器C0’连接的晶体管M0’、以及基准电压产生电路14。基准电压产生电路14将使对电源电压VDD的升压率根据电源电压VDD而变化的基准电压V6供给到晶体管M0、M0’。另外，电荷泵电路4A还具有晶体管M1、M1’、振荡电路11以及反相器12、13来作为用于对电源电压VDD升压的其他电路构件。 [0129] 基准电压产生电路14产生用于对电源电压VDD进行升压的基准电压V6，并将基准电压V6提供给晶体管M0、M0’的作为控制电极的栅极。晶体管M0是根据从基准电压产生电路14供给的基准电压V6而被控制、并将任意的电荷充入采样电容器C0的开关。晶体管M0’是根据从基准电压产生电路14供给的基准电压V6而被控制、并将任意的电荷充入采样电容器C0’的开关。 [0130] 晶体管M0以源跟随器的连接方法连接于采样电容器C0。晶体管M0’以源跟随器的连接方法连接于采样电容器C0’。晶体管M0具有与电源电压VDD连接的漏极作为第一主电极，并具有经节点N14与采样电容器C0的单个输出侧电极连接的源极来作为第二主电极。晶体管M0’具有与电源电压VDD连接的漏极作为第一主电极，并具有经节点N15与采样电容器C0’的单个输出侧电极连接的源极来作为第二主电极。 [0131] 通过这样的电路结构，在反相器12与采样电容器C0相连接的节点N12为高电平的升压时，晶体管M0自动截止，在反相器13与采样电容器C0’相 连接的节点N13成为高电平的升压时，晶体管M0’自动截止。 [0132] 并且，在节点N14连接有晶体管M1漏极和晶体管M1’的栅极，在节点N15连接有晶体管M1’的漏极和晶体管M1的栅极。 [0133] 电荷泵电路4A按照图11的时钟定时进行动作。在节点N12为低电平（low）时，采样电容器C0的电压V14上升到依赖于从基准电压产生电路14供给的基准电压V6的电压V6a，电荷被蓄积在采样电容器C0中。同样地，当节点N13为低电平时，采样电容器C0’的电压V15上升到依赖于从基准电压产生电路14供给的基准电压V6的电压V6a，电荷被蓄积在采样电容器C0’中。若设晶体管M0、M0’的栅极阈值电压为Vth，则电压V6a用下式表示。 [0134] V6a=V6-Vth···（6） [0135] 另一方面，在节点N12为高电平（high）时，采样电容器C0的时钟信号输入侧的电极电压从GND变更为VDD。因此，作为对电源电压VDD进行升压而得到的电压（升压电压）V17，从漏极与节点N14连接的晶体管M1的源极（晶体管M1的源极与晶体管M1’的源极相连接的节点N17）输出： [0136] V17=VDD+V6a [0137] =VDD+V6-Vth···（7） [0138] 同样地，在节点N13为高电平（low）时，采样电容器C0’的时钟信号输入侧的电极电压从GND变更为VDD。因此，从漏极与节点N15连接的晶体管M1’的源极（晶体管M1’的源极与晶体管M1的源极相连接的节点N17），输出作为对电源电压VDD进行升压而得到的电压（升压电压）V17。 [0139] 因此，在本实施方式中，也能够随着电源电压VDD上升而减小升压率，能够随着电源电压VDD减小而增加升压率，因此能够扩大可使用的电源电压VDD的范围。 [0140] <第四实施方式B> [0141] 图12是作为电荷泵电路4A的变形例的电荷泵电路4B的结构图。相对于电荷泵电路4A，追加了开关SW11、SW12、SW11’、SW12’。开关SW11、SW12、SW11’、SW12’是将供给到晶体管M0、M0’的栅极的控制电压有选择地切换为基准电压V6或者GND的切换电路。开关SW11、SW12、SW11’、SW12’与从振荡电路11供给的时钟信号同步地接通、断开。开关SW11、SW12、SW11’、 SW12’例如以由MOSFET构成为宜。 [0142] 在基准电压V6接近VDD电位的条件下，在晶体管M0、M0’使用本位型或者耗尽型N沟道MOSFET的情况下，若采用本结构则是正合适的。即，在基准电压V6接近电源电压VDD的情况下，栅极-源极间电压接近0V，因此，在晶体管M0、M0’为本位型或者耗尽型的N沟道MOSFET的情况下，晶体管M0、M0’有可能不截止。根据本结构，能够抑制产生从节点N14、N15向VDD的泄漏路径（leak path），因此能够防止陷入不能升压的状态。 [0143] 电荷泵电路4B按照图11的时钟定时进行动作。 [0144] （1）在节点N11为低电平（low）时，节点N12为高电平，节点N13为低电平。 [0145] ·在开关SW11断开、开关SW12接通时，对将晶体管M0的栅极与开关SW11、SW12相连接的节点N18施加GND。 [0146] ·在开关SW11’接通、开关SW12’断开时，对将晶体管M0’的栅极与开关SW11’、SW12’相连接的节点N19施加基准电压V6。 [0147] ·由于对电容器C0’以GND为基准采样到（V6-（M0的Vth）），因此，节点N15为（V6-（M0’的Vth））。 [0148] ·电容器C0以VDD为基准升高、升压并且晶体管M0截止，因此，节点N14为（VDD+（V6-（M0的Vth）））。由于晶体管M0的栅极电位为GND，因此晶体管M0的栅极-源极电压Vgs为-VDD以下，即使晶体管M0使用本位型或者耗尽型的N沟道MOSFET，也不会产生泄漏电流。 [0149] ·晶体管M1导通，晶体管M1’截止，节点N14的电压被输出到节点N17（高电平：VDD+（V6-（M0的Vth）））。 [0150] （2）在节点N11为高电平（high）时，节点N12为低电平，节点N13为高电平。 [0151] ·在开关SW11接通、开关SW12断开时，对将晶体管M0的栅极与开关SW11、SW12相连接的节点N18施加基准电压V6。 [0152] ·在开关SW11’断开、开关SW12’接通时，对将晶体管M0’的栅极与开关SW11’、SW12’相连接的节点N19施加GND。 [0153] ·由于对电容器C0以GND为基准采样到（V6-（M0的Vth）），因此， 节点N14为（V6-（M0的Vth））。 [0154] ·电容器C0’以VDD为基准升高、升压并且晶体管M0’截止，因此，节点N15为（VDD+（V6-（M0’的Vth）））。由于晶体管M0’的栅极电位为GND，因此晶体管M0’的栅极-源极电压Vgs为-VDD以下，即使晶体管M0’使用本位型或者耗尽型的N沟道MOSFET，也不会产生泄漏电流。 [0155] ·晶体管M1截止，晶体管M1’导通，节点N15的电压被输出到节点N17（高电平：VDD+（V6-（M0’的Vth）））。 [0156] 通过重复（1）和（2），将在节点N14、N15升压后的时钟的高电平部分合成后从节点N17输出。 [0157] <第四实施方式C> [0158] 图13是作为电荷泵电路4A的变形例的电荷泵电路4C的结构图。相对于电荷泵电路4A，追加了晶体管M2、M2’。电荷泵电路4C具有：采样电容器C0、C0’、经晶体管M2、M2’与采样电容器C0、C0’连接的晶体管M0、M0’、以及基准电压产生电路14。 [0159] 晶体管M2具有：与连接于反相器13的输出端子和采样电容器C0’的时钟输入侧的电极的节点N13连接的栅极；与晶体管M0的源极连接的漏极；以及与节点N14连接的源极。晶体管M2’具有：与连接于反相器12的输出端子和采样电容器C0的时钟输入侧的电极的节点N12连接的栅极；与晶体管M0’的源极连接的漏极；以及与节点N15连接的源极。 [0160] 电荷泵电路4C按照图11的时钟定时而进行动作。 [0161] （1）在节点N11为低电平时，节点N12为高电平，节点N13为低电平。 [0162] ·由于在电容器C0’以GND为基准采样（V6-（M0’的Vth）），因此，节点N15为（V6-（M0’的Vth））。 [0163] ·由于对电容器C0’以GND为基准采样到（V6-（M0’的Vth）），因此，节点N15为（V6-（M0’的Vth））。 [0164] ·电容器C0以VDD为基准升高、升压并且晶体管M0截止，因此，节点N14为（VDD+（V6-（M0的Vth）））。由于晶体管M2截止，因此，即使晶体管M0使用本位型或者耗尽型的N沟道MOSFET，也不会产生向VDD的泄漏电流。 [0165] ·晶体管M1导通，晶体管M1’截止，节点N14的电压被输出到节点N17（高电平：VDD+（V6-（M0的Vth）））。 [0166] （2）在节点N11为高电平时，节点N12为低电平，节点N13为高电平。 [0167] ·由于对电容器C0以GND为基准采样到（V6-（M0的Vth）），因此，节点N14为（V6-（M0的Vth））。 [0168] ·电容器C0’以VDD为基准升高、升压并且晶体管M0’截止，因此，节点N15为（VDD+（V6-（M0’的Vth）））。由于晶体管M2’截止，因此，即使晶体管M0’使用本位型或者耗尽型的N沟道MOSFET，也不会产生向VDD的泄漏电流。 [0169] ·晶体管M1截止，晶体管M1’导通，节点N15的电压被输出到节点N17（高电平：VDD+（V6-（M0’的Vth）））。 [0170] 通过重复（1）和（2），将在节点N14、N15升压后的时钟的高电平部分合成后从节点N17输出。 [0171] <第四实施方式D> [0172] 图14是电荷泵电路4D的结构图。开关SW21、SW22是将供给到晶体管M0、M0’的栅极的控制电压有选择地切换为基准电压V6或者GND的切换电路。开关SW23是切换可否进行采样电容器C0的采样的切换电路。开关SW24、SW25是切换可否进行采样电容器C0的输出的切换电路。开关SW21、SW22、SW23、SW24、SW25与从振荡电路11供给的时钟信号同步地接通、断开。开关SW21、SW22、SW23、SW24、SW25例如以由MOSFET构成为宜。 [0173] 电荷泵电路4D按照图11的时钟定时进行动作。 [0174] （1）在节点N11为低电平时，节点N12为高电平，节点N13为低电平。 [0175] ·在开关SW21接通、开关SW22断开、开关SW23接通时，对晶体管M0的栅极施加基准电压V6，对电容器C0以GND为基准采样到（V6-（M0的Vth））。 [0176] ·在开关SW24断开、开关SW25断开时，向输出VOUT输出利用电容器C1所保持的电压。 [0177] （2）在节点N11为高电平时，节点N12为低电平，节点N13为高电平。 [0178] ·在开关SW21断开、开关SW22接通、开关SW23断开时，晶体管M0 截止，因此，电容器C0被从采样路径断开。 [0179] ·在开关SW24接通、开关SW25接通时，电容器C0以VDD为基准升高，由此，节点N14的节点电位变成（VDD+（V6-（M0的Vth））），通过与输出VOUT连接，电容器C0的电荷被转送到电容器C1。 [0180] 通过重复（1）和（2），通过电容器C0而升压后的电压升压被转送到电容器C1，并从VOUT输出所升压后的电压。 [0181] <基准电压产生电路14的结构例> [0182] 图15是表示能够生成根据电源电压VDD使升压率变化的基准电压V6的基准电压产生电路14的结构例。根据图15的基准电压产生电路14D，能够生成如图16那样变化的基准电压V6。另外，通过该电路，如图16所示，在电源电压VDD大于预定值Vb时，能够将升压电压V5、V17限制在预定的上限值（例如，根据半导体工艺的耐压而确定的上限值Vg）以下。 [0183] 图15的基准电压产生电路14D具有：非反相放大电路41、根据非反相放大电路41的输出电压V0来生成基准电压V6（在图中，电压V6p、V6b被作为基准电压V6例示）的反相放大电路42。 [0184] 电压V6p表示为 [0185] V6p=V0-（VDD-V0）·（（R4_1+R4_2）/R3）···（8）。 [0186] 通过使电阻R3：（电阻R4_1+电阻R4_2）为1：1，能够使反相放大电路42的放大率为-1倍。 [0187] 另一方面，电压V0表示为 [0188] V0=（R1+R2_1+R2_2）/（R2_1+R2_2）·VREF···（9）。 [0189] 即，在图16的Vb≤VDD≤Vc中，为了对电源电压VDD进行增益为-1的放大，使用增益为-1的反相放大电路，反相输入信号为VDD即可。在VDD=Vb时，为了使运算放大器44的输入输出电压相等，将反相放大电路的基准电压（非反相输入端子）设定为Vb即可。另一方面，在图16的Va≤VDD [0190] <电阻R1的可变电阻化> [0191] 通过使电阻R1为可变电阻（使电阻通过开关等进行调整（trimming）），能够调整工艺偏差导致的升压电压的偏移。通过在升压电压过高时增大电阻R1，使与运算放大器43的输出端子连接的节点N0的电压V0降低，从而电压V6p、V6b也降低。另一方面，在升压电压过低时，通过将减小电阻R1，来使节点N0的电压V0上升，从而电压V6p、V6b也上升。 [0192] 例如，如图17所示，也可以由多个电阻构件构成可变电阻R1。根据与电源电压VDD对应地预先存储于非易失性存储器中的数据来使开关SW31、SW32、SW33接通、断开，从而能够调整可变电阻R1的电阻值。 [0193] 这样，能够同时解决不会过度升压的产品的可靠性（确保产品寿命）以及升压不足导致的特性劣化。 [0194] <将电阻R2分割为电阻R2_1和电阻R2_2> [0195] 在图15中，将电阻R2分割为电阻R2_1和电阻R2_2，并与其中一个电阻并联连接以二极管接法连接的MOSFET（Md）。可以代替以二极管接法连接的MOSFET而使用二极管和以二极管接法连接的NPN、PNP晶体管。 [0196] 一般来说，MOSFET的电流式在饱和区域以 [0197] Id=（μCox）/2·W/L·（Vgs-Vth）2 [0198] 提供（参照图18）。在Vgs [0199] 电阻R1的两端电压VR1与电压VREF相等，IR1=VR1/R1的电流流向电阻R1。该电流IR1流向电阻R2_2与Md。电阻R2_2的电阻值设定成，在Md不连接的状态下，产生在电阻R2_2的两端的电压VR2_2（=R2_2·IR1）为Md的Vth左右的值。 [0200] 以下，作为一例，记述VR2_2 [0201] 在工艺角（process corner）向FAST（快）侧偏移、或Vth在高温状态下降低的情况下，例如当Vth降低80mV左右时，如果施加于MOSFET的电压恒定，则电流量会增加到10倍，因此流经电阻R2_2的电流开始迂回到Md， 产生于电阻R2_2的电压降低。 [0202] 并且，当工艺角在FAST侧且在高温状态下Vth进一步降低时，例如当Vth降低160mV时，如果施加于MOSFET的电压恒定，则电流会增加到100倍。流经电阻R2_2的电流迂回到Md的量增加，因此，产生于电阻R2_2的电压进一步降低。 [0203] 另一方面，在工艺角向SLOW（慢）侧偏移、或Vth在低温状态下上升的情况下，例如当Vth上升80mV左右时，如果施加于MOSFET的电压恒定，则电流会减少到1/10倍，因此迂回到Md的电流流向电阻R2_2，产生于电阻R2_2的电压升高。 [0204] 另外，省略对工艺角条件为SLOW且低温状态下的情况的记载。 [0205] 利用以上的特性，根据工艺角和温度特性的影响，利用基准电压产生电路14来修正升压电压变化的量为宜。由此，通过升压电压而被驱动的开关特性稳定化，由此能够实现产品的稳定化，能够实现产品的可靠性的提高。 [0206] 这样，在半导体工艺向FAST角条件波动、或高温状态时MOSFET的Vth降低的情况下，通过使电阻R2_2的电流迂回到Md，产生于电阻R2_2两端的电压降低。由此，节点N0的电压V0降低，因此能够使电压V6p、V6b降低（参照图16）。由此，在FAST角条件或高温条件下，承受电压V6p、V6b的晶体管M0、M0’的Vth降低，由此，即使升压电压V5、V17上升，也能够通过使电压V6p、V6b降低来抵消其上升的量。 [0207] 另一方面，在半导体工艺向SLOW角条件波动、或低温状态时MOSFET的Vth上升的情况下，通过使电阻R2_2的迂回到Md的电流增加，产生于电阻R2_2两端的电压上升。由此，节点N0的电压V0上升，因此能够使电压V6p、V6b上升（参照图16）。由此，在SLOW角条件或低温条件下，承受电压V6p、V6b的晶体管M0、M0’的Vth上升，由此，即使升压电压V5、V17降低，也能够通过使电压V6p、V6b上升来抵消其降低的量。 [0208] 这样，能够同时解决不会过度升压的产品的可靠性（确保产品寿命）以及升压不足导致的特性劣化。 [0209] <将电阻R4分割为电阻R4_1和电阻R4_2> [0210] 可以将电阻R4分割为电阻R4_1和电阻R4_2，运算放大器44的输出电 压V6p用作电荷泵升压电路的基准电压V17，电阻R4_1与电阻R4_2之间的节点输出用作时钟升压器电路的基准电压V6。 [0211] 在一直向被输入时钟并被进行接通、断开切换的开关供给升压电压的情况下，使用时钟升压器电路，在间歇地向被进行接通、断开切换的开关供给升压电压的情况下，使用电荷泵电路。即，以根据用途分开使用升压电路为宜。但不向时钟升压器电路供给时钟时，升压电压由于泄漏电流而降低，可能没有保持开关的接通/断开状态。 [0212] 电荷泵电路一直进行升压，将采样电容器C0的电荷持续供给到开关（负载）的电容Cp（残留有一个时钟前的电荷的Cp），因此，在进行二倍升压时能够升压到2VDD。 [0213] 另一方面，时钟升压器电路，当将电荷积存在采样电容器C0而驱动开关（负载）的电容Cp（初始电荷=0）时，在采样电容器C0与负载电容Cp之间引起电荷的再分配，二倍升压设定时的输出电压Vx降低。 [0214] 数学式1 [0215] VDD×C0＝(Vx-VDD)×C0+Cp×Vx [0216] 2×C0×VDD＝（C0+Cp）×Vx [0217] [0218] 当升压电压由于电荷再分配而降低时，在电源电压VDD高时电源电压VDD大于升压电压，无法使作为升压电路的驱动对象的开关断开，可能产生泄漏电流。 [0219] 因此，将电荷泵电路与时钟升压器电路同时内置于IC，为了对齐升压电压的最大值，将从电阻R4_2、R4_2的中间节点取出的电压V6b用作时钟升压器电路的基准电压V6为宜。 [0220] 由于预测到时钟升压器电路的输出由于成为负载的开关的电容而降低，如图20所示，通过使用于升压的基准电压上升，能够使升压电压的最大值一致。 [0221] 其结果为，能够使产生供给到电荷泵电路与时钟升压器电路的基准电压的电路通用化，能够实现小面积化与低耗电化。 [0222] 以上对本发明的优选实施例进行了详细说明，但是本发明不限于上述的实施例，在不脱离本发明的范围的情况下可以对上述的实施例进行各种变形、组合、改良和替换等。 |
||||||
QQ群二维码
意见反馈
意见反馈