[0001] 本发明是关于一种集成电路，特别是关于一种封装式集成电路(IC)组件及其电源弹跳减少方法。

[0002] 本领域的技术人员应了解于说明书中所使用的与微电子相关之各种术语与基本概念，例如：P型金属氧化物半导体(p-channel metal-oxide semiconductor；PMOS)晶体管、N型金属氧化物半导体(n-channel metal-oxide semiconductor；NMOS)晶体管、「电感」、「电容」、「电阻」、「电压」、「电流」、「电流源」、「电路节点」、「低通滤波器(low-pass filter；LPF)」、「前置放大器」、「比较器」、「频率」及「闩锁器(latch)」。这些术语与基本概念能由诸如教科书等现有技术文件而显而易见，因此于说明书中不再对其进行定义或解释。其中，教科书可例如：模拟CMOS集成电路的设计(Design of Analog CMOS Integrated Circuits，Behzad Razavi著、McGraw-Hill出版，且ISBN 0-07-118839-8)。

[0003] 集成电路(integrated circuit；IC)包括制作在硅基材上之大量晶体管。集成电路封装成一封装体，以致其能以IC组件设置在印刷电路板上。集成电路接收来自印刷电路板上之电源供应电路的电力。

[0004] 参照图1A，电路100包括一电源供应电路130以及一IC组件140。电源供应电路130提供一供电电压Vps给IC组件140。IC组件140包括一集成电路110以及一封装电路120，并且此封装电路120行为上模块成具有并联电容122与串联电感123之组合的电路。集成电路110实际上接收到的电压为一内部供电电压Vdd，并且此内部供电电压Vdd不同于电源供应电路130所提供之供电电压Vps。集成电路110包括大量的晶体管，并且此些晶体管工作于时变之各式任务中。集成电路110所接收之电流I亦因集成电路110的操作的动态本质而随着时间改变。因此，接收到的内部供电电压Vdd是根据集成电路110的操作动态变化。

[0005] 图1B为示范性波形图。在图1B中，信号波形180表示集成电路110所接收之电流I，而信号波形190表示内部供电电压Vdd。参照图1B，电流的突然爆冲(起因于电路操作的突然增加)因电感123、电容122与集成电路110之间的互动而引发电压的弹跳(bouncing)。在集成电路110的电流的突然爆冲后内部供电电压Vdd立即开始震荡(ring)的现象称之为「电源弹跳」。由于电源弹跳会降低集成电路110的可靠性，因此电源弹跳是非常不理想的。具有较小电感之封装电路能用以缓和电源弹跳的问题；然而，具有较小电感之封装电路通常相当昂贵。

[0006] 因此，不使用小电感之封装电路的电源弹跳减少方法及电路是令人期望的。

[0007] 鉴于以上的问题，本发明在于提供一种封装式集成电路(IC)组件及其电源弹跳减少方法，藉以减少一集成电路内之内部供电电压的弹跳(bouncing)。

[0008] 在一些实施例中，封装式集成电路(IC)组件及其电源弹跳减少方法还用以当于一供电节电上之电压因在接收来自外部供电节点之电路的活动上之突然爆冲(sudden surge)而快速下降时，快速输出一电流至此供电节点。

[0009] 在一实施例中，一种封装式集成电路组件包括一核心电路、一电源弹跳减少电路、以及一封装电路。核心电路接收来自一第一内部供电节点之一第一电流。电源弹跳减少电路接收来自一第二内部供电节点之一电力，并依据于第一内部供电节点上之电压的变化输出一第二电流至第一内部供电节点。封装电路分别耦接第一内部供电节点与第二内部供电节点至一第一外部供电节点与一第二外部供电节点。在一实施例中，于第一内部供电节点上之电压的变化是藉由比较于第一内部供电节点上之电压与由低通滤波于第一内部供电节点上之电压而获得的一低通滤波电压之间的差而侦测。在一实施例中，当侦测到比较结果为第一内部供电节点上之电压低于低通滤波电压时，电源弹跳减少电路开启第二电流。在一实施例中，电源弹跳减少电路包括一低通滤波器、一比较器以及一输出电路。低通滤波器接收于第一内部供电节点上之电压并输出低通滤波电压。比较器依据于第一内部供电节点上之电压与低通滤波电压之间的比较而输出一逻辑信号。输出电路受控于逻辑信号以输出第二电流。在一实施例中，比较器包括一前置放大器与一闩锁器。

[0010] 在一实施例中，一种电源弹跳减少方法包括接收在一第一电路节点上之一第一供电电压、接收来自一第二电路节点之一第二供电电压、低通滤波第一供电电压以获得一低通滤波电压、通过比较第一供电电压与低通滤波电压来产生一逻辑信号、以及从第二电路节点经由受控于逻辑信号之一电路输出一电流至第一电路节点。附图说明

[0011] 图1A为具有电源供应与集成电路(IC)组件之一现有电路的功能方块图。

[0012] 图1B为现有技术中的电源弹跳的一示范性波形图。

[0013] 图2为根据本发明一实施例之封装式集成电路组件的功能方块图。

[0014] 图3为根据本发明一实施例之电源弹跳减少电路的概要示意图。

[0015] 图4为适用于图3之电源弹跳减少电路的比较器的概要示意图。

[0016] 图5为图3之电源弹跳减少电路的仿真结果的信号波形图。

[0017] 图6为根据本发明一实施例之电源弹跳减少方法的流程图。

[0018] 以下之详细描述是参照所附附图，藉由附图说明，揭露本发明各种可实行之实施例。所记载之实施例是明确且充分揭露，以致使所属技术领域中的普通技术人员能据以实施。不同之实施例间并非相互排斥，某些实施例可与一个或一个以上之实施例进行合并而成为新的实施例。因此，下列详细描述并非用以限定本发明。

[0019] 图2为根据本发明一实施例之封装式集成电路组件的功能方块图。参照图2，封装式集成电路(IC)组件200包括一核心电路210、一封装电路220以及一电源弹跳减少电路230。核心电路210经由封装电路220耦接第一外部供电节点203。于此，封装电路220耦接在第一外部供电节点203与第一内部供电节点201之间，并且核心电路210与电源弹跳减少电路230共同耦接至第一内部供电节点201。电源弹跳减少电路230另经由封装电路220耦接第二外部供电节点204。核心电路210经由封装电路220接收来自第一外部供电节点203之第一外部供电电压Vps1的电力，而电源弹跳减少电路230亦经由封装电路220接收来自第二外部供电节点204之第二外部供电电压Vps2的电力。于此，串联电感221、222与并联电容223、224为封装电路220之行为模块的一部分。由于是经由封装电路220耦接，核心电路210实际上所接收到的电压为第一内部供电电压Vdd1(于第一内部供电节点201上)，而电源弹跳减少电路
230实际上接收到的电压为第二内部供电电压Vdd2(于第二内部供电节点202上)。核心电路
210接收(sink)来自第一内部供电节点201之第一电流I1。电源弹跳减少电路230响应第一内部供电电压Vdd1的下降输出(source)第二电流I2至第一内部供电节点201。在一正常稳定状态之操作状态(此时，第一电流I1为稳定的)下，第一内部供电电压Vdd1亦为稳定的；于此，第二电流I2为大致上小于第一电流I1之一稳定静止电流(quiescent current)。在一第一瞬态状态(此时，第一电流I1为快速涌起的)下，第一内部供电电压Vdd1会快速下降；于此，电源弹跳减少电路230感测第一内部供电电压Vdd1的快速下降并响应快速注入第二电流I2以抵销第一内部供电电压Vdd1的快速下降。举例来说(但不限于此)，在一实施例中，第一内部供电电压Vdd1为1.5V，且第二内部供电电压Vdd2为3.3V。无论如何，第二外部供电电压Vps2需充分高于第一外部供电电压Vps1，以致电源弹跳减少电路230有效地输出第二电流I2至第一内部供电节点201。

[0020] 图3为适用以实现图2之电源弹跳减少电路230之电源弹跳减少电路300的概要示意图。参照图3，电源弹跳减少电路300包括一低通滤波器(low-pass filter；LPF)310、一比较器(comparator；CMP)320以及一输出电路330。低通滤波器310耦接在比较器320的负输入端与第一内部供电节点201之间。比较器320的正输入端亦耦接第一内部供电节点201。比较器320的输出端耦接输出电路330的控制端。输出电路330的第一端与第二端分别耦接第二内部供电节点202(其提供第二内部供电电压Vdd2)与第一内部供电节点201。低通滤波器310接收第一内部供电电压Vdd1，并输出一低通滤波电压Vlpf。比较器320在频率信号CLK的边缘依照第一内部供电电压Vdd1与低通滤波电压Vlpf的差输出一使能信号ENB，且此使能信号ENB为一逻辑信号。输出电路330接收使能信号ENB，并且输出一补偿电流Ic。补偿电流Ic约等于第二电流I2，并且此第二电流I2是被输出至提供第一内部供电电压Vdd1的第一内部供电节点201。低通滤波器310包括一串联电阻311与一并联电容312。串联电阻311耦接在比较器320的负输入端与第一内部供电节点201之间，并且并联电容312耦接在比较器320的负输入端与接地之间。输出电路330包括一PMOS(P型金属氧化物半导体)晶体管331。PMOS晶体管331的控制端耦接比较器320的输出端、PMOS晶体管331的第一端耦接第二内部供电节点202、以及PMOS晶体管331的第二端耦接第一内部供电节点201。于此，低通滤波器310、比较器320与输出电路330形成一负回馈回路，以在电力下降的事件发生时调节第一内部供电电压Vdd1。
快速下降的第一内部供电电压Vdd1会低于低通滤波电压Vlpf，其导致逻辑「0」的使能信号ENB。逻辑「0」的使能信号ENB能致使输出电路330激活补偿电流Ic以抵销第一内部供电电压Vdd1的快速下降。当第一内部供电电压Vdd1高于低通滤波电压Vlpf时，使能信号ENB会维持在高准位、输出电路330则不会被使能，而补偿电流Ic则会被切断。

[0021] 图4为适用以实现图3之比较器320之比较器400的概要示意图。参照图4，比较器400包括一前置放大器410及一闩锁器(latch)420。前置放大器410包括一电流源411、二NMOS(N型金属氧化物半导体)晶体管412、413以及二电阻414、415。闩锁器420包括三NMOS晶体管421、422、423以及四PMOS晶体管424、425、426、427。前置放大器410及闩锁器420为本领域所熟知，因此于此不再赘述。于此，使能信号EN互补于使能信号ENB。当频率信号CLK为低准位时，使能信号EN与使能信号ENB均拉升至第二内部供电电压Vdd2；当频率信号CLK为高准位时，进行一比较，并且比较结果为使能信号ENB维持在第二内部供电电压Vdd2或是下拉至接地，而使能信号EN为使能信号ENB的逻辑反相。

[0022] 图5为电源弹跳减少电路300响应第一电流I1的突然爆冲(搭配参照图2)而形成之第一内部供电电压Vdd1的电压波形的电路仿真结果之示意图。为了方便比较，图5同时显示二信号波形：其中一信号波形是有使用电源弹跳减少电路，而另一信号波形则是不使用电源弹跳减少电路。由此可见，电源弹跳减少电路大幅地减少电源弹跳。

[0023] 搭配参照图3，在另一实施例中，虽然附图中未显示但本领域的技术人员应明了，比较器320的正输入端「+」和负输入端「-」能互换，并且以NMOS晶体管取代PMOS晶体管331。若比较器400使用在此实施例中，闩锁器420则需被「翻转」；即，以PMOS晶体管取代每个NMOS晶体管、同时以NMOS晶体管取代每个PMOS晶体管、以及将接地与第二内部供电电压Vdd2互换。

[0024] 如同图6的流程图600所示之电源弹跳减少方法。参照图6，电源弹跳减少方法包括接收在一第一电路节点(如，第一内部供电节点201)上之一第一供电电压(如，第一内部供电电压Vdd1)(步骤610)、接收来自一第二电路节点(如，第二内部供电节点202)之一第二供电电压(如，第二内部供电电压Vdd2)(步骤620)、低通滤波第一供电电压以获得一低通滤波电压(步骤630)、藉由比较第一供电电压与低通滤波电压来产生一逻辑信号(步骤640)、以及从第二电路节点经由受控于逻辑信号之一电路输出一电流(如，补偿电流Ic)至第一电路节点(步骤650)。

[0025] 虽然本发明以前述之实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之专利保护范围须视本说明书所附之权利要求书所界定者为准。

[0026] 【符号说明】

[0027] 100  电路

[0028] 110  集成电路(IC)

[0029] 120  封装电路

[0030] 122  并联电容

[0031] 123  串联电感

[0032] 130  电源供应电路

[0033] 140  集成电路组件

[0034] Vdd   内部供电电压

[0035] Vps   供电电压

[0036] I    电流

[0037] 180  信号波形

[0038] 190  信号波形

[0039] 200  封装式集成电路组件

[0040] 201  第一内部供电节点

[0041] 202  第二内部供电节点

[0042] 203  第一外部供电节点

[0043] 204  第二外部供电节点

[0044] 210  核心电路

[0045] 220  封装电路

[0046] 221  串联电感

[0047] 222  串联电感

[0048] 223  并联电容

[0049] 224  并联电容

[0050] 230  电源弹跳减少电路

[0051] Vps1  第一外部供电电压

[0052] Vps2  第二外部供电电压

[0053] Vdd1  第一内部供电电压

[0054] Vdd2  第二内部供电电压

[0055] I1   第一电流

[0056] I2   第二电流

[0057] 300  电源弹跳减少电路

[0058] 310  低通滤波器

[0059] 311  串联电阻

[0060] 312  并联电容

[0061] 320  比较器

[0062] 330  输出电路

[0063] 331  PMOS晶体管

[0064] Vlpf  低通滤波电压

[0065] ENB  逻辑信号

[0066] CLK  频率信号

[0067] Ic   补偿电流

[0068] 400  比较器

[0069] 410  前置放大器

[0070] 411  电流源

[0071] 412  NMOS晶体管

[0072] 413  NMOS晶体管

[0073] 414  电阻

[0074] 415  电阻

[0075] 420  闩锁器

[0076] 421  NMOS晶体管

[0077] 422  NMOS晶体管

[0078] 423  NMOS晶体管

[0079] 424  PMOS晶体管

[0080] 425  PMOS晶体管

[0081] 426  PMOS晶体管

[0082] 427  PMOS晶体管

[0083] EN   使能信号

[0084] 600  流程图

[0085] 610  接收在一第一电路节点上之一第一供电电压

[0086] 620  接收来自一第二电路节点之一第二供电电压

[0087] 630  低通滤波第一供电电压以获得一低通滤波电压

[0088] 640  藉由比较第一供电电压与低通滤波电压来产生一逻辑信号

[0089] 650  从第二电路节点经由受控于逻辑信号之一电路输出一电流至第一电路节点。