| 说明书全文 |
반도체 집적 회로 장치의 제조 방법 및 포토마스크의 제조 방법{ FABRICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MASK FABRICATION METHOD}
본 발명은 반도체 집적 회로 장치의 제조 방법 및 포토마스크의 제조 기술에 관한 것으로, 특히 반도체 집적 회로 장치의 제조 공정에 있어서 포토마스크(이하, 단순히 마스크라 함)를 이용한 노광 처리에 의해 반도체 웨이퍼(이하, 단순히 웨이퍼라 함)에 소정의 패턴을 전사하는 포토리소그래피(이하, 단순히 리소그래피라 함) 기술에 적용함에 있어서 유효한 기술에 관한 것이다. 반도체 집적 회로 장치의 제조에 있어서는 미세 패턴을 웨이퍼에 전사하는 방법으로서 리소그래피 기술이 이용되고 있다. 리소그래피 기술에서는 주로 투영 노광 장치가 이용되고, 투영 노광 장치에 장착한 마스크 패턴을 웨이퍼에 전사함으로써 디바이스 패턴을 형성한다. 이 투영 노광법에서 이용되는 일반적인 마스크는 노광에 대하여 투명한 마스크 기판 상에 크롬 등과 같은 금속막으로 이루어진 차광 패턴을 설치하는 구조를 갖고 있다. 그 제조 공정은 예를 들면 다음과 같은 것이 있다. 우선, 투명한 마스크 기판 상에 차광막이 되는 크롬 등으로 이루어진 금속막을 퇴적하고, 그 위에 전자선에 감광하는 레지스트막을 도포한다. 계속해서, 전자선 묘화 장치 등에 의해 전자선을 상기 레지스트막의 소정의 개소에 조사하고, 이를 현상하여 레지스트 패턴을 형성한다. 그 후, 그 레지스트 패턴을 에칭 마스크로 하여 하층의 금속막을 에칭함으로써 금속막으로 이루어진 차광 패턴을 형성한다. 마지막으로 남은 전자선 감광의 레지스트막을 제거하여 마스크를 제조한다. 그러나, 이 구성의 마스크에서는 제조 공정 수가 많고, 비용이 많이 드는 문제나 차광 패턴을 등방성 에칭으로 가공하기 때문에 가공 치수 정밀도가 저하되는 문제가 있다. 이 문제를 고려한 기술로서, 예를 들면 특개평5-289307호 공보에는 소정의 레지스트막이 ArF 엑시머 레이저에 대하여 투과율을 0%로 할 수 있는 것을 이용하여 마스크 기판 상의 차광 패턴을 레지스트막으로 구성하는 기술이 개시되어 있다.
그런데, 상기 레지스트막을 차광 패턴으로 하는 마스크 기술에 있어서는 이하의 과제가 있는 것을 본 발명자는 발견했다. 첫째, 마스크를 효율적으로 단기간에 제조하는 것에 대하여 충분한 고려가 이루어져 있지 않다고 하는 문제이다. 예를 들면 ASIC(Application Specific IC) 등과 같은 주문형(custom) 제품에 있어서는 높은 기능이 요구될수록 제품 개발에 필요한 공정수나 기간이 걸리는 반면, 현존하는 제품의 진부화도 빠르고, 제품 수명이 짧기 때문에, 제품의 개발, 제조 기간의 단축이 요구되고 있다. 따라서, 이러한 제품의 제조에 이용하는 마스크를 어떻게 하여 단시간에 효율적으로 제조하는가가 중요한 과제로 되어 있다. 둘째, 마스크의 비용을 더욱 내리는 것에 대하여 충분한 고려가 이루어져 있지 않다는 문제이다. 최근, 반도체 집적 회로 장치에서는 마스크의 비용이 점점 증가하는 경향에 있다. 이는 예를 들면 다음의 이유에서이다. 즉, 마스크 제조 장치의 분야는 시장 규모가 작기 때문에, 채산이 맞지 않는다고 하는 상황에 있어서, 마스크 상에 패턴을 형성하기 위한 묘화 장치나 그 패턴을 검사하는 검사 장치의 개발 비용이나 관리 비용이 마스크에 형성되는 패턴의 미세화, 고집적화에 따라 방대한 것이 되고, 그를 위한 비용 등을 회수하기 위해서는 마스크의 비용을 증가시키지 않을 수 없다고 하는 이유에서이다. 또한, 반도체 집적 회로 장치의 성능의 향상에 따라 하나의 반도체 집적 회로 장치를 제조하는데 필요한 마스크의 총수가 증가하는 경향에 있기 때문에, 마스크의 비용을 어떻게 하여 저감시키는가가 중요한 과제가 된다. 본 발명의 목적은 마스크의 제조 기간을 단축시킬 수 있는 기술을 제공하는 데 있다. 또한, 본 발명의 목적은 반도체 집적 회로 장치의 제조 기간을 단축시킬 수 있는 기술을 제공하는 데 있다. 또한, 본 발명의 목적은 마스크의 비용을 저감시킬 수 있는 기술을 제공하는 데 있다. 또한, 본 발명의 목적은 반도체 집적 회로 장치의 비용을 저감시킬 수 있는기술을 제공하는 데 있다. 본 발명의 상기 및 그 밖의 목적과 신규 특징은 본 명세서의 기술 및 첨부 도면에서 분명하게 될 것이다.
도 1은 본 발명의 일 실시예인 크린룸 구성의 일례의 설명도. 도 2의 (a)는 도 1의 크린룸 내에서 이용하는 포토마스크의 일례의 전체 평면도, (b)는 (a)의 XX 선의 단면도. 도 3의 (a)는 도 1의 크린룸 내에서 이용하는 포토마스크의 다른 일례에 있어서의 전체 평면도, (b)는 (a)의 XX 선의 단면도. 도 4의 (a)는 도 1의 크린룸 내에서 이용하는 포토마스크의 다른 일례에 있어서의 전체 평면도, (b)는 (a)의 XX 선의 단면도. 도 5의 (a)는 도 1의 크린룸 내에서 이용하는 포토마스크의 또 다른 일례에 있어서의 전체 평면도, (b)는 (a)의 XX 선의 단면도. 도 6의 (a)∼(c)는 도 2의 포토마스크의 제조 방법의 일례를 설명하기 위한 제조 공정 중에 있어서의 마스크 기판의 주요부 단면도. 도 7은 도 1의 크린룸에 설치된 축소 투영 노광 장치의 일례의 설명도. 도 8은 도 1의 각 영역에서 처리가 실시되는 반도체 웨이퍼의 전체 평면도. 도 9의 (a)는 리소그래피 공정 후에 있어서의 도 8의 반도체 웨이퍼의 주요부 확대 평면도, (b)는 (a)의 XX 선의 단면도. 도 10의 (a)는 에칭 공정 후에 있어서의 도 8의 반도체 웨이퍼의 주요부 확대 평면도, (b)는 (a)의 XX 선의 단면도. 도 11은 본 발명의 일 실시예인 포토마스크의 제조 프로세스 및 반도체 집적 회로 장치의 제조 프로세스의 흐름을 나타내는 플로우 도면. 도 12의 (a)∼(e)는 본 발명의 일 실시예인 포토마스크의 검사 방법을 설명하기 위한 설명도. 도 13은 본 발명의 일 실시예인 포토마스크의 검사 공정에서 이용한 검사 장치의 일례의 설명도. 도 14는 본 발명의 다른 실시예인 크린룸의 운용 형태의 설명도. 〈도면의 주요 부분에 대한 부호의 설명〉 1 : 마스크 기판 2 : 레지스트막 2a∼2c, 4a∼4c : 차광 패턴 3a : 광 투과 패턴 5 : 수용성 도전 유기막 6 : 접지 7 : 축소 투영 노광 장치 7a : 광원 7b : 플라이 아이 렌즈 7c : 조명 형상 조정 개구 7d1, 7d2 : 컨덴서 렌즈 7e : 미러 7f : 투영 렌즈 7g : 마스크 위치 제어 수단 7h : 마스크 스테이지 7i : 위치 검출 수단 7j : 시료대 7k : Z 스테이지 7m : XY 스테이지 7n : 주 제어 시스템 7p1, 7p2 : 구동 수단 7q : 미러 7r : 레이저 길이 측정기 8 : 반도체 웨이퍼 8S : 반도체 기판 9 : 절연막 10 : 도체막 10a : 도체막 패턴 11a∼11c : 레지스트 패턴 12A, 12B : 패턴 데이터 13 : 외관 검사 SEM 13a : 전자총 13b : 빔 편향 시스템 13c : 대물 렌즈 13d : 스테이지 13e : 검출부 13f : 처리실 13g : 진공 제어 시스템 13h : 시퀀스 제어 시스템 13i : 빔 제어 시스템 13j : 로더 시스템 13k : 화상 입력 시스템 13m : 화상 데이터 처리 시스템 13n : 마스크 데이터 베이스 13p : 시뮬레이션 데이터 베이스 D1 : 크린룸 D2∼D9 : 영역 D10, D11 : 반송 라인 D12 : 웨이퍼 반입 반출 포트 D13 : 마스터 반송 라인 MR, MR1∼MR4 : 레지스트 차광 마스크 MN : 통상의 마스크 CA : 칩 영역 EB : 전자선
본원에 있어서 개시되는 발명 중, 대표적인 개요를 간단히 설명하면, 다음과 같다. 즉, 본 발명은 반도체 집적 회로 장치의 제조와, 유기막을 포함하는 차광 패턴을 갖는 포토마스크의 제조를 동일 크린룸 내에서 행하는 것이다. 또한, 본 발명은 반도체 집적 회로 장치의 제조와, 유기막을 포함하는 차광 패턴을 갖는 마스크의 제조에 있어서 제조 장치를 공용하는 것이다. 또한, 본 발명은 반도체 집적 회로 장치의 제조와, 유기막을 포함하는 차광 패턴을 갖는 마스크의 제조에 있어서 검사 장치를 공용하는 것이다. 또한, 본 발명은 반도체 집적 회로 장치의 제조와, 유기막을 포함하는 차광 패턴을 갖는 마스크의 제조에 있어서 제조 장치 및 검사 장치를 공용하는 것이다. 또한, 본 발명은 상기 유기막을 포함하는 차광 패턴을 갖는 포토마스크를 이용한 제1 노광 처리에 의해 제1 반도체 웨이퍼에 전사된 소정의 패턴을 검사함으로써, 상기 유기막을 포함하는 차광 패턴을 갖는 포토마스크의 패턴의 불량 여부를 판정하고, 이에 합격한 상기 유기막을 포함하는 차광 패턴을 갖는 포토마스크를 이용한 제2 노광 처리에 의해 제2 반도체 웨이퍼에 소정의 패턴을 전사하는 공정을 포함하는 것이다. 〈실시예〉 본원 발명을 상세히 설명하기 전에 본원에 있어서의 용어의 의미를 설명하면 다음과 같다. 1. 마스크(광학 마스크): 마스크 기판 상에 광을 차광하는 패턴이나 광의 위상을 변화시키는 패턴을 형성한 것이다. 실치수의 수배의 패턴이 형성된 레티클도 포함한다. 마스크의 제1 주면은 상기 광을 차폐하는 패턴이나 광의 위상을 변화시키는 패턴이 형성된 패턴면, 마스크의 제2 주면은 제1 주면과는 반대측의 면(즉, 이면)을 말한다. 2. 통상의 마스크: 상기 마스크의 일종으로서, 마스크 기판 상에 메탈로 이루어진 차광 패턴과, 광 투과 패턴으로 마스크 패턴을 형성한 일반적인 마스크를 말한다. 3. 레지스트 차광 마스크: 상기 마스크의 일종으로서, 마스크 기판 상에 유기막으로 이루어진 차광체(차광막, 차광 패턴, 차광 영역)를 갖는 마스크를 말한다. 4. 마스크(상기 통상의 마스크 및 레지스트 차광 마스크)의 패턴면을 다음 영역으로 분류한다. 전사되어야 할 집적 회로 패턴이 배치되는 영역은 「집적 회로 패턴 영역」, 그 외주의 영역은 「주변 영역」. 5. 「차광체」, 「차광 영역」, 「차광막」, 「차광 패턴」이라고 할 때는 그 영역에 조사되는 노광 중, 40% 미만을 투과시키는 광학 특성을 갖는 것을 나타낸다. 일반적으로 수% 내지 30% 미만인 것이 사용된다. 한편, 「투명」, 「투명막」, 「광 투과 영역」, 「광 투과 패턴」이라고 할 때는 그 영역에 조사되는 노광 중, 60% 이상을 투과시키는 광학 특성을 갖는 것을 나타낸다. 일반적으로 90% 이상인 것이 사용된다. 6. 웨이퍼는 집적 회로의 제조에 이용하는 실리콘 단결정 기판(일반적으로 거의 평면 원 형상), 사파이어 기판, 유리 기판, 그 밖의 절연, 반 절연 또는 반도체 기판 등 및 이들 복합적 기판을 말한다. 또한, 본원에 있어서 반도체 집적 회로 장치라고 할 때는 실리콘 웨이퍼나 사파이어 기판 등의 반도체 또는 절연체 기판 상에 만들어지는 것뿐만 아니라, 특별히 그렇지 않은 취지가 명시된 경우를 제외하고, TFT(Thin-Film-Transistor) 및 STN(Super-Twisted-Nematic) 액정 등과 같은 유리 등의 다른 절연 기판 상에 만들어지는 것 등도 포함하는 것으로 한다. 7. 웨이퍼 프로세스는 경면(鏡面) 연마 웨이퍼(미러 웨이퍼) 상태에서 출발하여, 소자 및 배선 형성 공정을 거쳐 표면 보호막을 형성하고, 최종적으로 프로브에 의해 전기적 시험을 행할 수 있는 상태로 하기까지의 공정을 말한다. 8. 디바이스면은 웨이퍼의 주면으로서, 그 면에 리소그래피에 의해 복수의 칩 영역에 대응하는 디바이스 패턴이 형성되는 면을 말한다. 9. 전사 패턴: 마스크에 의해 웨이퍼 상에 전사된 패턴으로서, 구체적으로는 레지스트 패턴 및 레지스트 패턴을 마스크로 하여 실제 형성된 웨이퍼 상의 패턴을 말한다. 10. 레지스트 패턴: 감광성 수지막을 포토리소그래피의 수법에 의해 패터닝한 막 패턴을 말한다. 또, 이 패턴에는 해당 부분에 대하여 전혀 개구가 없는 단순한 레지스트막을 포함한다. 11. 통상 조명: 비 변형 조명으로, 광 강도 분포가 비교적 균일한 조명을 말한다. 12. 변형 조명: 중앙부의 조도를 낮춘 조명으로서, 경사 조명(oblique illumination), 고리대 조명(orbicular-zone illumination), 4중극 조명, 5중극 조명 등의 다중극 조명 또는 그와 등가인 동공 필터에 의한 초해상 기술을 포함한다. 13. 스캐닝 노광: 가는 슬릿형 노광대를 웨이퍼와 마스크에 대하여, 슬릿의 길이 방향과 직교하는 방향으로(비스듬히 이동시켜도 좋음) 상대적으로 연속 이동(주사)시킴으로써, 마스크 상의 회로 패턴을 웨이퍼 상의 원하는 부분에 전사하는 노광 방법. 이 노광 방법을 행하는 장치를 스캐너라고 한다. 14. 스텝 앤드 스캔 노광: 상기 스캐닝 노광과 스테핑 노광을 조합하여 웨이퍼 상의 노광해야 할 부분의 전체를 노광하는 방법으로서, 상기 스캐닝 노광의 하위 개념에 해당한다. 15. 스텝 앤드 리피트 노광: 마스크 상의 회로 패턴의 투영상에 대하여 웨이퍼를 반복 스텝함으로써, 마스크 상의 회로 패턴을 웨이퍼 상의 원하는 부분에 전사하는 노광 방법. 이 노광 방법을 행하는 장치를 스테퍼라 한다. 16. 화학 기계 연마(CMP: Chemical Mechanical Polish)는 일반적으로 피 연마면을 상대적으로 부드러운 천 모양의 시트 재료 등으로 이루어진 연마 패드에 접촉시킨 상태에서 슬러리를 공급하면서 면 방향으로 상대 이동시켜서 연마를 행하는 것을 말하며, 본원에 있어서는 그 밖의 피 연마면을 경질의 지석면에 대하여 상대이동시킴으로써 연마를 행하는 CML(Chemical Mechanical Lapping), 그 밖의 고정 지립(abrasive grain)을 사용하는 것, 및 지립을 사용하지 않은 지립 프리 CMP 등도 포함하는 것으로 한다. 이하의 실시예에 있어서는 편의상 그 필요가 있을 때는 복수의 섹션 또는 실시예로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 이들은 서로 관계없는 것이 아니라, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다. 또한, 이하의 실시예에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)을 언급하는 경우, 특별히 명시한 경우 및 원리적으로 분명하게 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니라, 특정한 수 이상이라도 이하라도 좋다. 또한, 이하의 실시예에 있어서, 그 구성 요소(요소 스텝 등도 포함함)는 특별히 명시한 경우 및 원리적으로 분명히 필수적이라고 생각되는 경우 등을 제외하고, 반드시 필수적이 아닌 것은 물론이다. 마찬가지로, 이하의 실시예에 있어서, 구성 요소 등의 형상, 위치 관계 등에 언급할 때는 특별히 명시한 경우 및 원리적으로 분명히 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이는 상기 수치 및 범위에 대해서도 동일하다. 또한, 본 실시예를 설명하기 위한 모든 도면에 있어서 동일 기능을 갖는 것은 동일 부호를 붙이며, 그 반복 설명은 생략한다. 또한, 본 실시예에서 이용하는 도면에 있어서는 평면도라도 도면을 보기 쉽게 하기 위해서 차광부(차광막, 차광 패턴, 차광 영역 등) 및 레지스트막에 해칭을 붙인다. 이하, 본 발명의 실시예를 도면에 기초하여 상세히 설명한다. (제1 실시예) 본 실시예에 있어서는 마스크의 제조와 웨이퍼 프로세스를 동일한 크린룸 내에서 행하는 경우에 대해서 설명한다. 도 1은 본 발명의 일 실시예인 크린룸 D1의 구성의 일례를 나타내고 있다. 이 크린룸 D1에는 마스크 제조 라인(영역 D2)과, 반도체 집적 회로 장치의 제조 라인(영역 D3∼D9)의 양자가 수용되어 있다. 그리고, 마스크 제조 라인과 웨이퍼 프로세스 라인에서 일부 영역의 설비를 공용할 수 있게 되어 있다. 이에 따라, 마스크의 제조 프로세스와 반도체 집적 회로 장치의 제조 프로세스에서 별도로 제조 장치나 검사 장치를 준비하는 경우에 비하여, 설비 투자액을 약 절반으로 할 수 있다. 또한, 반도체 집적 회로 장치의 제조 프로세스에서 이용하는 제조 장치나 검사 장치를 마스크의 제조 프로세스에 사용할 수 있기 때문에, 그러한 고액의 제조 장치나 검사 장치의 가동 효율을 향상시킬 수 있다. 또한, 마스크 제조 라인으로부터 반도체 집적 회로 장치의 제조 라인으로 마스크를 인도할 때, 동일 크린룸 D1내이기 때문에 마스크의 패키징을 필요로 하지 않을 수 있으며, 또한 인도를 위한 반송 경로도 짧게 할 수 있기 때문에, 패키징이나 반송에 따른 비용이나 시간을 삭감할 수 있다. 이에 따라, 마스크의 비용을 저감시킬 수 있다. 이 때문에, 반도체 집적 회로 장치의 비용을 저감시킬 수 있다. 또한, 마스크의 제조 라인과, 반도체 집적 회로 장치의 제조 라인과의 상호간의 정보 교환은 예를 들면 LAN(Local Area Network) 등과 같은 전용 회선을 통해 행할 수 있다. 이에 따라, 예를 들면 마스크 제조의 진행 정보, 위치 정밀도나 치수 정밀도 등의 마스크 품질 정보 등과 같은 마스크에 관한 정보를 마스크의 제조 라인으로부터 반도체 집적 회로 장치의 제조 라인으로 실시간으로 제공할 수 있다. 반대로, 반도체 집적 회로 장치의 제조 라인으로부터 마스크의 제조 라인측으로 정보를 제공할 수도 있다. 또한, 정보의 송수신 시에, 인터넷 등과 같은 외부 회선을 사용하지 않고 끝나기 때문에, 일정 시간에 송수신 가능한 정보량의 증대를 도모할 수 있고, 비밀 누설이나 바이러스 감염을 방지할 수 있어서, 안전성의 확보를 도모할 수도 있다. 물론 광 디스크 등과 같은 정보 기억 매체를 이용하여 정보를 제공할 수도 있다. 반도체 집적 회로 장치의 제조 공정(웨이퍼 프로세스)은 수백 공정에 이르지만, 주된 것으로서, 예를 들면 리소그래피 공정, 에칭 공정, 산화막 등의 성막 공정, 이온 주입 공정, 메탈 형성 공정, CMP 등의 연마 공정, 세정 공정 등으로 분류할 수 있다. 이들 공정을 행하기 위한 영역 D3∼D9는 상호 간단히 구획되고, 분할된 상태에서 각 처리가 효율적으로 행해지도록 기능적으로 배치되어 있다. 영역 D3은 웨이퍼 및 마스크를 세정 장치에 의해 세정하는 영역이다. 영역 D4는 이온 주입 장치에 의해 웨이퍼에 소정의 불순물을 도입하는 영역이다. 영역 D5는 예를 들면 산화법이나 CVD(Chemical Vapor Deposition)법에 의해 웨이퍼 상에소정의 절연막을 성막하는 영역이다. 영역 D6은 영역 D2에서 제조된 마스크 등을 이용하여 웨이퍼에 소정의 패턴을 전사하는 리소그래피 영역이다. 이 영역 D6에는 예를 들면, F 2 엑시머 레이저(파장 157㎚)를 노광 광원으로 하는 노광 장치, ArF 엑시머 레이저(파장 193㎚)를 노광 광원으로 하는 노광 장치, KrF 엑시머 레이저(파장 248㎚)를 노광 광원으로 하는 노광 장치, i선(파장= 365㎚)을 노광 광원으로 하는 노광 장치 중 어느 1종류, 또는 바람직하게는 선택된 2 또는 3종류, 또는 모든 종류를 배치하는 것을 예시할 수 있다. 이와 같이 노광 조건이 다른 복수의 노광 장치를 배치함으로써, 요구에 적합한 노광을 할 수 있기 때문에, 고성능의 반도체 집적 회로 장치를 효율적으로 제조할 수 있다. 또한, 영역 D6에는 노광 처리 후의 현상이나 세정 등을 위한 장치도 설치되어 있다. 영역 D7은 웨이퍼에 대하여 에칭 처리를 실시하는 영역이다. 영역 D8은 웨이퍼 상에 메탈막을 퇴적하기 위한 영역이다. 영역 D9는 예를 들면 CMP 등과 같은 연마 처리를 웨이퍼에 대하여 실시하는 영역이다. 이러한 크린룸 D1에는 이물 발생을 저감 또는 방지하는 관점 등에서 라인의 자동화를 위한 기구가 구비되어 있으며, 각각의 영역 D2∼D9가 반송 라인을 통해 연결되어 있다. 크린룸 D1의 중앙에 배치된 반송 라인 D10은 웨이퍼 및 마스크를 반송하기 위한 메인 반송 라인이고, 그 라인으로부터 분기하는 반송 라인 D11을 통해 각 영역 D3∼D9와 기계적으로 접속되어 있다. 또한, 반송 라인 D10의 단부에는 웨이퍼 반입 반출 포트 D12가 기계적으로 접속되어 있다. 이제부터 처리가 행해지는 복수의 웨이퍼는 웨이퍼 반입 반출 포트 D12에 수용된 후, 1장씩 반송 라인 D10을 통해 각 영역 D3∼D9에 자동적으로 반송된다. 한편, 처리가 종료한 웨이퍼는 1장씩 반송 라인 D10을 통해 다시 웨이퍼 반입 반출 포트 D12에 자동적으로 반송되도록 되어 있다. 리소그래피를 위한 영역 D6과, 마스크 제조를 위한 영역 D2는 마스크 반송 라인 D13을 통해 기계적으로 접속되어 있다. 다음으로, 본 실시예에서 이용하는 레지스트 차광 마스크의 구조의 일례에 대하여 설명한다. 도 2∼도 5는 그 레지스트 차광 마스크 MR1∼MR4의 일례를 나타내고 있다. 도 2∼도 5의 (a)는 레지스트 차광 마스크 MR1∼MR4의 전체 평면도, 각 도면의 (b)는 각 도면의 (a)의 XX 선의 단면도를 나타내고 있다. 이 레지스트 차광 마스크 MR1∼MR4는 예를 들면 실치수의 1∼10배 치수의 집적 회로 패턴의 원화를 축소 투영 광학 시스템 등을 통해 웨이퍼에 결상시킴으로써 전사하는 레티클(reticle)이다. 도 2∼도 5의 레지스트 차광 마스크 MR1∼MR4의 마스크 기판(1)은 예를 들면 평면 사각 형상의 두께 6㎜ 정도의 투명한 합성 석영 기판으로 이루어진다. 마스크 기판(1)의 제1 주면의 중앙에는 상기 집적 회로 패턴 영역이 배치되고, 그 외주는 상기 주변 영역으로 되어 있다. 집적 회로 패턴 영역에는 집적 회로 패턴을 전사하기 위한 마스크 패턴이 형성되어 있다. 여기서는 특별히 한정되지 않지만, 어느 것이나 배선 패턴 등을 전사하기 위한 레지스트 차광 마스크 MR1∼MR4가 예시되어 있다. 또한, 어느 레지스트 차광 마스크 MR1∼MR4를 이용해도 동일한 형상의 배선 패턴이 전사되는 경우가 예시되어 있다. 도 2 및 도 3의 레지스트 차광 마스크 MR1, MR2는 집적 회로 패턴 영역의 차광 패턴(2a)이 전부 유기막으로 이루어진 마스크 구조를 예시하고 있다. 도 2에서는 차광 패턴(2a)이 배선 패턴으로서 웨이퍼 상에 전사되고, 도 3에서는 차광 패턴 (2a)으로부터 노출하는 광 투과 패턴(3a)이 배선 패턴으로서 웨이퍼 상에 전사된다. 이 레지스트 차광 마스크 MR1, MR2에서는 집적 회로 패턴 영역의 외주를 둘러싸도록 메탈막으로 이루어진 차광 패턴(4a)이 형성되어 있다. 또한, 그 외측에는 메탈막으로 이루어진 차광 패턴(4b)이 형성되어 있다. 차광 패턴(4b)은 마스크와 노광 장치 또는 웨이퍼와의 위치 정렬을 행할 때 사용되는 얼라이먼트 마크 등을 예시할 수 있다. 이에 따라, 할로겐 램프 등을 이용하여 마스크의 위치 검출을 행하는 노광 장치이더라도, 얼라이먼트 마크의 검출 능력을 통상대로 확보할 수 있기 때문에, 상기 통상의 마스크와 동등한 마스크의 위치 정렬 정밀도를 확보할 수 있다. 또한, 이 레지스트 차광 마스크 MR1, MR2에서는 주변 영역에 유기막을 포함하는 차광 패턴을 설치하고 있지 않기 때문에, 그 유기막의 차광 패턴의 마모나 결손에 기인한 이물 발생을 방지할 수 있다. 도 4의 마스크 MR3은 집적 회로 패턴 영역 및 주변 영역에서의 차광 패턴(2a∼2c)이 전부 유기막으로 이루어진 마스크 구조를 예시하고 있다. 차광 패턴(2b, 2c)은 각각 상기 차광 패턴(4a, 4b)과 재료가 다르지만 동일 형상, 동일 기능의 패턴이다. 이 마스크 MR3의 경우, 차광 패턴(2a∼2c)이 전부 유기막으로 이루어지고, 메탈막의 에칭 공정이 없기 때문에, 다른 레지스트 차광 마스크 MR1, MR2, MR4에 비하여 제조 시간을 단축할 수 있고, 또한 제조 비용을 저감시킬 수 있다. 도 5의 마스크 MR4는 집적 회로 패턴 영역에 유기막을 포함하는 차광 패턴(2a)과, 메탈막으로 이루어진 차광 패턴(4c)의 양자가 배치된 마스크 구조를 예시하고 있다. 이 경우, 집적 회로 패턴 영역의 마스크 패턴의 부분 수정[유기막의 차광 패턴(2a)의 수정]이 가능하게 된다. 주변 영역에 대해서는 상기 도 2 및 도 3의 레지스트 차광 마스크 MR1, MR2와 동일한 구성이고, 동등한 효과가 얻어진다. 어느 레지스트 차광 마스크 MR1∼MR4에 있어서도 집적 회로 패턴 영역의 차광 패턴(2a)을 유기막으로 구성함으로써, 통상의 마스크에 비하여, 차광 패턴(2a)의 형성 및 제거를 용이하게 행할 수 있기 때문에, 레지스트 차광 마스크 MR1∼MR4의 제조 시간을 대폭 단축할 수 있고, 또한 제조 비용을 대폭 저감시킬 수 있다. 또한, 그 차광 패턴(2a)의 형성 시에 에칭을 행하지 않기 때문에, 에칭에 의한 패턴 치수 오차를 없앨 수 있어서, 전사 패턴의 치수 정밀도를 향상시킬 수 있다. 상기 차광 패턴(2a∼2c)의 유기 재료로서는 감광성 수지(레지스트)막을 예시할 수 있다. 이 차광 패턴(2a∼2c)을 형성하는 레지스트막은 예를 들면 KrF 엑시머 레이저 광(파장 248㎚), ArF 엑시머 레이저 광(파장 193㎚) 또는 F 2 레이저광(파장 157㎚) 등과 같은 노광을 흡수하는 성질을 갖고 있으며, 메탈로 형성되는 차광 패턴과 거의 동일한 차광 기능을 갖고 있다. 이 차광 패턴(2a∼2c)을 형성하는 레지스트막은 예를 들면, α-메틸스틸렌과 α-클로로아크릴산의 공중합체, 노볼락 수지(novolak resin)와 퀴논 디아지드(quinone diazide), 노볼락 수지와 폴리메틸펜텐-1-술폰, 클로로메틸화 폴리스틸렌 등을 주성분으로 하는 것을 이용했다. 폴리비닐페놀 수지 등과 같은 페놀 수지나 노볼락 수지에 인히비터(inhibitor) 및 산발생제(acidogenic agent)를 혼합한, 소위 화학 증폭형 레지스트 등을 이용할 수 있다. 여기서 이용하는 차광용 레지스트막의 재료로서는 투영 노광 장치의 광원에 대하여 차광 특성을 갖고, 마스크 제조 프로세스에 있어서의 패턴 묘화 장치의 광원, 예를 들면 전자선 또는 230㎚ 이상의 광에 반응하는 특성을 갖고 있으면 좋고, 상기 재료에 한정되는 것이 아니라 여러가지 변경 가능하다. 폴리페놀계, 노볼락계 수지를 약 100㎚의 막 두께로 형성한 경우에는 예를 들면 150㎚∼230㎚ 정도의 파장에서 투과율이 거의 0이어서, 예를 들면 파장 193㎚의 ArF 엑시머 레이저 광, 파장 157㎚의 F 2 레이저광 등에 충분한 마스크 효과를 갖는다. 여기서는 파장 200㎚ 이하의 진공 자외광을 대상으로 하였지만, 이에 한정되지 않는다. KrF 엑시머 레이저 광(파장 248㎚)이나 i선(파장 365㎚) 등과 같이 파장이 200㎚보다 긴 파장의 노광을 이용할 수도 있다. 그 경우는 다른 레지스트 재료를 이용하던가, 레지스트막에 흡수재나 차광재를 첨가할 필요가 있다. 또, 레지스트막에 의해 차광 패턴을 형성하는 기술에 대해서는 본 발명자에 의한 특원평11-185221호(1999년 6월 30일 출원), 특원2000-206728호(2000년 7월 7일) 및 특원2000-206729호(2000년 7월 7일)에 기재되어 있다. 또한, 상기 메탈막의 차광 패턴(3a∼3c)은 예를 들면 크롬 등과 같은 메탈막으로 이루어진다. 단, 차광 패턴(3a∼3c)의 재료는 이에 한정되는 것이 아니라 여러가지 변경 가능하고, 예를 들면 텅스텐, 몰리브덴, 탄탈 또는 티타늄 등과 같은 고융점 금속, 질화 텅스텐 등과 같은 질화물, 텅스텐 실리사이드(WSix)나 몰리브덴실리사이드(MoSix) 등과 같은 고융점 금속 실리사이드(화합물), 또는 이들의 적층막을 이용해도 좋다. 본 실시예의 레지스트 차광 마스크 MR1∼MR4의 경우에는 유기 재료로 이루어진 차광 패턴(2a∼2c)을 제거한 후, 그 마스크 기판(1)을 세정하여 재차 사용하는 경우가 있기 때문에, 내산화성 및 내마모성이 풍부하고, 내박리성이 풍부한 텅스텐 등과 같은 고융점 금속이 차광 패턴(3a∼3c)의 재료로서 바람직하다. 다음으로, 본 실시예의 마스크의 제조 방법의 일례를 설명한다. 여기서는 상기 레지스트 차광 마스크 MR1의 제조 방법을 일례로서 설명한다. 우선, 도 6의 (a)에 도시한 바와 같이 이미 메탈막의 차광 패턴(3a, 3b)이 형성된 마스크 기판(1: 즉, 마스크 블랭크. 또, 도 4의 마스크 MR3에서는 메탈의 차광 패턴이 형성되어 있지 않은 마스크 기판 자체가 마스크 블랭크가 됨)을 준비하고, 도 6의 (b)에 도시한 바와 같이 그 제1 주면 상에 상기 차광 패턴(2a∼2c) 형성용 레지스트막(2)을 도포한다. 계속해서, 레지스트막(2) 상에 대전 방지용 수용성 도전 유기막(5)을 도포한다. 수용성 도전 유기막(5)으로서는 예를 들면 에스페이서 (Espacer: 昭和電工KK 製)나 아쿠아세이브(Aquasave: 三菱 레이온社 製) 등을 이용했다. 그 후, 수용성 도전 유기막(5)과 접지(6)를 전기적으로 접속한 상태에서 패턴 묘화를 위한 전자선 묘화 처리를 행했다. 그 후, 레지스트막(2)의 현상 처리 시에 수용성 도전 유기막(5)도 제거했다. 이와 같이 하여, 도 6의 (c)에 도시한 바와 같이 집적 회로 패턴 영역에 레지스트막(2)으로 이루어진 차광 패턴(2a)을 갖는 레지스트 차광 마스크 MR1을 제조한다. 또, 레지스트막의 패턴 묘화는 전자선 묘화에 한하지 않고, 예를 들면 230㎚ 이상의 자외선에 의한 패턴 묘화 등도 적용할 수 있다. 또한, 이러한 레지스트막 (2)으로 이루어진 차광 패턴(2a∼2c)을 형성한 후, 노광 조사에 대한 내성을 향상시키도록 열 처리를 부가하거나, 자외광을 강력히 조사하거나 하는, 소위 레지스트막의 하드닝 처리를 행하는 것도 유효하다. 또한, 차광용 레지스트막(2)의 산화 방지를 목적으로, 패턴면을 질소(N 2 ) 등의 불활성 가스 분위기로 유지하는 것도 유효하다. 다음으로, 상기 노광 처리에 이용하는 축소 투영 노광 장치의 일례를 도 7에 도시한다. 축소 투영 노광 장치(7)의 광원(7a)으로부터 발하는 노광은 플라이 아이 렌즈(flyeye lens: 7b), 조명 형상 조정 개구(7c), 컨덴서 렌즈(7d1, 7d2) 및 미러(7e)를 통해 마스크 스테이지에 놓여진 상기 레지스트 차광 마스크 MR1∼MR4로 예시한 레지스트 차광 마스크 MR 또는 상기 통상의 마스크 MN 중 어느 하나를 조사한다. 노광 광원으로서는 상기한 바와 같이 예를 들면 KrF, ArF 엑시머 레이저, F 2 레이저 또는 i선 등을 이용한다. 레지스트 차광 마스크 MR 또는 통상의 마스크 MN은 차광 패턴이 형성된 제1 주면을 하측[웨이퍼(8)측]을 향한 상태에서 축소 투영 노광 장치(7)에 놓여 있다. 따라서, 상기 노광은 레지스트 차광 마스크 MR 또는 통상의 마스크 MN의 제2 주면측으로부터 조사된다. 이에 따라, 레지스트 차광 마스크 MR 또는 통상의 마스크 MN에 그려진 마스크 패턴은 투영 렌즈(7f)를 통해 시료 기판인 웨이퍼(8)의 디바이스면에 투영된다. 레지스트 차광 마스크 MR 또는 통상의 마스크 MN의 제1 주면에는 상기 페리클 PE가 경우에 따라 설치되어 있다. 또, 레지스트 차광 마스크 MR 또는 통상의 마스크 MN은 마스크 위치 제어 수단(7g)으로 제어된 마스크 스테이지(7h)의 장착부에서 진공 흡착되고, 위치 검출 수단(7i)에 의해 위치 정렬되어, 그 중심과 투영 렌즈(7f)의 광축과의 위치 정렬이 정확하게 이루어져 있다. 웨이퍼(8)는 그 디바이스면을 위로 향한 상태에서 시료대(7j) 상에 진공 흡착되어 있다. 시료대(7j)는 투영 렌즈(7f)의 광축 방향, 즉 Z축 방향으로 이동 가능한 Z 스테이지(7k) 상에 놓이고, 또한 XY 스테이지(7m) 상에 탑재되어 있다. Z 스테이지(7k) 및 XY 스테이지(7m)는 주 제어 시스템(7n)으로부터의 제어 명령에 따라 각각의 구동 수단(7p1, 7p2)에 의해 구동되기 때문에, 원하는 노광 위치로 이동 가능하다. 그 위치는 Z 스테이지(7k)에 고정된 미러(7q)의 위치로서, 레이저 길이 측정기(7r)로 정확하게 모니터되어 있다. 또한, 위치 검출 수단(7i)에는 예를 들면 통상의 할로겐 램프가 이용되고 있다. 즉, 특별한 광원을 위치 검출 수단(7i)에 이용할 필요없이(새로운 기술이나 어려운 기술을 새롭게 도입할 필요없이), 지금까지와 마찬가지로 축소 투영 노광 장치를 이용할 수 있다. 상기 주 제어 시스템(7n)은 네트워크 장치와 전기적으로 접속되어 있으며, 축소 투영 노광 장치(7)의 상태의 원격 감시 등이 가능하게 되어 있다. 노광 방법으로서는 예를 들면 상기 스텝 앤드 리피트 노광 방법 또는 스캐닝 노광 방법(스텝 앤드 스캐닝 노광 방법)의 어느 하나를 이용해도 좋다. 노광 광원은 상기 통상 조명을 이용해도 좋고, 변형 조명을 이용해도 좋다. 도 8은 상기 레지스트 차광 마스크 MR1∼MR4 중 어느 하나를 이용하여 상기 축소 투영 노광 장치(7)에 의해 노광 처리가 실시된 웨이퍼(8)의 전체 평면도를 나타내고 있다. 웨이퍼(8)는 예를 들면 평면 원 형상으로 형성되어 있으며, 그 주면에는 예를 들면 사각 형상의 복수의 칩 영역 CA가 규칙적으로 나란히 배치되어 있다. 도 9의 (a)는 도 6의 칩 영역 CA의 확대 평면도, (b)는 (a)의 XX 선의 단면도를 나타내고 있다. 웨이퍼(8)를 구성하는 반도체 기판(8S)은 예를 들면 실리콘 단결정으로 이루어지고, 그 디바이스면 상에는 예를 들면 산화 실리콘으로 이루어진 절연막(9)을 통해, 예를 들면 알루미늄 또는 텅스텐 등으로 이루어진 도체막(10)이 퇴적되어 있다. 이 도체막(10)은 상기 도 1의 메탈 형성용 영역 D8에 있어서 스퍼터링법 등에 의해 퇴적되어 있다. 또한, 도체막(10) 상에는 예를 들면 ArF에 감광성을 갖는 두께 300㎚ 정도의 통상의 레지스트 패턴(11d)이 형성되어 있다. 또, 레지스트 패턴(11a)은 상기 레지스트 차광 마스크 MR1, MR3, MR4를 이용하는 경우, 포지티브형을 사용하고, 상기 레지스트 차광 마스크 MR2를 이용하는 경우, 네가티브형을 사용한다. 이러한 레지스트 패턴(11a)의 노광 처리에 있어서는 예를 들면 파장 193㎚의 ArF 엑시머 레이저 광을 노광 광원으로 하는 축소 투영 노광 장치(7)를 사용했다. 또한, 투영 렌즈의 개구 수 NA는 예를 들면 0.68, 광원의 코히어런스 σ는 예를 들면 0.7을 이용했다. 축소 투영 노광 장치(7)와 레지스트 차광 마스크 MR과의 얼라이먼트는 상기 레지스트 차광 마스크 MR의 메탈막의 차광 패턴(4c)을 검출함으로써 행했다. 여기서의 얼라이먼트에는 예를 들면 파장 633㎚의 헬륨-네온(He-Ne) 레이저광을 이용했다. 이 경우, 광의 콘트라스트를 충분히 취하기 때문에, 레지스트 차광 마스크 MR과 노광 장치와의 상대적인 위치 정렬을 용이하게, 그리고 높은 정밀도로 행할 수 있었다. 또한, 도 10의 (a)는 상기 웨이퍼(8)를 상기 도 1의 에칭용 영역 D7에 반송하여 에칭 처리를 실시한 후의 웨이퍼(8)의 칩 영역 CA에서의 주요부 확대 평면도, 도 10의 (b)는 (a)의 XX 선의 단면도를 나타내고 있다. 절연막(9) 상에는 상기 도체막(10)으로 이루어진 배선 패턴(10a)이 형성되어 있다. 여기서는 상기 통상의 마스크를 이용한 노광 시와 거의 동일한 패턴 전사 특성이 얻어졌다. 예를 들면 0.19㎛ 라인 앤드 스페이스를 0.4㎛의 초점 심도로 형성할 수 있었다. 다음으로, 본 실시예에 있어서의 마스크의 제조 프로세스 및 반도체 집적 회로 장치의 제조 프로세스의 실제 흐름을 도 11에 도시한다. 플로우 A1은 상기 레지스트 차광 마스크 MR의 제조 프로세스의 흐름을 나타내고 있다. 즉, 상기 마스크 블랭크를 준비하는 공정(100), 그 마스크 블랭크의 제1 주면 상에 상기한 바와 같이 차광 패턴 형성용 레지스트막이나 도전성막을 도포하는 공정(101), 그 레지스트막에 상기한 바와 같이 전자선 묘화 처리 등에 의해 집적 회로 패턴을 전사하는 공정(102), 현상 처리 및 세정 처리를 실시하는 공정 (103) 및 현상 처리가 끝난 레지스트 차광 마스크 MR을 스토커에 수용하는 공정 ST 순으로 진행한다. 본 실시예에 있어서는 반도체 집적 회로 장치의 제조 프로세스(웨이퍼 프로세스)에서 이용하는 노광 장치(도 7에 예시)를 이용하여 검사 대상의 레지스트 차광 마스크 MR의 패턴을 검사용 웨이퍼(제1 웨이퍼)에 전사하고(제1 노광 처리), 그 전사된 패턴을 검사함으로써, 상기 검사 대상의 레지스트 차광 마스크 MR의 패턴의 불량 여부를 판정한다. 이와 같이 웨이퍼 상의 전사 패턴을 검사함으로써, 마스크 패턴을 검사함으로써, 패턴의 실질적인 검사가 가능하기 때문에, 마스크 검사의 신뢰성을 향상시킬 수 있다. 또한, 마스크 검사의 신뢰성을 향상시킬 수 있기 때문에, 마스크의 재검사 등을 저감시킬 수 있다. 이 때문에, 마스크의 제조 효율의 향상, 개발 기간의 단축 및 제조 기간의 단축을 도모할 수 있다. 따라서, 반도체 집적 회로 장치의 개발 기간 및 제조 기간을 단축할 수 있다. 또한, 마스크의 수율을 향상시킬 수 있다. 또한, 마스크의 재검사에 따른 비용을 저감 또는 삭감할 수 있다. 이에 따라, 마스크의 비용을 저감시킬 수 있다. 따라서, 반도체 집적 회로 장치의 비용을 저감시킬 수 있다. 플로우 B1은 그 검사용 웨이퍼의 처리의 흐름을 나타내고 있다. 즉, 우선, 검사용 웨이퍼의 디바이스면 상에 레지스트막을 도포한다(레지스트 도포 공정 RC). 계속해서, 반도체 집적 회로 장치의 제조 프로세스에서 이용하는 노광 장치에 검사 대상의 레지스트 차광 마스크 MR을 장착하고, 검사용 웨이퍼에 대하여 노광 처리를 실시한다(공정 EX). 그 후, 검사용 웨이퍼에 대하여 현상 처리를 실시한다(공정 DE). 계속해서, 검사용 웨이퍼에 형성된 전사 패턴의 검사 공정으로 이행한다. 여기서는 검사용 웨이퍼에 있어서의 전사 패턴의 형상을 여러가지 장치로 체크하고, 검사 대상의 레지스트 차광 마스크 MR의 품질을 체크한다. 그 전사 패턴의 단치수(shot size: 패턴의 폭 방향의 치수)는 예를 들면 길이 측정 SEM(Scanning Electron Microscope)으로, 장 치수(long size: 패턴의 길이 방향의 치수)는 예를 들면 광학식 정합 검사 장치(optical alignment inspecting device)를 이용하여 검사용 웨이퍼 상의 기준 패턴과의 상대 비교로 행한다(공정 DM, AL). 결함 검사는 예를 들면 외관 검사용 SEM이나 광학식의 패턴 형상 비교 검사 장치로 행한다(공정 IN). 검사 결과는 각각 합격, 불합격의 판정에 기초하여 처리된다. 즉, 불합격인 경우에는 재생 판단(공정 REJ)에 의해 검사 대상의 레지스트 차광 마스크 MR을 레지스트 제거 재생 처리 공정 RE로 보낸다. 레지스트 제거 후의 마스크 기판(1)은 마스크 블랭크로서 재이용된다. 한편, 검사 결과가 합격인 경우에는 검사 데이터를 노광 장치의 보정 입력부에 피드백하고, 실제 반도체 집적 회로 장치의 제조 시의 전사 정밀도의 향상에 이용한다. 예를 들면, 치수 측정 결과에 기초하여 노광 장치의 노광량을 보정하거나, 정합 검사 결과에 기초하여 노광 장치의 정합 보정 치를 보정하기도 한다. 이와 같이 본 실시예에서는 마스크 검사에 이용한 노광 장치와, 디바이스 패턴(집적 회로 패턴)의 전사에 이용하는 노광 장치를 동일한 것을 이용함으로써, 예를 들면 노광 장치 고유의 각종 오차나 렌즈 수차 등도 동일하기 때문에, 검사 공정에서 얻어진 정보를 디바이스 패턴의 전사를 위한 노광 조건으로서 유효하게 활용할 수 있다. 이 때문에, 디바이스 패턴의 노광 조건을 보다 좋은 것으로 설정할 수 있기 때문에, 디바이스 패턴의 치수 정밀도나 위치 정렬 정밀도 등의 각종 정밀도를 향상시킬 수 있다. 따라서, 반도체 집적 회로 장치의 수율 및 신뢰성을 향상시킬 수 있다. 또, 플로우 A2는 통상의 마스크의 흐름을 나타내고 있다. 본 실시예 이외의 공정에서 작성된 통상의 마스크는 직접 마스크 스토커에 보관된다(공정 ST). 이 통상의 마스크는 검사가 끝났기 때문에, 본 실시예의 검사는 불필요하다. 또한, 플로우 B2는 반도체 집적 회로 장치가 형성되는 디바이스용 웨이퍼(제 2 웨이퍼)의 처리의 흐름을 나타내고 있다. 디바이스용 웨이퍼는 이전 공정에서 반송되어 레지스트 도포 공정 RC에 들어간다. 디바이스용 웨이퍼는 상기 마스크 검사 공정에서 합격한 마스크를 이용한 노광 처리 공정(제2 노광 처리) EX, 현상 처리 공정 DE를 거쳐, 각 검사 공정 DM, AL, IN을 지니고, 검사 결과는 각각 합격, 불합격의 판정에 기초하여 처리된다. 불합격인 경우에는 재생 판단에 의해 대상의 레지스트 차광 마스크를 레지스트 제거 재생 처리 공정 RE2로 보낸다. 합격 불합격에 상관없이 검사 결과는 차례대로 노광 장치의 보정 파일(보정 계수 등)에 피드백되어, 다음 로트 또는 동일 품종의 다음 로트에 피드백된다. 또, 검사 결과의 피드백은 통상은 직접 행하지 않고, 데이터의 통계 해석 처리를 거쳐 보정 데이터로 변환한 상태에서 노광 장치에 피드백한다. 이와 같이 본 실시예에 따르면, 마스크 제조의 QTAT(Quick Turn Around Time)를 실현할 수 있고, 마스크와 반도체 집적 회로 장치를 효율적으로 제조할 수 있다. 이 때문에, ASIC 등과 같이 짧은 납기가 요구되는 제품의 제조에도 대응할 수 있다. 또한, ASIC, 마스크 ROM(Read Only Memory), 또는 반도체 집적 회로 장치의 개발 기간이나 검사 기간 등, 패턴의 형상이나 치수 등이 불안정하고, 변경이 빈번하게 행해지는 제품 또는 기간이라도, 그에 대하여 통상의 마스크만을 이용한 경우에 비하여, 단기간에, 또한 저비용으로 응할 수 있다. 다음으로, 레지스트 차광 마스크 MR 또는 통상의 마스크의 패턴 결함 검사에 대하여 설명한다. 마스크에 있어서의 일반적인 패턴의 결함 및 형상의 검사 방법에는 예를 들면 데이터 베이스 비교 검사와, 다이·투·다이(die-to-die) 검사가 있다. 데이터 베이스 비교 검사는 검사용 레이저광을 검사 대상의 마스크에 직접 조사했을 때, 마스크로부터 반사된 광, 마스크를 투과한 광 또는 그 양자를 검출함으로써 얻어진 패턴 화상과, 마스크 설계 데이터를 비교함으로써, 마스크 패턴의 불량 여부를 판정하는 방법이다. 또한, 마스크 내의 복수의 다른 영역(칩 영역 CA)에 동일 회로 패턴을 형성해 두고, 그 다른 영역의 동일 회로 패턴끼리 비교함으로써, 마스크 패턴의 불량 여부를 판정하는 방법이다. 그러나, 마스크 상의 패턴을 검사하는 방법에서는 마스크 내에 미소 패턴(해상 한계 이하의 패턴 등)이 존재하는 경우, 검사가 불가능하거나, 검출 에러가 생기기도 하는 경우가 있다. 특히, 최근에는 리소그래피 기술에 광 근접 효과 보정 (OPC: Optical Proximity Correction)이나 위상 시프트 기술을 적용함으로써, 리소그래피 공정에서의 해상 한계 이하의 패턴을 마스크에 배치하거나, 특이한 패턴을 마스크에 배치하기도 하는 경우가 증가하고 있어서, 상기 문제가 현저해지고 있다. 이 문제를 해결하는 방법으로서, 본 실시예에 있어서는 상기한 바와 같이 검사 대상의 마스크(레지스트 차광 마스크 및 통상의 마스크)를 이용한 노광 처리에 의해 실제로 웨이퍼에 전사된 패턴에 대하여 상기 데이터 베이스 비교 검사 또는 다이·투·다이 검사를 행하도록 했다. 이에 따라, 웨이퍼 상에 있어 요구에 적합한 형상 및 치수의 패턴이 실제 형성되어 있는지의 여부를 실질적으로 검사할 수 있다. 또한, 상기한 바와 같이 반도체 집적 회로 장치의 제조 프로세스에서 이용하는 검사 장치를 사용함으로써 설비 투자를 삭감할 수 있다. 여기서, 본 실시예에 있어서의 마스크 패턴의 결함 검사의 구체적인 일례를 도 12에 의해 설명한다. 도 12의 (a)는 OPC가 없는 마스크의 패턴 데이터(12A)의 일례를 나타내고 있다. 이는 집적 회로 패턴의 설계 데이터의 패턴으로서, 웨이퍼 상의 레지스트막에 전사하고자 하는 패턴의 형상을 나타내고 있다. 도 12의 (b)는 (a)의 마스크를 사용하여 노광 처리한 경우의 레지스트 패턴(11b)의 평면 형상을 나타내고 있다. 도 12의 (a)의 패턴 형상과는 다소 다른 형상으로 변형되어 있다. 그래서, 도 12의 (a)의 패턴 데이터(12A)에 OPC를 가함으로써, 도 12의 (c)에 도시한 패턴 데이터 (12B)를 작성한다. 도 12의 (d)는 도 12의 (c)의 마스크를 사용하여 노광 처리한 경우의 레지스트 패턴(11c)의 평면 형상을 나타내고 있다. 이 형상은 도 12의 (a)의 패턴의 형상으로 대하여 각 변의 위치가 일치한다. 그리고, 도 12의 (a)의 패턴의 각부에 라운드를 갖게 하면 도 12의 (d)와 거의 일치한 형상이 된다. 또한, 도 12의 (d)의 패턴 형상은 도 12의 (c)의 마스크 데이터를 이용한 투영상의 시뮬레이션에 의해 얻어지는 도 12의 (e)의 패턴 데이터(12C)에 의해서도 예측할 수 있다. 그래서, 본 실시예에 있어서는 도 12의 (a)의 마스크 패턴(12A)의 형상과, 도 12의 (c)의 마스크를 이용하여 웨이퍼 상에 전사된 도 12의 (d)의 레지스트 패턴(11c)의 형상을 외관 검사 SEM을 이용하여 데이터 베이스 비교 검사를 행했다. 이에 따라, OPC의 치수 에러나 마스크의 치수 에러를 검출할 수 있었다. 또한, 데이터 베이스로서, 도 12의 (c)의 마스크를 이용한 전사 패턴 형상의 시뮬레이션에 의해 얻어진 패턴 데이터[12C: 도 12의 (e)]를 이용한 경우도, 마찬가지로 결함 및 형상 이상을 검출할 수 있었다. 이러한 검사는 마스크에 위상 시프트 패턴이 존재하는 경우에도 적용 가능하다. 위상 시프트 패턴의 불량 여부를 판정하는 경우에는 상기와 마찬가지로 실 패턴 데이터와 전사 패턴과의 비교 또는 시뮬레이션 패턴과 전사 패턴과의 비교를 행함으로써 불량 여부를 행한다. 위상 시프트 패턴의 위상의 불량 여부를 판정하는 경우에는 그 검사 대상의 마스크를 이용한 노광 처리 시에, 초점을 시프트시키거나, 노광량을 바꾼다. 이 때, 전사 패턴에 치수 차가 생긴 경우에는 위상 시프트 패턴의 위상에 문제가 있으면 판정할 수 있다. 또한, 초점이나 노광량을 바꾸지 않더라도 본래 있어야 할 개소에 위상 시프트 패턴이 없는 경우에는 패턴이 해상되지 않기 때문에, 그에 따라 위상 시프트 패턴의 배치의 불량 여부를 판정할 수 있다. 상기 검사 공정에서 이용한 외관 검사 SEM의 구성의 일례를 도 13에 도시한다. 외관 검사 SEM13은 전자총(13a)으로부터 방사된 전자선 EB를 빔 편향 시스템(13b) 및 대물 렌즈(13c) 등을 통해 스테이지(13d) 상의 웨이퍼(8)의 디바이스면에 주사했을 때, 웨이퍼(8)의 전자선 주사면으로부터 방출되는 2차 전자 등을 검출부 (13e)에 의해 검출함으로써 전자선 주사면의 화상을 얻을 수 있다. 전자선 주사에 있어서는 처리실(13f) 내를 진공 제어 시스템(13g)에 의해 진공 상태로 유지한다. 외관 검사 SEM13의 동작은 시퀀스 제어 시스템(13h)에 의해 제어되어 있다. 빔 편향 시스템(13b)의 빔 제어는 빔 제어 시스템(13i)에 의해 행해진다. 또, 웨이퍼 (8)의 반입 및 반출은 로더 시스템(13j)을 통해 행해진다. 검사부(13e)에서 검출된 2차 전자 신호는 화상 입력 시스템(13k)에 전송되어 화상 데이터로 변환된다. 이 화상 데이터는 화상 데이터 처리 시스템(13m)에 전송되고, 칩 비교 검사나 데이터 비교 검사가 행해진다. 본 실시예에서는 마스크 데이터 베이스(13n) 및 시뮬레이션 데이터 베이스(13p)를 갖고 있다. 마스크 데이터 베이스(13n)에는 마스크 패턴의 설계 데이터가 저장되어 있다. 또한, 시뮬레이션 데이터 베이스(13p)에는 상기한 바와 같은 전사 패턴의 형상을 예측한 패턴 데이터가 저장되어 있다. 이들 데이터는 상기 화상 데이터 처리 시스템(13m)에서의 비교 검사 시에 기준 데이터(비교 대상 데이터)로서 참조되도록 되어 있다. (제2 실시예) 본 실시예에 있어서는 상기 크린룸의 운영 형태의 변형예를 도 14에 의해 설명한다. 도 14의 크린룸 D1의 구성은 상기 도 1과 동일하므로, 설명을 생략한다. 다른 것은 크린룸 D1을 복수의 회사에서 운영하는 것이다. 크린룸 D1의 전체적인 관리·운영은 예를 들면 반도체 집적 회로 장치의 제조 메이커인 회사 A가 행한다. 회사 A는 예를 들면 크린룸 D1 전체의 물리적 설비의 유지 및 관할이나 재산 관리에 관한 법적 수속을 행한다. 여기서는 마스크 제조의 영역 D2를 마스크 제조 메이커인 회사 B가 운영하고, 또한 CMP의 영역 D9를 회사 C가 운영하는 경우가 예시되어 있다. 회사 A는 회사 B, C에 대하여 장소 및 전기·수도 등의 기본적인 연료를 제공하는 대신에 회사 B, C는 제조 장치나 그 제조에 필요한 재료 등, 각자의 업무에 필요한 설비나 재료를 각 회사에서 준비한다. 회사 A는 설비 투자를 삭감할 수 있다. 또한, 회사 B, C는 장소를 확보할 필요가 없어서, 투자액을 저감시킬 수 있다. 또한, 회사 B는 상기 제1 실시예에서 설명한 바와 같이 마스크의 제조 효율의 향상, 마스크의 신뢰성의 향상 및 마스크의 비용의 저감을 도모할 수 있다. 회사 A는 설비 투자를 삭감할 수 있어서, 일정한 금액의 운영 자금을 회사 B, C에 정기적으로 지불한다. 이 운영 자금은 회사 B, C가 회사 A에 지불해야 되는 임대료를 뺀 금액이다. 또한, 회사 A는 회사 B, C가 기여함으로써 제조된 제품의 매상의 몇 퍼센트를 회사 B, C에 지불한다. 이 경우, 예를 들면 마스크 제조 메이커인 회사 B에 있어서, 마스크의 수율이나 생산 매수에 따라 수취하는 금액이 변한다. 예를 들면, 수율이 많아지면 수취하는 금액도 많아진다. 또한, 품질이 좋은 마스크의 생산 매수가 증가하면 수취하는 금액도 많아진다. 물론, 회사 B, C는 회사 A의 제품 이외의 것을 제조할 수도 있다. 본 실시예에 있어서도 마스크 및 반도체 집적 회로 장치의 제조는 상기 제1 실시예와 동일하다. 예를 들면 다음과 같다. 우선, 마스크 제조 메이커인 회사 B는 크린룸내 D1 내의 영역 D2에서 상기 레지스트 차광 마스크를 제조한다. 또한, 통상의 마스크를 준비한다. 계속해서, 회사 B는 제조한 레지스트 차광 마스크 및 준비한 통상의 마스크를 반도체 집적 회로 장치의 제조 메이커인 회사 A에 인도한다. 즉, 레지스트 차광 마스크 및 통상의 마스크를 영역 D6에 반송한다. 회사 A는 그 레지스트 차광 마스크 및 통상의 마스크를 영역 D6에 설치된 축소 투영 노광 장치에 세트한 상태에서 웨이퍼에 대하여 노광 처리를 실시함으로써 웨이퍼에 패턴을 전사하고, 그 전사 패턴을 상기 제1 실시예에서 설명한 바와 같이 검사한다. 이에 따라, 납입된 레지스트 차광 마스크 및 통상의 마스크 패턴의 불량 여부를 검사한다. 회사 A는 레지스트 차광 마스크 및 통상의 마스크의 합격 여부에 관계없이 상기 마스크 검사 공정에서 얻어진 정보를 상기 LAN 등의 전용 회선 또는 광 디스크 등의 정보 기억 매체를 통해 마스크 제조 메이커인 회사 B에 제공한다. 상기 마스크 검사의 결과, 그 레지스트 차광 마스크나 통상의 마스크가 합격인 경우, 회사 A는 그 마스크 및 영역 D6의 축소 투영 노광 장치를 이용한 노광 처리에 의해 웨이퍼에 집적 회로 패턴을 전사한다. 이 때, 회사 A는 마스크 검사 공정에서 얻어진 정보에 의해, 노광 장치의 노광 조건을 조정(보정)한다. 이후, 상기 제1 실시예와 마찬가지의 공정을 거쳐, 통상의 반도체 집적 회로 장치의 제조 공정으로 이행한다. 한편, 상기 마스크 검사의 결과, 그 마스크가 불합격인 경우, 회사 A는 그 마스크를 마스크 제조 메이커인 회사 B에 반환한다. 즉, 영역 D2에 반송한다. 불합격한 마스크를 수취한 회사 B는 그 마스크가 레지스트 차광 마스크인 경우, 유기막을 포함하는 차광 패턴을 마스크 기판으로부터 제거하고, 그 마스크 기판을 마스크 블랭크로서 재이용 가능한 상태로 한다. 또한, 회사 B는 상기 검사 공정의 결과 정보를 고려하여 새로운 레지스트 차광 마스크 또는 통상의 마스크를 제조하여 다시 회사 A에 인도한다. 이상, 본 발명자에 의해 이루어진 발명을 실시예에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않은 범위에서 여러가지 변경 가능한 것은 물론이다. 예를 들면, 상기 실시예에 있어서 마스크의 얼라이먼트 마크 등과 같은 패턴을 레지스트막으로 형성하는 경우, 그 레지스트막에 마크 검출광[예를 들면 결함 검사 장치의 프로브 광(노광 파장보다 긴 파장의 광으로서, 예를 들면 파장 500㎚: 정보 검출광)]을 흡수하는 흡수재를 첨가하면 좋다. 또한, 상기 실시예에서는 마스크 기판 상의 패턴을 전사하는 데 전자선을 이용한 경우에 대해서 설명했지만, 이에 한정되는 것이 아니라 여러가지 변경 가능하고, 예를 들면 레이저 빔을 이용해도 좋다. 이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경이 된 이용 분야인 반도체 집적 회로 장치의 제조 방법에 적용한 경우에 대해서 설명했지만, 그에 한정되는 것이 아니고, 예를 들면 소정의 패턴을 마스크를 이용한 노광 처리에 의해 전사하는 것이 필요한 디스크의 제조 방법, 액정 디스플레이의 제조 방법 또는 마이크로머신의 제조 방법에도 적용할 수 있다.
본원에 의해 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 이하와 같다. (1) 본 발명에 따르면, 반도체 집적 회로 장치의 제조와, 유기막을 포함하는 차광 패턴을 갖는 포토마스크의 제조를 동일 크린룸내에서 행함으로써, 마스크의 제조 기간을 단축시킬 수 있다. (2) 상기 (1)에 의해 마스크의 제조 기간을 단축할 수 있기 때문에, 반도체 집적 회로 장치의 제조 기간을 단축시킬 수 있다. (3) 본 발명에 따르면, 반도체 집적 회로 장치의 제조와, 유기막을 포함하는 차광 패턴을 갖는 포토마스크의 제조를 동일 크린룸내에서 행함으로써, 마스크의 비용을 저감시킬 수 있다. (4) 상기 (3)에 의해 반도체 집적 회로 장치의 비용을 저감시킬 수 있다. |
