存储电容、像素单元及存储电容的制造方法 |
|||||||
| 申请号 | CN201410033377.7 | 申请日 | 2014-01-23 | 公开(公告)号 | CN103792744A | 公开(公告)日 | 2014-05-14 |
| 申请人 | 深圳市华星光电技术有限公司; | 发明人 | 姚晓慧; 许哲豪; | ||||
| 摘要 | 本 发明 实施例 公开了一种存储电容，包括基底，位于该基底上且由第一金属层形成的第一 电极 ，形成在该基底及该第一电极上的第一绝缘层，形成在该第一绝缘层上的 半导体 层，形成在该半导体层上的第二金属层，形成在该第一绝缘层、该半导体层及该第二金属层上的第二绝缘层，以及形成在该第二绝缘层及该第二金属层上并作为第二电极的 像素 电极。该第二绝缘层上开设有一个 接触 窗以暴露第二金属层。该像素电极经由该接触窗与该暴露的第二金属层电性连接。另，本发明实施例还公开了一种具有该存储电容的像素单元及一种该存储电容的制造方法。 | ||||||
| 权利要求 | 1.一种存储电容，其特征在于，该存储电容(100)包括基底(10)，位于该基底(10)上且由第一金属层形成的第一电极(20)，形成在该基底(10)及该第一电极(20)上的第一绝缘层(30)，形成在该第一绝缘层(30)上的半导体层(40)，形成在该半导体层(40)上的第二金属层(50)，形成在该第一绝缘层(30)、该半导体层(40)及该第二金属层(50)上的第二绝缘层(60)，以及形成在该第二绝缘层(60)及该第二金属层(50)上并作为第二电极的像素电极(70)，该第二绝缘层(60)上开设有一个接触窗(52)以暴露第二金属层(50)，该像素电极(70)经由该接触窗(52)与该暴露的第二金属层(50)电性连接。 |
||||||
| 说明书全文 | 存储电容、像素单元及存储电容的制造方法技术领域背景技术[0002] 薄膜晶体管矩阵(Thin Film Transistor Array，TFT Array)是液晶显示器(Liquid Crystal Display，LCD)不可获缺的重要显示组件，薄膜晶体管矩阵主要是由多个像素单元(pixel unit)、多条扫描线(scan line)以及多条数据线(data line)组成。这些像素单元电性连接扫描线与数据线，每个像素单元具有薄膜晶体管、液晶电容(liquid crystal capacitor，CLC)以及存储电容(storage capacitor，CS)。其中，薄膜晶体管对液晶电容进行充电以驱动液晶层内的液晶分子，从而使液晶显示器显示影像，同时，薄膜晶体管对存储电容进行充电，该存储电容使液晶电容两端的电压维持在一定值，即，在未进行数据更新之前，液晶电容两端电压通过存储电容维持住。 [0003] 目前，存储电容包括第一金属层/绝缘层/第二金属层(Metal-Insulator-Metal，MIM)架构及第一金属层/绝缘层/铟锡金属氧化物(Metal-Insulator-ITO，MII)架构两种。其中，由于与薄膜晶体管电性连接的第二金属层下方伴随著半导体层，MIM架构的存储电容在正负翻周时电容值会变化，不稳定的存储电容会使得显示面板的显示特性也不稳定。另外，由于半导体层较与薄膜晶体管电性连接的第二金属层宽，即半导体层会相对第二金属层外漏一部分，可能会释放电子，同样也会影响显示面板的显示特性。而MII架构的存储电容之间的间隙较大，由于电容与距离成反比，若要想获得较大的存储电容值，则需要增大存储电容的面积，如此会降低液晶面板的开口率。 [0004] 因此，有必要提供能够解决上述问题的存储电容、像素单元及存储电容的制造方法。 发明内容[0005] 为了解决上述技术问题，本发明实施例提供一种存储电容，包括基底，位于该基底上且由第一金属层形成的第一电极，形成在该基底及该第一电极上的第一绝缘层，形成在该第一绝缘层上的半导体层，形成在该半导体层上的第二金属层，形成在该第一绝缘层、该半导体层及该第二金属层上的第二绝缘层，以及形成在该第二绝缘层及该第二金属层上并作为第二电极的像素电极。该第二绝缘层上开设有一个接触窗以暴露第二金属层。该像素电极经由该接触窗与该暴露的第二金属层电性连接。 [0006] 其中，该基底由玻璃或者塑胶制成。 [0008] 其中，该第一电极包括一共享线。 [0009] 其中，该第一电极包括一扫描线。 [0010] 为了解决上述技术问题，本发明实施例还提供了一种像素单元，包括存储电容及薄膜晶体管。该存储电容包括基底，位于该基底上且由第一金属层形成的第一电极，形成在该基底及该第一电极上的第一绝缘层，形成在该第一绝缘层上的半导体层，形成在该半导体层上的第二金属层，形成在该第一绝缘层、该半导体层及该第二金属层上的第二绝缘层，以及形成在该第二绝缘层及该第二金属层上并作为第二电极的像素电极。该第二绝缘层上开设有一个接触窗以暴露第二金属层。该像素电极经由该接触窗与该暴露的第二金属层电性连接。该薄膜晶体管与该像素电极电性连接。 [0011] 其中，该第一电极为钼层、铝层、钛层或铜层，或者是任意两层的堆叠。 [0012] 其中，该第一电极包括一共享线。 [0013] 其中，该第一电极包括一扫描线。 [0014] 为了解决上述技术问题，本发明实施例还提供了一种存储电容的制造方法，包括以下步骤：提供一个基底；在该基底上形成一个第一金属层，图案化该第一金属层以形成一个第一电极；在该基底及该第一电极上形成一个第一绝缘层；在该第一绝缘层上依次形成一个半导体层及一个第二金属层；在该第一绝缘层、该半导体层及该第二金属层上形成一个第二绝缘层，并暴露一部分的第二金属层；及在该第二绝缘层及该暴露的第二金属层上形成一作为第二电极的像素电极，以使该像素电极与该第二金属层电性接触。 [0015] 本发明提供的存储电容、制造该存储电容的方法及像素单元中的第二金属层作为存储电容的一部分仅用于调整电容，而与薄膜晶体管连接的像素电极作为第二电极，其下方设置的是第二绝缘层，避免如MIM架构的存储电容中的第二金属层伴随半导体层，由此保证存储电容在正负翻周时电容值也能够保持稳定，同时能够避免半导体层释放电子，从而保证显示面板的显示特性。另外，由于该第二绝缘层上开设有一个接触窗以暴露第二金属层，且像素电极经由该接触窗与该暴露的第二金属层电性连接，由此减小了存储电容之间的间隙，提高了具有该存储电容的液晶面板的开口率。附图说明 [0016] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 [0017] 图1至图6是本发明一较佳实施例提供的存储电容的制造方法的示意图。 [0018] 图7是本发明另一较佳实施例提供的像素单元的平面示意图。具体实施例 [0019] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0020] 实施例一 [0021] 请参阅图1至图6，本发明第一实施例提供的一种存储电容的制造方法，包括以下步骤： [0022] 第一步，请参阅图1，提供一个基底10，该基底10由玻璃或者塑胶制成。本实施例中，该基底10由玻璃制成。 [0023] 第二步，请参阅图2，在该基底10上形成一个第一金属层，图案化该第一金属层以形成一个第一电极20。其中，该第一金属层为钼层、铝层、钛层或铜层，或者是任意两层的堆叠，该第一金属层通过溅射(sputtering)工艺形成在该基底10上，而图案化该第一金属层而形成该第一电极20则是采用光罩制程。 [0024] 其中，光罩制程包括曝光、显影及蚀刻等步骤。具体地，首先，在第一金属层上覆上一层光致抗蚀剂(photo-resistance)层。接着，光线通过灰阶掩膜或半灰阶掩膜照射在该光致抗蚀剂层上以将该光致抗蚀剂层曝光。灰阶掩膜或半灰阶掩膜上具有与该第一电极20对应的图案，且该光致抗蚀剂层的曝光具有选择性，灰阶掩膜或半灰阶掩膜上的图案完整转印到该光致抗蚀剂层上。然后，利用合适的显影液(developer)除去部分光致抗蚀剂层，使得剩余的光致抗蚀剂层呈现出需要的图案，即呈现出与该第一电极20对应的图案。接着，通过蚀刻工艺将未被该剩余的光致抗蚀剂层遮盖的第一金属层去除，在此，蚀刻工艺可选用干式蚀刻、湿式蚀刻或者二者结合。最后，去除该剩余的光致抗蚀剂层，得到形成预定图案的第一电极20。 [0025] 第三步，请参阅图3，在该基底10及该第一电极20上形成一个第一绝缘层30。该第一绝缘层30一般为SiNx层，其通过化学气相沉积(chemical vapor deposition，CVD)形成在该基底10及该第一电极20上。 [0026] 第四步，请参阅图4，在该第一绝缘层30上依次形成一个半导体层40及一个第二金属层50。此步骤的实现方法与第二步类似，也是采用光罩制程制得。 [0027] 第五步，请参阅图5，在该第一绝缘层30、该半导体层40及该第二金属层50上形成一个第二绝缘层60，并暴露一部分的第二金属层50。例如通过化学气相沉积的方式沉积氧化硅或氮化硅层在该第一绝缘层30、该半导体层40及该第二金属层50上，并且以光罩制程的方式形成该第二绝缘层60，以暴露第二金属层50形成接触窗52。 [0028] 第六步，请参阅图6，在该第二绝缘层60及该暴露的第二金属层50上形成一作为第二电极的像素电极70，使该像素电极70与该第二金属层50电性接触，从而形成一个存储电容100。例如，沉积铟锡金属氧化物(ITO)在该第二绝缘层60及该暴露的第二金属层50上，使该像素电极70与该第二金属层50经由该接触窗52电性接触。 [0029] 实施例二 [0030] 请参阅图6，本发明第二实施例提供的存储电容100包括基底10、形成在位于该基底10上并由第一金属层形成的第一电极20、形成在该基底10及该第一电极20上的第一绝缘层30、形成在该第一绝缘层30上的半导体层40、形成在该半导体层40上的第二金属层50、形成在该第一绝缘层30、该半导体层40及该第二金属层50上的第二绝缘层60以及形成在该第二绝缘层60及该第二金属层50上并作为第二电极的像素电极70。 [0031] 该基底10由玻璃或者塑胶制成。本实施例中，该基底10由玻璃制成。该第一电极20为钼层、铝层、钛层或铜层，或者是任意两层的堆叠。该第一绝缘层30一般为SiNx层。该第二绝缘层60为氧化硅或氮化硅层。该第二绝缘层60上开设有一个接触窗52以暴露第二金属层50。该像素电极70经由该接触窗52与该暴露的第二金属层50电性连接。该像素电极70为铟锡金属氧化物(ITO)材料制成的透明导电层。 [0032] 请结合图7，在本实施例中，该第一电极20包括一共享线205。在其他实施例中，该第一电极20包括一扫描线202。 [0033] 实施例三 [0034] 请参见图7，本发明第三实施例提供的像素单元200由两条相邻的扫描线202及两条相邻的数据线204共同定义。该像素单元200包括薄膜晶体管206以及如第一实施例中的存储电容100。其中，该薄膜晶体管206的栅极电性连接扫描线202，源极电性连接数据线204，漏极电性连接该存储电容100中的像素电极70。该扫描线202为该薄膜晶体管206提供扫描电压以使该薄膜晶体管206导通。该数据线204为该薄膜晶体管206提供数据电压，使得该像素电极70显示相应于该数据电压的灰阶，该存储电容100在该薄膜晶体管206关闭期间存储该像素电极70的显示电压，即在未进行数据更新之前，该像素电极70的电压由存储电容100维持住。 [0035] 本发明提供的存储电容100、制造该存储电容100的方法及像素单元200中的第二金属层50作为存储电容100的一部分并仅用于调整电容，而与薄膜晶体管206连接的像素电极70才是第二电极，其下方并非如MIM架构的存储电容中的第二金属层伴随半导体层，而是设置第二绝缘层60，由此保证存储电容100在正负翻周时电容值也能够保持稳定，同时能够避免半导体层40释放电子，从而保证显示面板的显示特性。另外，由于该第二绝缘层60上开设有一个接触窗52以暴露第二金属层50，且像素电极70经由该接触窗52与该暴露的第二金属层50电性连接，由此减小了存储电容100之间的间隙，由于电容值与距离成反比，在存储电容值相同的前提下，该存储电容100的面积较MII架构的存储电容的面积小，由此具有该存储电容100的液晶面板的开口率较高。 |
||||||
