阵列基板的扇出线结构及显示面板 |
|||||||
| 申请号 | CN201310173613.0 | 申请日 | 2013-05-13 | 公开(公告)号 | CN103309107B | 公开(公告)日 | 2016-09-21 |
| 申请人 | 深圳市华星光电技术有限公司; | 发明人 | 杜鹏; | ||||
| 摘要 | 本 发明 公开一种阵列 基板 的扇出线结构及 液晶 面板，所述扇出线结构包括：布置在阵列基板扇出区的多条扇出线，所述多条扇出线中长度不同的扇出线的 电阻 具有差异；所述每条扇出线包括一第一导电膜，所述多条扇出线中至少一部分其电阻小于其它扇出线的扇出线上 覆盖 有附加导电膜，电阻较大的扇出线上覆盖所述附加导电膜的面积小于电阻较小的扇出线上覆盖的附加导电膜的面积，所述附加导电膜与所述第一导电膜之间形成一附加电容。本发明由于附加电容对通过扇出线的 信号 会产生明显的RC延迟，因而，对于电阻较小的扇出线来说，可以通过附加电容来对信号产生延迟的影响，使其与较长、电阻较大的扇出线的信号达到同步的状态。 | ||||||
| 权利要求 | 1.一种阵列基板的扇出线结构，其特征在于，包括： |
||||||
| 说明书全文 | 阵列基板的扇出线结构及显示面板技术领域[0001] 本发明涉及显示装置领域，更具体的说，涉及一种阵列基板的扇出线结构及显示面板。 背景技术[0003] 如图1所示，在液晶面板的阵列基板100上设置有TFT阵列区域120，TFT阵列区域内布满了信号线以及TFT，驱动电路板130通过扇出线111（fanout line）将阵列基板的信号线与驱动电路板的焊脚连接，而扇出线111的设置区域则称为扇出区（fanout area）。 [0004] 由于焊脚紧密排列而信号线分散排列，也就是说焊脚到信号线的距离各不相同，这样扇出线设置之后就造成了电阻不均的情况，不同长度不同电阻的扇出线会使信号的波形发生变形，从而会影响液晶显示装置的显示质量。目前常规的阵列基板扇出区线电阻均一化都是通过绕线设计完成，如图2所示，通过绕线在扇出区的扇出线111上形成了弯曲部112，利用弯曲部增大扇出线的长度进而增大电阻，使信号趋于同步。弯曲部112增加了扇出区的高度H，扇出线两个端点的直线距离越短（即扇出线两个端点的直线距离）的其需要绕的线就越长，由于扇出线间隔长度的限制，因而两端直线距离越短的扇出线则需要设置多个弯曲部112提高绕线长度（图中每条扇出线仅示意两个弯曲部），这样则会造成扇出区域的高度H增加，进而影响到液晶显示装置的边框宽度，不利于窄边框化的设计。但是，信号波形发生变形不仅仅在于扇出线电阻的影响，寄生电容也是影响信号波形的重要因素；如图3所示为液晶面板在扇出区域的剖面图，阵列基板100上扇出线111内的第一导电膜106、第二导电膜104与彩膜基板200上的ITO导电层201（氧化铟锡）之间存在寄生电容CLC，由于寄生电容的存在，也对信号造成了延时的影响，但是，不同长度的扇出线，第一、第二导电膜与彩膜基板200上的ITO导电层重叠面积不同，因此寄生电容CLC的大小也不同，对于信号造成的影响也不相同。 发明内容[0005] 本发明所要解决的技术问题是提供一种扇出区高度小、应用于显示装置时显示效果更优秀、边框更窄的阵列基板的扇出线结构及显示面板。 [0006] 本发明的目的是通过以下技术方案来实现的：一种阵列基板的扇出线结构，包括：布置在阵列基板扇出区的多条扇出线，所述多条扇出线中长度不同的扇出线的电阻具有差异；所述每条扇出线包括一第一导电膜，所述多条扇出线中至少一部分其电阻小于其它扇出线的扇出线上覆盖有附加导电膜，电阻较大的扇出线上覆盖所述附加导电膜的面积小于电阻较小的扇出线上覆盖的附加导电膜的面积，所述附加导电膜与所述第一导电膜之间形成一附加电容。 [0007] 优选的，所述每条扇出线上的附加导电膜在该扇出线上覆盖所述第一导电膜的宽度相同，所述不同电阻的扇出线上覆盖的附加导电膜的长度不同。覆盖宽度相同，从而可以根据扇出线长度的不同而设置不同的覆盖长度，获得相应的覆盖面积，进而获得相应的附加电容值。 [0008] 优选的，所述扇出线上覆盖的导电膜的长度为： [0009] L22=εr1d（2 L12-L22）/L2(d1εr2-d2εr1)； [0010] 所述L1为多条扇出线中一条扇出线的长度，该L1长的扇出线为参照线，所述L2为覆盖有附加导电膜的扇出线的长度，所述L22所述长为L2的扇出线上覆盖附加导电膜的长度，所述εr1为液晶面板中液晶层的相对介电常数，所述d1为所述液晶层的厚度，所述εr2为所述第一导电膜与所述附加导电膜之间的电介质的相对介电常数，所述d2为所述绝缘层的厚度。 [0011] 优选的，所述参照线为所述多条扇出线中最长的一条。利用最长的扇出线作为参照，以计算其它扇出线所需要的覆盖面积，而最长的扇出线由于本身电阻较大，不需要再增加附加导电膜。 [0013] 优选的，所述多条扇出线中至少一部分扇出线的一个端点到另一个端点的直线距离具有差异，其中至少一条两个端点的直线距离短于其它扇出线的两个端点的直线距离的扇出线设置有用于加长该扇出线的弯曲部。由于扇出线对信号波形的影响是电阻R以及寄生电容C的综合影响，扇出线信号延迟的时间常数为τ=RC，需要使每一条的扇出线的信号延迟的时间常数相等，则可以同时对电阻R以及电容C进行调整，以达到最佳的工艺要求、设计要求以及产品要求。 [0014] 优选的，所述第一导电膜为金属导电膜。金属导电膜的导电效果优秀，信号延时影响较小。 [0015] 优选的，所述附加导电膜为氧化铟锡导电膜。氧化铟锡导电膜可以在阵列基板的制作过程中直接添加，从而不需要另外增加工艺。 [0016] 优选的，所述扇出线还包括设置在所述第一导电膜之下的第二导电膜。双层导电膜的扇出线拥有较好的稳定性。 [0017] 一种显示面板，包括上述任一所述的扇出线结构。 [0018] 本发明通过在阵列基板的多条扇出线中对至少部分电阻小于其它扇出线的扇出线上覆盖有附加导电膜，电阻较大的扇出线上覆盖所述附加导电膜的面积小于电阻较小的扇出线上覆盖的附加导电膜的面积，所述附加导电膜与所述第一导电膜之间形成一附加电容。该附加电容对通过扇出线的信号会产生明显RC延迟效果，因而，对于电阻较小的扇出线来说，可以通过附加电容来对信号产生延迟的影响，使其与较长、电阻较大的扇出线的信号达到同步的状态。附图说明 [0019] 图1是现有液晶面板中阵列基板的结构示意图， [0020] 图2是现有液晶面板中阵列基板的扇出区的扇出线布置示意图， [0021] 图3是图2中A方向剖面图， [0022] 图4是本发明实施例一的液晶面板扇出线结构示意图， [0023] 图5是图4中B方向剖面图， [0024] 图6是本发明实施例二扇出线结构示意图， [0025] 图7是图6中E的局部放大图， [0026] 图8是本发明实施例三扇出线与附加导电膜的设置结构图， [0027] 图9是本发明实施例四扇出线与附加导电膜的设置结构图， [0028] 图10是本发明实施例五液晶面板中扇出区的截面图， [0029] 图11是本发明实施例六液晶面板中扇出区的截面图， [0030] 图12是本发明实施例七液晶面板中扇出区的截面图。 [0031] 其中，100、阵列基板，101、附加导电膜，102、第一绝缘层，103、第二绝缘层，104、第二导电膜，105、玻璃基板，106、第一导电膜，111、扇出线，112、弯曲部，120、TFT阵列区域，130、驱动电路板，200、彩膜基板，201、ITO导电膜，202、黑矩阵，203、玻璃基板。 具体实施方式[0032] 下面结合附图和较佳的实施例对本发明作进一步说明。 [0033] 实施例一 [0034] 如图4及图5所示，并参考图1，本实施例提供一种液晶面板，该液晶面板包括：阵列基板100以及彩膜基板200，其中，彩膜基板200包括：玻璃基板203、黑矩阵202以及ITO导电膜201；而阵列基板100的扇出线设置在扇出区（参考图1），其结构包括：多条布置在玻璃基板105的扇出线111，所述多条扇出线111中长度不同的扇出线的电阻具有差异；所述每条扇出线111至少包括一第一导电膜106，所述多条扇出线111中至少一部分其电阻小于其它扇出线的扇出线111x（如图5所示，为方便区别，将该扇出线标为111x）上覆盖有附加导电膜101，附加导电膜101与第一导电膜106之间具有第一绝缘层102（钝化绝缘层，PVA）作为电介质，电阻较大的扇出线111上覆盖所述附加导电膜101的面积小于电阻较小的扇出线111上覆盖的附加导电膜的面积（如图4所示），所述附加导电膜101可以与Array Com（公共电极）、Ground（接地线）或其他电极导通，所述附加导电膜101与所述第一导电膜106之间形成一附加电容CX。 [0035] 所述附加电容CX是一个寄生的电容，对通过扇出线111的信号会产生RC延迟（RCdelay），因而，对于电阻较小的扇出线111来说，可以通过附加电容CX来对信号产生延迟的影响，使其与本身存在较大延迟的较长的扇出线111的信号达到同步的状态。扇出线111信号延迟的时间常数τ我们可以通过以下公式计算： [0036] τ=RC [0037] 其中，R为扇出线的电阻，C为电容。也就是说，扇出线111信号延迟的时间常数是电阻R以及电容C共同作用的结果。 [0038] 作为本实施例的一种优化结构，所述第一绝缘层102采用拥有良好绝缘效果的钝化绝缘层（PVA，passivation layer），所述第一导电膜106为金属导电膜，金属导电膜的导电效果优秀，信号延时影响较小。所述附加导电膜101为氧化铟锡导电膜（ITO），氧化铟锡导电膜可以在阵列基板的制程中直接添加，从而不需要另外增加工艺。所述扇出线111还包括设置在所述第一导电膜106之下的第二导电膜104，所述第二导电膜104也为金属导电膜第一导电膜106与第二导电膜104之间设置有第二绝缘层103（栅极绝缘层，GI，gate insulator），采用双层导电膜的扇出111拥有较好的稳定性，当然，也可以使增加第三层导电膜或者更多。 [0039] 由于每条扇出线的长度不同，因而其电阻不同，要达到信号同步的状态，则施加在各条扇出线111上的附加电容CX也不同，而附加电容CX的大小与其覆盖在扇出线111上并与第一导电膜106重叠的面积大小相关。如图3及图5所示，没有覆盖附加导电膜101的扇出线111与彩膜基板200上的ITO导电膜201之间也存在寄生电容CLC，该寄生电容CLC由扇出线111的第一导电膜104、第二导电膜106与ITO导电膜201形成。这个寄生电容CLC由于液晶层的厚度较大，其大小远远小于附加电容CX，因而其所造成的RC延迟也有限，虽然这样，为了计算的准确，在计算电容对扇出线的影响时，也要将其计算在内。扇出线111与ITO导电膜201之间的寄生电容大小可以按照下面的计算公式算出： [0040] [0041] 其中ε0和εr分别是绝对介电常数和液晶相对介电常数，L和W分别表示扇出线的长度和宽度，d是液晶层的厚度，一般为3～4μm左右。 [0042] 下面，我们通过计算一条扇出线上应当覆盖附加导电膜的面积对本发明进一步进行说明。 [0043] 为方便计算，每条扇出线111上的附加导电膜在该扇出线上与所述第一导电膜106的重叠部分的宽度相同（形成电容的有效面积），不同电阻的扇出线111上覆盖的附加导电膜111的长度不同，长度较短的扇出线需要覆盖更长附加导电膜101。在本实施例中，附加导电膜101的宽度与扇出线的宽度一致，从而附加导电膜101与所述第一导电膜106的重叠部分的宽度是相同的，这样工艺简单，操作方便。 [0044] 要确定附加电容在扇出线上的覆盖长度，需要在多条扇出线中选出一条作为参照线，如图4所示，本实施例选用最长的扇出线111a作为参照线，以111a作为参照计算出覆盖有附加导电膜101的扇出线111b上电容的大小，也就是计算应该覆盖在扇出线111b上的附加导电膜101的长度。具体计算过程如下： [0045] 设扇出线111a以及扇出线111b的电阻分别为R1和R2，它们的计算如下： [0046] [0047] [0048] 对于没有任何附加导电膜覆盖的扇出线111a来说，如图3或5所示，其电容主要是扇出线111内的第一导电膜106、第二导电膜104与彩膜基板200上的ITO导电膜201形成，我们可以设其寄生电容为C1（即CLC），则 [0049] [0050] 其中，ε0是绝对介电常数，εr1是液晶面板中液晶的相对介电常数，L1、W是分别是扇出线111a的长度和宽度，d1是液晶面板中液晶层的厚度，其中L1可以通过现在layout（扇出）工具计算得到（layout工具为设计人员专用工具）。对于扇出线111a来讲，时间常数τ1为： [0051] [0053] 设扇出线111b上，没有被ITO导电膜101覆盖的部分长度为L21，被ITO导电膜101覆盖的部分长度为L22，它们满足以下关系： [0054] [0055] 没有被ITO导电膜101覆盖部分的电容C21： [0056] [0057] 被ITO覆盖部分的电容C22： [0058] [0059] 其中εr2和d2分别代表第一绝缘层102即钝化绝缘层（PAV），PAV的相对介电常数εr和液晶相差不大，但由于厚度小，所以在面积相等的情况下新的电容CX会远远大于扇出线和彩膜基板上TIO导电膜形成的电容，如本实施例中图5所示，CX一般是CLC的10倍左右。 [0060] 电容C21与电容C22为并联关系，因此整个扇出线111b的电容C2： [0061] [0062] 在调整扇出线的阻抗时，以扇出线111a的时间常数τ1为基准： [0063] [0064] 从这个由此可以建立方程组并解出： [0065] [0066] [0067] 其中L22即是在扇出线111b上应该覆盖的附加导电膜101的长度。 [0068] 由此我们可以知道扇出线111b上需要覆盖的ITO导电膜的面积是： [0069] S=WL22 [0070] 作为本实施例的一种改进，如图4所示，多条扇出线111中至少一部分扇出线的一个端点到另一该端点的直线距离具有差异，仍然以扇出线111a与扇出线111b为例，扇出线111b两个端点的直线距离短于扇出线111a的两个端点的直线距离，因而，本实施例通过在其上设置用于加长该扇出线111b的弯曲部112。由于扇出线对信号波形的影响是电阻R以及寄生电容C的综合影响，扇出线信号延迟的时间常数为τ=RC，也就是说，需要使每一条的扇出线的信号延迟的时间常数相等，可以同时对电阻R以及电容C进行调整，以达到最佳的工艺要求、设计要求以及产品要求。本实施例中，通过在绕线的基础上增加覆盖附加导电膜形成附加电容，从而可以减少绕线长度，对于电阻与参照线的时间常数相差太大的扇出线来说，可以选择绕线与增加覆盖附加导电膜。特别是针对较大尺寸的液晶电视来说，这种方案更为合适，既可以解决扇出区由于绕线过多而高度H较大的问题，又可以解决扇出线信号同步的问题。 [0071] 实施例二 [0072] 如图6及图7所示，与实施例一不同的是，本实施例中附加导电膜101的宽度小于扇出线111的宽度，根据面板的大小及工艺需求，可以选择不同的宽度。 [0073] 实施例三 [0074] 如图8所示为另一种实施方式，附加导电膜101的宽度大于扇出线111的宽度，这种实施方式可以保证附加导电膜101与第一导电膜的重叠部分的宽度始终是与所述第一导电膜的宽度是相同的，从而保证了获得附加电容的精确度。 [0075] 实施例四 [0076] 如图9所示，与上述实施例均不同的是，本实施例采用一整块覆盖在多根扇出线上的附加导电膜101达到获取附加电容的目的，此种方式在面板的制程中显得更为简便，不需要制作复杂的掩膜，制作成本相对较低。 [0077] 实施例五 [0078] 如图10所示，与实施例一不同的是，扇出线111采用的是单层导电结构，也就是，扇出线111的传输部分仅设置有一层第一导电膜106，该第一导电膜106为金属导电膜，而附加电容Cx的绝缘介质是第一绝缘层102，该第一绝缘层102为钝化绝缘层（PAV）。这种设置方式可以减少一道面板的制程，但其稳定性没有实施例一的高。 [0079] 实施例六 [0080] 如图11所示，本实施例的扇出线111也是采用单层导电结构，与实施例五不同的是，加电容Cx的绝缘介质是第一绝缘层102以及第二绝缘层103，也就是钝化绝缘层以及栅极绝缘层。 [0081] 实施例七 [0082] 如图12所示，本实施例的扇出线111仍然采用单层导电结构，但不同的是，附加导电膜101采用的是金属导电膜，在附加导电膜101之上覆盖有第一绝缘层102用以保护该附加导电膜101，第一导电膜106与所述附加导电膜101之间的绝缘介质是第二绝缘层103即栅极绝缘层。 [0083] 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。 |
||||||
QQ群二维码
意见反馈
意见反馈