总的来说，LCD装置包括耦合到一起并由一层液晶材料分隔开的第 一电极承载基板和第二电极承载基板。LCD装置利用液晶材料的光学各 向异性来显示图像。具体地说，当把电压施加给所述基板上的电极时产 生的电场，可以有选择地控制液晶材料的透光特性。
图1是根据现有技术的LCD装置的示意截面图。
在图1中，LCD装置11包括彼此面对且分隔开的上基板5与下基板 22，以及上基板5与下基板22之间的液晶层14。在此，上基板5和下基 板22包括多个像素区“P”。具体地说，上基板5的像素区“P”与下基 板22的像素区“P”相互对应。
包括红色(R)子滤色器7a、绿色(G)子滤色器7b以及蓝色(B) 子滤色器7c的滤色器层7形成在上基板5的内表面上。黑底6形成在滤 色器层7上。在此，红色(R)子滤色器7a、绿色(G)子滤色器7b以 及蓝色(B)子滤色器7c中的每一个都设置在像素区“P”中，而黑底6 以位于子滤色器7a、7b和7c之间的方式设置在非像素区(未示出)中。 此外，公共电极18形成在黑底6和滤色器层7上。
选通线12形成在下基板22的内表面上。数据线24形成在选通线12 上方并与选通线12交叉以限定像素区“P”。薄膜晶体管“T”连接到选 通线12和数据线24。薄膜晶体管“T”邻近选通线12和数据线24的交 叉部。此外，薄膜晶体管“T”包括栅极30、半导体层32以及源极34 和漏极36。此外，像素电极17连接到像素区“P”中的薄膜晶体管“T”。
具体地说，液晶层14插入在公共电极18与像素电极17之间。在此， 液晶层14由位于公共电极18与液晶层14之间以及像素电极17与液晶 层14之间的配向层(未示出)预配向。此外，摩擦配向层以有助于液晶 层14的预配向。
同时，当把电压施加到像素电极17与公共电极18时，形成了像素 电极17与公共电极18之间的垂直电场。因此，可以通过根据该垂直电 场改变光的透射率而显示图像。
在制造过程中，形成包括下基板22、选通线12、数据线24、薄膜晶 体管“T”和像素电极17的阵列基板的过程中存在的缺陷，比形成包括 上基板5、滤色器层7、黑底6和公共电极18的滤色器基板的过程中存 在的缺陷多。
这是由于形成阵列基板要执行更多光刻处理而造成的。因此，阵列 基板的缺陷数量比滤色器基板的缺陷数量高得多。具体地说，例如数据 线24的顶部金属线，在与例如选通线12的底部金属线的交叉部处，可 能由于底部金属线中的台阶差而很容易断开。
图2是根据现有技术的针对一个像素区的阵列基板的示意平面图。
在图2中，阵列基板“AS”包括彼此交叉以限定像素区“P”的选通 线52和数据线62、靠近选通线52与数据线62的交叉部的薄膜晶体管 “T”，以及在像素区“P”中的连接到薄膜晶体管“T”的像素电极64。
在此，选通线52和数据线62具有交叉部分“III”。在这个交叉部分 “III”中，在选通线52上方的数据线62常常会由于选通线52中的台阶 差而断开。
在下文中，对选通线52与数据线62的交叉部分“III”处的断开缺 陷说明如下。
图3是图2中的“III”处的展开平面图。图4是沿图3中的线“IV-IV” 截取的示意截面图。
在图3和图4中，选通线52和数据线62相互交叉，它们之间具有 栅绝缘层(未示出)。
总的来说，由于选通线52具有约2000～3000埃()的厚度，所以 设置在选通线52上方的数据线62在具有上述厚度的选通线52处具有侧 台阶差。更具体地说，由于栅绝缘层(未示出)通常由硅氮化物(SiNx) 或硅氧化物(SiOx)制成，且具有约3000～4000埃()的厚度，所以栅 绝缘层不能抵消选通线52处的台阶差。因此，在选通线52和数据线62 的交叉部分“III”处，数据线62沿着选通线52处的台阶差形成。
其结果是，由于数据线62沿着选通线52处的侧台阶差部“SP”形 成，所以数据线62在侧台阶差部“SP”处因淀积缺陷等而很容易断开。 此外，用来刻蚀数据线62的刻蚀剂可能汇聚在侧台阶差部“SP”处的凹 部中。因此，在凹部中，数据线62可能被过刻蚀。因此，数据线62可 能断开。
该断开缺陷降低了生产合格率，从而增加了制造成本。

因此，本发明致力于提供一种基本上克服了由于现有技术的局限性 和缺点而造成的一个或多个问题的用于LCD装置的阵列基板及其制造方 法。
本发明的一个优点是提供了一种用于LCD装置的阵列基板及其制造 方法，其可以防止彼此交叉的金属线的断开缺陷。
本发明的另一个优点是提供了一种LCD装置的阵列基板及其制造方 法，其可以提高生产合格率并降低制造成本。
本发明的其他优点及特征将在随后的说明中进行阐述，而一部分根 据所述说明会变得清楚，或者可以通过实施本发明而获知。本发明的上 述目的和其他优点可以通过在文字说明书及其权利要求书以及附图中具 体指出的结构而实现并获得。
为了实现这些目的和其他优点，并且根据本文中所具体体现和广泛 描述的发明宗旨，提供了一种用于液晶显示装置的阵列基板，该阵列基 板包括：在基板上的选通线与数据线，所述数据线与所述选通线交叉以 限定像素区；在所述选通线与所述数据线之间的绝缘层；邻近所述选通 线和所述数据线的交叉部的开关器件；连接到所述开关器件的像素电极， 该像素电极设置在所述像素区中；以及在所述选通线和所述数据线中的 一个的第一侧的第一缓冲图案，该第一缓冲图案与所述选通线和所述数 据线中的另一个交叠，并与所述选通线和所述数据线中的所述一个设置 在同一层。
在本发明的一个方面中，提供了一种制造用于液晶显示装置的阵列 基板的方法，作为具体实现，该方法包括以下步骤：在基板上形成选通 线和数据线中的一个以及第一缓冲图案，所述第一缓冲图案形成在所述 选通线和所述数据线中的所述一个的第一侧；在所述选通线和所述数据 线中的所述一个以及所述第一缓冲图案上形成绝缘层；在所述绝缘层上 形成所述选通线和所述数据线中的另一个，所述选通线和所述数据线中 的所述另一个与所述选通线和所述数据线中的所述一个交叉以限定像素 区，所述选通线和所述数据线中的所述另一个与所述第一缓冲图案交叠； 邻近所述选通线和所述数据线的交叉部形成连接至所述选通线和所述数 据线的开关器件；以及形成连接至所述开关器件的像素电极，该像素电 极设置在所述像素区中。
在本发明的另一个方面中，提供了一种液晶显示装置的交叉线结构， 作为具体实现，该交叉线结构包括：在基板上的第一线；在所述第一线 上的绝缘层；在所述绝缘层上的第二线，该第二线与所述第一线交叉； 以及在所述第一线的第一侧且与所述第二线交叠的第一缓冲图案。
应当理解，上文对本发明的概述与下文对本发明的详述都是示例性 和解释性的，旨在提供对所要求保护的发明的进一步解释。

附图被包括进来以提供对本发明的进一步理解，并构成本说明书的 一部分，其例示了本发明的实施例，并与说明书一起用于解释本发明的 原理。
在附图中：
图1是根据现有技术的LCD装置的示意截面图：
图2是根据现有技术的针对一个像素区的阵列基板的示意平面图；
图3是图2中的“III”处的展开平面图；
图4是沿图3中的线“IV-IV”截取的示意截面图；
图5是根据本发明第一实施例的包括缓冲图案的阵列基板的两条金 属线的交叉部分的示意平面图；
图6是根据本发明第二实施例的包括缓冲图案的阵列基板的两条金 属线的交叉部分的示意平面图；
图7是根据本发明第一实施例的针对一个像素区的包括第一缓冲图 案和第二缓冲图案的用于LCD装置的阵列基板的示意平面图；
图8是根据本发明第二实施例的针对一个像素区的包括第一缓冲图 案和第二缓冲图案的用于LCD装置的阵列基板的示意平面图；
图9A、9B、9C和9D是根据依照本发明实施例的制造步骤沿图7 中的线“IX-IX”截取的用于LCD装置的阵列基板的示意截面图；以及
图10A、10B、10C和10D是根据依照本发明实施例的制造步骤沿图 7中的线“X-X”截取的用于LCD装置的阵列基板的示意截面图。

现在详细描述本发明的实施例，在附图中例示了其示例。在所有图 中，尽可能使用类似的标号指代相同或类似的部分。
在下文中，对根据本发明的示例性实施例说明如下。
图5是根据本发明第一实施例的包括缓冲图案的阵列基板的两条金 属线的交叉部分的示意平面图。图6是根据本发明第二实施例的包括缓 冲图案的阵列基板的两条金属线的交叉部分的示意平面图。
在图5中，第一金属线102沿着第一方向形成，而第二金属线110 沿着与第一方向交叉的第二方向形成。虽然未示出，但一绝缘层设置在 第一金属线102与第二金属线110之间。此外，第一缓冲图案106和第 二缓冲图案108形成在与第一金属线102的同一层。在此，第一缓冲图 案106呈与第一金属线102隔开且沿着第一方向的条形形状。第二缓冲 图案108从第一金属线102起延伸。例如，第二缓冲图案108呈图5所 示的方形图案。具体地说，第二缓冲图案108的大小是在使得第二缓冲 图案108的主要部分可以被第二金属线110覆盖的范围内选择的。
作为另一种方式，在图6中，第一缓冲图案152和第二缓冲图案154 沿着第二方向从第一金属线150起延伸，以与第二金属线160交叠。例 如，第一缓冲图案152可以呈三角形形状，而第二缓冲图案154可以呈 方形形状。在图6中，第一缓冲图案152和第二缓冲图案154关于第二 金属线160的中央部分对称布置。但是，为了降低第一金属线150的台 阶差，第一金属线150和第二金属线160可以设置在该范围内的其他位 置处，以使得第二金属线160可以覆盖第一缓冲图案152和第二缓冲图 案154。即，第一缓冲图案150和第二缓冲图案160中的每一个可以从多 种形状中选择以降低第一金属线150处的台阶差。另外，虽然在例示的 实施例中使用了两个缓冲图案，但是可以使用任何数量的缓冲图案来降 低台阶差。例如，可以在第二金属线160的一侧使用单个缓冲图案，或 者可以在第二金属线160的一侧或两侧使用多于两个的缓冲图案。
总之，为获得根据本发明的效果，在与下金属线交叠的上金属线两 侧都设置根据本发明的缓冲图案可能是合适的。
此外，第一缓冲图案152和第二缓冲图案154有效地防止了刻蚀剂 汇聚在第一金属线150和第二金属线160的交叉部处。
图7是根据本发明第一实施例的针对一个像素区的包括第一缓冲图 案和第二缓冲图案的用于LCD装置的阵列基板的示意平面图。图8是根 据本发明第二实施例的针对一个像素区的包括第一缓冲图案和第二缓冲 图案的用于LCD装置的阵列基板的示意平面图。
在图7和图8中，选通线202沿着第一方向形成在基板200上。数 据线220沿着与第一方向交叉的第二方向形成，以确定像素区“P”。虽 然未示出，但栅绝缘层插入在选通线202与数据线220之间。薄膜晶体 管“T”邻近选通线202和数据线220的交叉部，该薄膜晶体管“T”包 括栅极204、半导体层214、源极216和漏极218。像素电极226在像素 单元“P”中连接到薄膜晶体管“T”。此外，(图7中的)第一缓冲图案 206和第二缓冲图案208或(图8中的)第一缓冲图案306和第二缓冲图 案308与选通线202形成在同一层。
在图7中，第一缓冲图案206呈与选通线202隔开且沿着与第一方 向平行的方向的条形形状。第二缓冲图案208沿着第二方向从选通线202 起延伸，以使得第二缓冲图案208的主要部分与数据线220交叠。
作为另一种选择，在图8中，第一缓冲图案306和第二缓冲图案308 从选通线202起延伸。在此，第一缓冲图案306和第二缓冲图案308中 的每一个向相反的方向延伸。具体地说，第一缓冲图案306呈三角形形 状，而第二缓冲图案308呈方形形状。但是，第一缓冲图案306和第二 缓冲图案308的形状可以改变为任何类型的。
在下文中，对根据本发明实施例的用于LCD装置的阵列基板的制造 过程说明如下。
图9A、9B、9C和9D是根据依照本发明实施例的制造步骤沿图7 中的线“IX-IX”截取的用于LCD装置的阵列基板的示意截面图。图10A、 10B、10C和10D是根据依照本发明实施例的制造步骤沿图7中的线 “X-X”截取的用于LCD装置的阵列基板的示意截面图。
在图9A和10A中，基板200包括像素区“P”和开关区域“S”。在 基板200上淀积导电金属材料，并对该导电金属材料进行构图以形成选 通线202和栅极204。虽然未示出，但选通线202沿着第一方向形成，而 栅极204设置在开关区域“S”中。
此外，第一缓冲图案206形成得与选通线202隔开，而且第二缓冲 图案208从选通线202起延伸。虽然未示出，但第一缓冲图案206呈平 行于第一方向的条形形状，而第二缓冲图案208在平面图中呈方形形状。 具体地说，第一缓冲图案206和第二缓冲图案208设置在选通线202和 稍后形成的数据线的交叉部处。
但是，第一缓冲图案206和第二缓冲图案208可以被改变为各种形 状。
所述导电金属材料是从铝(Al)、例如铝钕合金(AlNd)的铝合金、 铬(Cr)、钨(W)、钼(Mo)以及钛(Ti)等中选择的。
接下来，通过在选通线202、栅极204以及第一缓冲图案206和第二 缓冲图案208上淀积诸如硅氮化物(SiNx)或硅氧化物(SiOx)的无机 绝缘层，来形成栅绝缘层。
在图9B和10B中，通过顺序地在栅绝缘层上淀积本征非晶硅(a-Si: H)和掺杂非晶硅(n+ a-Si:H)而形成半导体层214。具体地说，分别 把本征非晶硅(a-Si:H)和掺杂非晶硅(n+ a-Si:H)构图为有源层214a 和欧姆接触层214b。即，半导体层214包括有源层214a和欧姆接触层 214b。
接下来，通过在半导体层214上淀积并构图诸如所述导电金属材料 的导电金属材料而形成数据线220、源极216和漏极218。具体地说，数 据线220沿着与第一方向相交叉的第二方向形成，源极216从数据线220 起延伸，而漏极218与源极216隔开。有源层214a的一部分暴露在源极 216与漏极218之间。栅极204、半导体层214、源极216和漏极218构 成薄膜晶体管“T”。
需要注意的是，数据线220与选通线202交叉且覆盖第一缓冲图案 206和第二缓冲图案208。因此，第一缓冲图案206和第二缓冲图案208 可以降低选通线202中的台阶差。从而，可以防止来自数据线220的断 开缺陷。
在图9C和10C中，通过在薄膜晶体管“T”上淀积(或涂覆)并构 图诸如硅氮化物(SiNx)或硅氧化物(SiOx)的无机绝缘材料或诸如苯 并环丁烯(BCB)或丙烯酸树脂的有机绝缘材料，而形成钝化层222。在 此，钝化层222包括通过构图过程形成的漏极接触孔224，该漏极接触孔 224暴露漏极218的一部分。
在图9D和10D中，通过以在像素区“P”中的方式在钝化层222上 淀积并构图诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)的透明导电材料， 而形成像素电极226。在此，像素电极226通过漏极接触孔224而连接到 漏极218。
根据本发明实施例的第一缓冲图案206和第二缓冲图案208可以防 止在例如选通线202和数据线220的两条金属线的交叉部处的断开缺陷， 从而提高生产合格率并降低制造成本。
虽然上述实施例使用底栅(bottom-gate)TFT结构作为示例，并将本 发明应用于防止由于选通线的台阶差所导致的数据线的断开缺陷，但是 应当注意，本发明还可以应用于任何交叉线结构。例如，本发明还可以 应用于顶栅TFT结构，以防止由于数据线的台阶差所导致的选通线的断 开缺陷，或者应用于任何其他交叉线结构，以防止因下方线的台阶差所 导致的上方线的断开缺陷。
本领域的技术人员应当清楚，可以在不脱离本发明的主旨或范围的 情况下对本发明进行各种修改和变型。因而，如果对本发明的这些修改 和变型落入所附权利要求及其等同物的范围内，则本发明亦将涵盖这些 修改和变型。