二次雷达数字化询问编码实现方法 |
|||||||
| 申请号 | CN201510884064.7 | 申请日 | 2015-12-04 | 公开(公告)号 | CN105510883A | 公开(公告)日 | 2016-04-20 |
| 申请人 | 四川九洲空管科技有限责任公司; | 发明人 | 张中南; 李海军; 张竞文; 唐斯亮; | ||||
| 摘要 | 本 发明 公开了一种二次雷达数字化询问编码实现方法，具体包含以下步骤：构建通讯机制，梳理数字化内容，规化数据通讯格式，制定数字化起始时间参照准则与数字化数据生成准则，编 制模 式数字化编码数据脚本，实时接收模式变更控制命令，自动调整询问编码脚本数据，动态输出数字化编码脉冲。本发明方法可以实时、便洁、准确地变换操作询问模式，并根据其时序关系高效地输出询问编码脉冲。在地面雷达及装备有二次雷达设备的机载雷达中应用时，能提高询问模式的切换效率，增强二次雷达设备的实时性、可靠性及 稳定性 ，从而可进一步提高雷达系统的战技指标，为 电子 任务系统合成作战指挥和智能化决策指挥奠定稳定可靠的 基础 。 | ||||||
| 权利要求 | 1.一种二次雷达数字化询问编码实现方法，其特征在于：包括如下步骤： |
||||||
| 说明书全文 | 二次雷达数字化询问编码实现方法技术领域背景技术[0002] 随着航空事业的发展，空中流量的增加使空中交通管理系统的作用显得非常重要。空管人员利用雷达为已被识别的航空器提供管制服务，可以从雷达屏幕上看到飞机的信息参数。在航管体系中，常规模式及S模式技术用于监视功能，建立在独立编址，选择询问的基础之上，信息交换是通过将上行询问内容和下行应答内容进行脉冲编码实现。编码器是整个雷达的中心，用于产生整机同步信号和询问信号。因此，具有高优良性能询问机编码器脉冲编码信号处理技术至关重要。同时对雷达信号处理的实时性提出了严格的要求，在微秒级的时间内完成对应答信号的处理，完成目标识别，给出目标飞行器的信息参数；同时在设备体积、功耗方面的严格要求使信号处理设备必须向小型化、智能化、可编程的趋势发展，又要求信号处理系统具有高可靠性和系统升级的需要。针对上述发展需求，国内外二次雷达领域的专家进行了系统的理论研究，为编码的关键技术当前面临的难题提出了多种解决办法，主要集中在编码的实时性以及编码的可扩展性等方面，这些研究极大的推动了二次雷达编码器的相关技术发展，但是这些文献涉及的理论应用于工程实践的成果极少。 [0003] 针对现有技术中广泛应用的雷达编码技术，有必要提供一种基于FPGA+PowerPC架构的新型的二次雷达数字化编码实现方法，并将其应用于工程实践。 发明内容[0004] 为了克服现有技术的缺点，本发明提供了一种二次雷达数字化询问编码实现方法，解决了传统的二次雷达编码器设备体积大、功耗不高、实时性差且可编程性不高的问题，使信号处理设备向小型化、智能化、可编程的趋势发展。 [0005] 本发明所采用的技术方案是：一种二次雷达数字化询问编码实现方法，包括如下步骤： [0006] 步骤一、构建FPGA与PowerPC之间的通讯机制； [0007] 步骤二、梳理所需数字化内容，规划数据通讯格式； [0008] 步骤三、依据各模式时序关系，制定数字化起始时间参照准则以及模式数字化数据生成准则； [0009] 步骤四、编制所有模式的数字化编码脚本文件； [0010] 步骤五、上电读取数字化编码脚本文件，并依据上电握手准则执行PowerPC与FPGA之间的脚本数据交互，同时根据操作数据校验机制完成编码数据的校验； [0011] 步骤六、实时接收保存上位机主动发出的询问模式变更控制命令，并判断其是否满足模式控制命令存活时间准则：如不满足，则视为无效命令予以清除，然后结束本轮数字化编码的处理；如满足，则进入步骤七； [0012] 步骤七、根据变更的询问模式实时产生模式控制数据，并将其写入固定IO地址； [0013] 步骤八、FPGA根据当前写入的模式控制数据选择相应模式的脚本数据，并按输出频率将数据脚本输出，然后结束本轮数字化编码的处理。 [0014] 进一步地，步骤一所述FPGA与PowerPC之间的通讯机制内容为：在FPGA中建立两个位宽为8、深度为2048的双口RAM存贮器，用于交互数字化后的模式数据。其中，PowerPC负责将其数据写入相应地址，FPGA负责将数据读取后以20MHZ倍率的采样频率输出。 [0015] 进一步地，步骤二所述数字化内容共计14个信号，分别为：M1、M2、M3/A、MC、MB以及MD六种模式；M1_AM、M2_AM、M3/A_AM、MC_AM、MB_AM以及MD_AM六种模式发射门；以及RECGTC和GTC两种增益时间控制信号。 [0016] 进一步地，步骤二所述数据通讯格式是指结合通讯机制以及数字化内容建立的一位－信号的通讯格式，每种信号数字化后的值能且仅能占用双口RAM一个位宽。 [0017] 进一步地，步骤三所述数字化起始时间参照准则是指：每种模式数字化起始时间均以P3脉冲前沿前推154us时刻点为起始时间参照点。 [0018] 进一步地，步骤三所述模式数字化数据生成准则是指：按照《国际民用航空附件10》中每种询问模式的时序要求，以50ns为数字化最小单位，线性产生每种模式的编码数据。 [0019] 进一步地，步骤五所述上电握手准则是指：PowerPC、FPGA上电启动后，两者各自先分别读取其相应地址的数据，若该地址的数据与约定的数据不具备一致性，则立即向其本身写数据的地址空间写入固定数，若两者任何一方读取到的数据与约定数据相同时，则立即结束本轮上电握手操作过程。 [0020] 进一步地，步骤五所述操作数据校验机制内容为：PowerPC软件利用随机函数产生65个12位随机种子，然后将这些随机种子作为数据抽样地址，读取FPGA双口RAM中与其相应的数据与原数据比较，当且仅当所有抽样数据全部比对成功，方则通过操作数据校验；反之则不通过。 [0021] 进一步地，步骤六所述模式控制命令存活时间准则内容为：当前时间与控制命令生成的时间差小于等于询问命令存活时间。 [0022] 进一步地，步骤八所述输出频率是指FPGA将产生的模式数据通过离散信号的输出速度。 [0023] 与现有技术相比，本发明的积极效果是： [0024] 本发明提供了一种基于FPGA+PowerPC架构的新型的二次雷达数字化编码实现方法，并将其应用于工程实践。本发明通过编制模式数字化编码数据脚本，实时接收模式变更控制命令，自动调整询问编码脚本数据，动态输出数字化编码脉冲，从而达到在有效提高二次雷达编码器硬件成本要求的前提下，提高到达实时性以及可靠性的目的。 [0025] 本发明提供了一种全新的二次雷达数字化询问编码实现技术，在军事侦查、航路监视等领域有着广泛需求。本发明的方法在不增加硬件成本的前提下，能够大大提高二次雷达编码器的可扩展能力，在高速发展的航空业中，该方法仅需通过修改编码脚本数据，便可以实时、便洁、准确地扩展所需询问模式。附图说明 [0026] 本发明将通过例子并参照附图的方式说明，其中： [0027] 图1为一种基于FPGA+PowerPC新型架构的新型的二次雷达数字化编码实现方法编码时序规化图； [0028] 图2为一种基于FPGA+PowerPC新型架构的新型的二次雷达数字化编码实现方法编码发射门时序规化图。 具体实施方式[0029] 本发明方法主要实现思想是通过FPGA与PowerPC架构，制定数字化起始时间参照准则与数字化数据生成准则，编制模式数字化编码数据脚本，实时接收模式变更控制命令，自动调整询问编码脚本数据，动态输出数字化编码脉冲。 [0030] 本发明方法具体包括如下步骤： [0031] 步骤一、构建FPGA与PowerPC之间的通讯机制： [0032] 根据FPGA与PowerPC读写速度、传输数据的大小等要求，本发明选择了以总线为传输介质，以FPGA内双口RAM核为数据交互枢纽，构建了可靠性高、实时性强、数据流速快的通讯机制。在本种架构下，FPGA作为PowerPC总线上的一个普通外挂外设与其通讯，通讯地址范围为：0x200f1000～0x200f1fff。 [0033] 在FPGA中建立两个位宽为8、深度为2048的双口RAM存贮器，用于交互数字化后的模式数据。其中，PowerPC负责将其数据写入相应地址，FPGA负责将数据读取后以20MHZ倍率的采样频率输出。 [0034] 上述通讯机制的设计最大特点在于采用FPAG双口RAM的内核技术，所谓内核是指ISE平台开发制造商将已成功实现某个功能模块(在此代指双口RAM)的源代码封装后集成于本平台内部，并为用户提供对其设置以及调用接口。该技术的采用大大缩减了设计者的开发成本，为系统的集成奠定了坚实的基础。 [0035] 步骤二、梳理所需数字化内容，规划数据通讯格式： [0036] 按照《国际民用航空公约附件10》内容，梳理出常规情况下的二次雷达询问模式以及与其相关联的信号，共计14种，并根据各信号的时序关系，规化每种信号具体的通讯顺序以及通讯内容。各信号时序关系如图1和图2所示。数字化内容包括：六种模式(M1、M2、M3/A、MC、MB以及MD)、六种模式发射门(M1_AM、M2_AM、M3/A_AM、MC_AM、MB_AM以及MD_AM)以及两种增益时间控制信号(RECGTC、GTC)，共计十四个信号。从上面14种信号所实现的功能上看，信号可大致分为以下三类，它们分别是：询问模式信号、发射控制信号以及同步信号；询问模式信号包括M1、M2、M3/A、MC、MB以及MD 6种信号，主要实现询问机与应答机的上行通讯；发射控制信号包括M1_AM、M2_AM、M3/A_AM、MC_AM、MB_AM以及MD_AM，共计6种信号，主要用于发射询问信号时对发射模块的时序控制；同步信号，顾名思义，主要完成二次雷达询问、应答信号的时间同步，共包含2种信号，即RECGTC、GTC。 [0037] 数据通讯格式，其中格式内容为：结合步骤一中通讯机制以及本步骤的数字化内容，建立一位－信号的通讯格式，即每种信号数字化后的值(用1或0表示)能且仅能占用双口RAM一个位宽。在该种实现方法中，二次雷达询问系统所需数字化的内容以及数字化后的数据通讯格式详见下表1所示。 [0038] 表1二次雷达询问系统数字化信息清单 [0039] [0040] 步骤三、依据各模式时序关系，并结合图1与图2制定数字化起始时间参照准则以及模式数字化数据生成准则： [0041] 所谓的数字化起始时间参照准则最核心的思想就是在二次雷达所有询问模式以及与其相关联的信号中寻找某一时刻点作为数字化起始时间参照点，而数字化起始时间参照点的选择即在上述14种信号中选择某一信号或某一信号中的某个脉冲作为整个二次雷达询问模式下的参照时刻点，然后以该点为基准向前寻找所有信号中最大空闲时间点(即参照时刻点前端再无有用脉冲)作为数字化起始时间参照点。本发明选择二次雷达询问模式下每个模式均具有的P3脉冲前沿作为参照时刻点，而数字化起始时间参照点则是P3脉冲前沿前推154us的时刻点。 [0042] 起始时间参照点又可称为0时刻参照点，根据该设定的参照点，本发明梳理了每种信号第一个脉冲的作用时间，然后依据《国际民用航空附件10》中规定的其时序关系，完成每个脉冲作用时间的定位。每种信号第一脉冲梳理情况具体内容见下表2所示。 [0043] 表2信号第一脉冲梳理情况清单 [0044] [0045] 模式数字化数据生成准则是本发明最核心的部分，其设计约束包括以下内容：1)一种信号固定对应一位数字化数据(固定顺序按步骤2要求执行)；2)高电平数字化值为1，低电平数字化值为0；3)一位数据对应数字化时间为50ns；4)各信号数字化最终长度为65296个。模式数字化数据生成准则的具体内容为：严格按照《国际民用航空附件10》中每种询问模式的时序要求，以50ns为数字化最小单位，线性产生每种模式的编码数据。结合该准则的设计内容与设计约束，本发明将其进行了转化，转化后的最终产物为一张数字化信号控制表，具体详细内容见下表3所示。 [0046] 表3二次雷达询问模式数字化信号控制表 [0047] [0048] 步骤四、根据上步所生成的准则编制所有模式的数字化编码脚本文件： [0049] 数字化编码脚本文件共2个，每个文件大小为2KB。两个编码脚本文件中一个贮存的内容为6种询问模式数字化数据(即表2中D0-D7低8位数据)，另一个贮存的内容为8种与询问模式相关的脉冲信号数字化数据(即表1中D8-D15高8位数据)。 [0050] 步骤五、上电读取模式数字化编码脚本文件，并依据上电握手准则执行PowerPC与FPGA之间的脚本数据交互，同时根据操作数据校验机制完成编码数据的校验： [0051] 该步骤主要完成以下三个方面的工作，第一个方面，上电文件的读取；在文件读取过程中，若读取不成功，则将软件相关变量中已赋值的数据以模式数字化编码脚本的方式存入文件(为下一次上电后模式脚本数据的读取作铺垫)。第二个方面，上电握手；因PowerPC与FPGA上电过程中在启动时间及启动先后顺序上存在一定的差异性、随机性，以致在执行脚本数据交互时，无法保证数据执行的正确性，基于上述原因，制定一套完整的、高效的安全性策略(即上电握手机制)来确保脚本数据交互的成功势在必行。第三个方面，脚本数据的交互及校验。数据交互实质是指PowerPC对FPGA双口RAM内核读、写过程的描述，其执行过程主要分为二个阶段，第一阶段主要是PowerPC写操作，即PowerPC向FPGA传送脚本数据。PowerPC在将数据写入总线前，其底层驱动先必须判断BUSY信号是否处于忙的状态(即是否为高电平)，若忙则等待，否则将双口RAM的W信号置低(该信号低电平有效)，然后按顺序将需写入的脚本数据放入核内对应的I/O地址段(地址空间范围：0x200f1000-0x200f1fff)，待数据在总线上锁存一定时间后底层驱动将自动把W信号置高，从而结束本轮对双口RAM的写数据操作；PowerPC读双口RAM核操作主要体现在数据校验阶段，即第二阶段。与写操作同理，PowerPC读数据前先对BUSY的运行状态进行判断，操作允许后，底层驱动将R信号置高，然后根据随机产生的地址读取双口RAM内部相应数据，数据读取完成后，并将R信号复位，结束本轮PowerPC读操作。校验过程，根据本发明提出的校验机制完成以下操作：a)读取随机函数产生的随机地址空间内部数据；b)比对原脚文件中相应数据，并形成匹配结果；c)判定最终校验结论。 [0052] 上电握手准则的具体内容为：PowerPC、FPGA上电启动后，两者各自先分别读取其相应地址的数据，若该地址的数据与约定的数据不具备一致性，则立即向其本身写数据的地址空间写入固定数，若两者任何一方读取到的数据与约定数据相同时，则立即结束本轮上电握手操作过程。该握手准则的设计，已充分考虑到该程序执行时的实时性、安全性以及可靠性，为后续的数据交互工作奠定了坚实的基础。PowerPC与FPGA上电握手过程中通讯协议详细内容见下表4所示。 [0053] 表4上电握手通讯协议 [0054] [0055] 操作数据校验机制的具体内容为：PowerPC软件利用随机函数产生65个12位随机种子，然后将这些随机种子作为数据抽样地址，读取FPGA双口RAM中与其相应的数据与原数据比较，当且仅当所有抽样数据(65个)比对全部成功，方则通过操作数据校验；反之不通过。在该校验机制内，选择65与12两个值作为关键因子是因为前期设计和工程经验决定的，如12位随机种子的选择是取决于FPGA双口RAM存储空间的大小，换而言之，双口RAM存储空间大小的设定已决定了PowerPC只需12根地址线便可实现4096个地址空间的完整遍历。而65个抽样地址的设定是根据多年工程实践中抽样比例经验值而得到，在以往工程中，对于数据量大的样本(样本量不小于50000的数据为大样本数据)其抽样比例可按1：1000的因子进行设定。基于该种设计思想，本发明操作数据的校验按1：1000抽样比例因子进行计算后，可得其值为65。 [0056] 步骤六、实时接收保存上位机主动发出的询问模式变更控制命令，并严格按照模式控制命令存活时间准则对其进行维护检查，对不满足该准则的控制命令则视为无效命令进行清除，从而结束本轮数字化编码的处理，对满足该准则的控制命令则让其继续参与步骤七的数字化脚本数据的准备： [0057] 模式控制命令存活时间准则的设立主要目的在于严格掌控命令下发的时效性与安全性，从而进一步提高二次雷达询问系统的可靠性与稳定性。在本发明中模式控制命令采用100/1000Mbps网络进行下发，其存活时间门限阈值为5.5s。门限阈值的设定大小应根据命令传输介质的速度来决定。模式控制命令存活时间准则的具体内容为：当前时间与控制命令生成的时间差不大于询问命令存活时间。询问命令存活时间又可称为询问命令有效时间，在本发明中其门限阈值为5.5秒。该准则执行的前提条件为时间的同步，即要求二次雷达系统各设备的时间属性信息均来自于同一授时源。 [0058] 步骤七、根据变更的询问模式实时产生模式控制数据，并将其写入固定IO地址： [0059] 模式控制数据大小为1个字节，其具体定义见表5所示。 [0060] 表5二次雷达模式控制数据表 [0061]Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 EN 0 MD_En MB_En MC_En M3/A_En M2_En M1_En [0062] 其中EN为该字节使能位，即为1时表示该控制数据有效，反之，0表示该控制位无效；Bit5-Bit0六位数据每位均表示相应询问模式的使能位，1表示相应询问模式有效，反之无效。二次雷达模式控制数据写入的固定IO地址为0x200f0004。 [0063] 步骤八、FPGA根据当前写入的模式控制数据选择相应模式的脚本数据，并按输出频率将数据脚本输出，结束本轮数字化编码的处理： [0064] FPGA根据使能的询问模式将双口RAM内对应的数据以一固定的频率输出至最终输出信号线上。每次模式的变更其输出信号还应包括变更模式的发射门、GTC以及RECVGTC信号。 [0065] 所述输出频率的具体内容为：输出频率即FPGA将产生的模式数据通过离散信号的输出速度。本发明优选为20MHZ。 [0066] 通过上述实现方法，可以实时、便洁、准确地变换操作询问模式，并根据其时序关系高效地输出询问编码脉冲。在地面雷达及机载雷达(装备有二次雷达设备)中应用时，能提高询问模式的切换效率，增强二次雷达设备的实时性、可靠性及稳定性，从而可进一步提高雷达系统的战技指标，为电子任务系统合成作战指挥和智能化决策指挥奠定稳定可靠的基础。 |
||||||
QQ群二维码
意见反馈
意见反馈