分段相关单元、伪码测距装置及其方法 |
|||||||
| 申请号 | CN201410315856.8 | 申请日 | 2014-07-03 | 公开(公告)号 | CN104062646A | 公开(公告)日 | 2014-09-24 |
| 申请人 | 四川九洲电器集团有限责任公司; | 发明人 | 张洪波; | ||||
| 摘要 | 本 发明 公开了一种分段相关单元、伪码测距装置及其方法。分段相关单元包括：延迟缓存模 块 缓存输入的扩频 信号 序列，在延迟预定时间后将扩频信号序列依序划分为第一序列段、第二序列段、第三序列段和第四序列段，并分别输入第四相关模块、第三相关模块、第二相关模块和第一相关模块；本地码排序模块获取本地伪码序列，对本地伪码序列按照第二顺序进行排序，将排序后的本地伪码序列依序划分为第一伪码段、第二伪码段、第三伪码段和第四伪码段，并分别输入第一相关模块、第二相关模块、第三相关模块和第四相关模块；四个相关模块对输入的序列段和伪码段进行相关运算，输出相关峰；数据变换模块选择相关值最大的相关峰输出。本发明能够避免丢失码片。 | ||||||
| 权利要求 | 1.一种分段相关单元，其特征在于，包括延迟缓存模块、本地码排序模块、第一相关模块、第二相关模块、第三相关模块、第四相关模块和数据变换模块，其中，所述延迟缓存模块用于缓存输入的扩频信号序列，在延迟预定时间后将扩频信号序列依序划分为第一序列段、第二序列段、第三序列段和第四序列段，并将所述第四序列段输入至所述第一相关模块，将所述第三序列段输入至所述第二相关模块，将所述第二序列段输入至所述第三相关模块，将所述第一序列段输入至所述第四相关模块，其中，所述扩频信号序列以第一顺序排序； |
||||||
| 说明书全文 | 分段相关单元、伪码测距装置及其方法技术领域[0001] 本发明涉及伪码测距技术领域，尤其是一种分段相关单元，还涉及一种伪码测距装置和伪码测距方法。 背景技术[0002] 伪码是伪随机码的简称，是扩频通信中采用的扩频码。伪码的信号周期可以做得很长，相关特性尖锐，采用相关检测的方法，不但能使测距精度得到提高，还具有一定抗干扰能力。由于伪码测距是通过比较收发信号之间的相差来测量伪距的，因此测距所能达到的精度与伪码跟踪性能密切相关。 [0003] 随着测距精度的要求越来越高，伪码相位的精确估计、跟踪成为高精度伪码测距的关键。常规的相位估计方法要连续接收或者周期接收多个伪码，需要大量的数据累积为基础，需要消耗较长的时间，才能精确得出发射和接收信号的相位差。但是，常规的相位估计方法不适用于突发通信，因为突发通信有别于常见的通信方式，数据通信在瞬间完成，持续时间短。若仍然采用常规的相位估计方法，在进行本地伪码切换时，由于切换时间至少需要10来个时钟周期，因此，而在这期间由于继续在接收扩频信号，就将导致扩频信号的码片丢失，从而会影响测距精度。 发明内容[0004] 本发明所要解决的技术问题是：针对上述存在的问题，提供一种分段相关单元、伪码测距装置及其方法，能够避免丢失码片。 [0005] 本发明采用的技术方案如下： [0006] 提供一种分段相关单元，包括延迟缓存模块、本地码排序模块、第一相关模块、第二相关模块、第三相关模块、第四相关模块和数据变换模块，其中，所述延迟缓存模块用于缓存输入的扩频信号序列，在延迟预定时间后将扩频信号序列依序划分为第一序列段、第二序列段、第三序列段和第四序列段，并将所述第四序列段输入至所述第一相关模块，将所述第三序列段输入至所述第二相关模块，将所述第二序列段输入至所述第三相关模块，将所述第一序列段输入至所述第四相关模块，其中，所述扩频信号序列以第一顺序排序；所述本地码排序模块用于获取本地伪码序列，对所述本地伪码序列按照第二顺序进行排序，将排序后的本地伪码序列依序划分为第一伪码段、第二伪码段、第三伪码段和第四伪码段，并将所述第一伪码段输入至所述第一相关模块，将所述第二伪码段输入至所述第二相关模块，将所述第三伪码段输入至所述第三相关模块，将所述第四伪码段输入至所述第四相关模块，其中，所述第一顺序和所述第二顺序相反，所述本地伪码序列和所述扩频信号序列的长度相等，且所述第一序列段和所述第四伪码段长度相等，所述第二序列段和所述第三伪码段长度相等，所述第三序列段和所述第二伪码段长度相等，所述第四序列段和所述第一伪码段长度相等；所述第一相关模块用于对所述第四序列段和第一伪码段进行相关运算，输出相关峰至所述数据变换模块；所述第二相关模块用于对所述第三序列段和第二伪码段进行相关运算，输出相关峰至所述数据变换模块；所述第三相关模块用于对所述第二序列段和第三伪码段进行相关运算，输出相关峰至所述数据变换模块；所述第四相关模块用于对所述第一序列段和第四伪码段进行相关运算，输出相关峰至所述数据变换模块；所述数据变换模块用于比较所述第一相关模块、第二相关模块、第三相关模块和第四相关模块输出的相关峰，并输出相关值最大的相关峰。 [0007] 其中，所述预定时间为96个时钟周期。 [0008] 还提供一种伪码测距装置，所述装置包括信号收发单元、排序单元、本地码生成单元、相关峰判决单元、测距单元以及三个前述的分段相关单元，其中，所述信号收发单元用于发射探测信号，并接收响应所述探测信号的扩频信号序列；所述排序模块用于对接收的扩频信号序列按照第一顺序进行排序；所述本地码生成单元用于生成三个长度相等的本地伪码序列，并将所述三个本地伪码序列分别输入至所述三个分段相关单元，其中，所述三个本地伪码序列之间的相差为1/2码片；所述相关峰判决单元用于获取所述三个分段相关单元输出的相关峰，并依次计算每一个相关峰的抖动值，如果所述抖动值在预定范围内，选择相关值最大的相关峰输入至所述测距单元；所述测距单元用于计算所述探测信号和所述相关峰的时间间隔，并根据所述时间间隔测算距离。 [0009] 其中，所述相关峰判决单元还用于在所述三个相关峰的抖动值均不在所述预定范围内时，向所述本地码生成单元发送调相指令；所述本地码生成单元还用于根据所述调相指令对所述三个本地伪码序列进行移位。 [0010] 其中，所述预定范围为-0.5-0.5。 [0011] 还提供一种伪码测距方法，所述方法包括：发射探测信号，并接收响应所述探测信号的扩频信号序列；对接收的扩频信号序列按照第一顺序进行排序后，缓存所述扩频信号序列，在延迟预定时间后将扩频信号序列依序划分为第一序列段、第二序列段、第三序列段和第四序列段；生成三个长度相等的本地伪码序列，对所述本地伪码序列按照第二顺序进行排序，将排序后的本地伪码序列依序划分为第一伪码段、第二伪码段、第三伪码段和第四伪码段，其中，所述三个本地伪码序列之间的相差为1/2码片，所述第一顺序和所述第二顺序相反，所述本地伪码序列和所述扩频信号序列的长度相等，且所述第一序列段和所述第四伪码段长度相等，所述第二序列段和所述第三伪码段长度相等，所述第三序列段和所述第二伪码段长度相等，所述第四序列段和所述第一伪码段长度相等；对每一本地伪码序列的第一伪码段、第二伪码段、第三伪码段和第四伪码段分别与扩频信号序列的第四序列段、第三序列段、第二序列段和第一序列段进行相关运算，输出三组相关峰，每组相关峰的数量为四个；从每组相关峰中选择相关值最大的相关峰，得到三个相关峰；依次计算每一个相关峰的抖动值，如果所述抖动值在预定范围内，选择相关值最大的相关峰；计算所述探测信号和所述相关峰的时间间隔，并根据所述时间间隔测算距离。 [0012] 其中，所述预定时间为96个时钟周期。 [0013] 其中，所述依次计算每一个相关峰的抖动值，如果所述抖动值在预定范围内，选择相关值最大的相关峰的步骤还包括：如果所述三个相关峰的抖动值均不在所述预定范围内时，发送调相指令；根据所述调相指令对所述三个本地伪码序列进行移位。 [0014] 其中，所述预定范围为-0.5-0.5。 [0015] 综上所述，由于采用了上述技术方案，本发明的有益效果是：通过将本地伪码序列和扩频信号序列分段，并将扩频信号序列延迟后与本地伪码序列的每一段分别进行相关运算，从而通过延迟补偿本地伪码序列的换码时间，避免丢失码片，可以快速并精确地检测出相关峰。附图说明 [0016] 本发明将通过例子并参照附图的方式说明，其中： [0017] 图1是本发明分段相关单元的结构示意图。 [0018] 图2是分段相关单元的相关模块的结构示意图。 [0019] 图3是本发明伪码测距装置的结构示意图。 [0020] 图4是本发明伪码测距方法的流程示意图。 具体实施方式[0022] 本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。 [0023] 如图1所示，是本发明分段相关单元的结构示意图。分段相关单元包括延迟缓存模块11、本地码排序模块12、第一相关模块13、第二相关模块14、第三相关模块15、第四相关模块16和数据变换模块17。 [0024] 延迟缓存模块11用于缓存输入的扩频信号序列，在延迟预定时间后将扩频信号序列依序划分为第一序列段、第二序列段、第三序列段和第四序列段，并将第四序列段输入至第一相关模块，将第三序列段输入至第二相关模块，将第二序列段输入至第三相关模块，将第一序列段输入至第四相关模块，其中，扩频信号序列以第一顺序排序。 [0025] 其中，扩频信号序列的原始顺序可以不是第一顺序，但在输入到延迟缓存模块11时，是以第一顺序输入的。扩频信号序列所划分的第一序列段、第二序列段、第三序列段和第四序列段的长度可以不相等。 [0026] 本地码排序模块12用于获取本地伪码序列，对本地伪码序列按照第二顺序进行排序，将排序后的本地伪码序列依序划分为第一伪码段、第二伪码段、第三伪码段和第四伪码段，并将第一伪码段输入至第一相关模块，将第二伪码段输入至第二相关模块，将第三伪码段输入至第三相关模块，将第四伪码段输入至第四相关模块，其中，第一顺序和第二顺序相反，本地伪码序列和扩频信号序列的长度相等，且第一序列段和第四伪码段长度相等，第二序列段和第三伪码段长度相等，第三序列段和第二伪码段长度相等，第四序列段和第一伪码段长度相等。 [0027] 第一相关模块13用于对第四序列段和第一伪码段进行相关运算，输出相关峰至数据变换模块17；第二相关模块14用于对第三序列段和第二伪码段进行相关运算，输出相关峰至数据变换模块17；第三相关模块15用于对第二序列段和第三伪码段进行相关运算，输出相关峰至数据变换模块17；第四相关模块16用于对第一序列段和第四伪码段进行相关运算，输出相关峰至数据变换模块17。 [0028] 其中，本地伪码序列可以由本地生成。本地伪码序列的第二顺序可以是原始顺序。本地伪码序列的第一伪码段、第二伪码段、第三伪码段和第四伪码段的长度可以不相等。由于扩频信号序列经过了延迟，所以能够补偿换码时间。在本实施例中，预定时间为96个时钟周期。举例来说，假设扩频信号序列为(P128,P127,…,P1)，本地伪码序列为(H1,H2,…,H128)。将扩频信号序列分段后，第一序列段为(P128,P127,…,P97)，第二序列段为(P96,P95…,P65)，第三序列段为(P64,P63…,P33),第四序列段为(P32,P31…,P1)。 将本地伪码序列分段后，第一伪码段为(H1,H2,…,H32)，第二伪码段为(H33,H34…,H64)，第三伪码段为(H65,H66…,H96),第四伪码段为(H97,H98…,H128)。 [0029] 本地码排序模块12在固定位置输出四个伪码段，即在图中A2输出第一伪码段(H1,H2,…,H32)，在B2输出第二伪码段为(H33,H34…,H64)，在C2输出第三伪码段为(H65,H66…,H96)，在D2输出第四伪码段为(H97,H98…,H128)。而延迟缓存模块11延迟96个时钟周期后，在A1输出第一序列段为(P128,P127,…,P97)，在B1输出第二序列段为(P96,P95…,P65)，在C1输出第三序列段为(P64,P63…,P33)，在D1输出第四序列段为(P32,P31…,P1)。所以第一伪码段(H1,H2,…,H32)与第四序列段(P32,P31…,P1)可以同步产生相关峰，第二伪码段(H33,H34…,H64)和第三序列段(P64,P63…,P33)可以同步产生相关峰，第三伪码段(H65,H66…,H96)和第二序列段(P96,P95…,P65)可以同步产生相关峰，第四伪码段(H97,H98…,H128)和第一序列段(P128,P127,…,P97)可以同步产生相关峰。 [0030] 应当注意，由于延迟缓存模块11的A1、B1、C1和D1位置之间相差一定延迟时间，这些延迟时间的总和等于96个时钟周期。设1、B1、C1和D1位置之间的延迟时间均为32个时钟周期，那么延迟缓存模块11在延迟第一个32时钟周期时，会在D1输出第一序列段(P128,P127,…,P97)，但是第一序列段(P128,P127,…,P97)和第一伪码段(H1,H2,…,H32)不能相关成功，所以没有相关峰输出，所以延迟缓存模块11继续延迟缓存扩频信号序列。到第64跟时钟周期时，在D1输出第二序列段(P96,P95…,P65)，C1输出第一序列段(P128,P127,…,P97)，但是第一序列段(P128,P127,…,P97)和第二伪码段(H33,H34…,H64)不能相关成功，所以没有相关峰输出，第二序列段(P96,P95…,P65)和第一伪码段(H1,H2,…,H32)也不能相关成功，所以也没有相关峰输出。以此类推，直到延迟到第96个时钟周期时，所有的序列段和伪码段才能完全相关，在这期间，四个相关模块13、14、15、16需要进行能量估计，进行门限比较以及进行乘积和累加运算等都需要花费时间，这些时间构成了换码时间，但是换码时间通常不超出96个时钟周期，所以扩频信号序列的延迟时间能够补偿换码时间，避免了码片流失或丢失。 [0031] 在本实施例中，四个相关模块13、14、15、16均为匹配滤波器。 [0032] 数据变换模块17用于比较第一相关模块13、第二相关模块14、第三相关模块15和第四相关模块16输出的相关峰，并输出相关值最大的相关峰。 [0033] 如图2所示，是分段相关单元的相关模块的结构示意图。四个相关模块均采用32位匹配滤波器。相关模块进行相关运算的具体过程是将输入信号x(n)与本地码序列的每个码片进行乘积运算，然后将乘积结果进行相加运算。图中仅示意出了三个加法器和四个乘法器，实际数量应该有32个乘法器和31个加法器。 [0034] 如图3所示，是本发明伪码测距装置的结构示意图。伪码测距装置包括信号收发单元21、排序单元22、分段相关单元23、分段相关单元24、分段相关单元25、本地码生成单元26、相关峰判决单元27和测距单元28。其中，分段相关单元23、分段相关单元24和分段相关单元25均为图1所示的分段相关单元。 [0035] 信号收发单元21用于发射探测信号，并接收响应探测信号的扩频信号序列。 [0036] 排序模块22用于对接收的扩频信号序列按照第一顺序进行排序。 [0037] 本地码生成单元26用于生成三个长度相等的本地伪码序列，并将三个本地伪码序列分别输入至三个分段相关单元23、24、25，其中，三个本地伪码序列之间的相差为1/2码片。 [0038] 其中，三个本地伪码序列中，如果假设一个本地码序列的相位为“0”，那么其它两个本地码序列的相位分别超前1/2码片和滞后1/2码片。三个不同相位的本地伪码序列分别输入至三个分段相关单元23、24、25，三个分段相关单元23、24、25将分别输出不同的相关峰至相关峰判决电路27。 [0039] 相关峰判决单元27用于获取三个分段相关单元23、24、25输出的相关峰，并依次计算每一个相关峰的抖动值，如果抖动值在预定范围内，选择相关值最大的相关峰输入至测距单元28。 [0040] 其中，相关峰判决单元27还用于在所述三个相关峰的抖动值均不在预定范围内时，向本地码生成单元发送调相指令。本地码生成单元26还用于根据调相指令对三个本地伪码序列进行移位。移位后，原来相位超前或滞后的本地伪码序列的相位变为“0”，原来相位为“0”的本地伪码序列的相位变为超前或滞后1/2码片， [0041] 在本实施例中，预定范围优选为-0.5-0.5。计算抖动值的过程为： [0042] 选取相位为“0”的本地伪码序列对应的相关峰，其相关值记为P，则其它两个本地伪码序列的对应的相关峰的相关值分别记为E和L，则相关值P的抖动值为： [0043] [0044] 其中，Δx为相关值P的抖动值。如果抖动值的绝对值小于0.5，那么选取三个相关值最大的相关峰输出至测距模块28。 [0045] 测距单元28用于计算探测信号和相关峰的时间间隔，并根据时间间隔测算距离。 [0046] 如图4所示，是本发明伪码测距方法的流程示意图。伪码测距方法包括： [0047] S31：发射探测信号，并接收响应探测信号的扩频信号序列。 [0048] S32：对接收的扩频信号序列按照第一顺序进行排序后，缓存扩频信号序列，在延迟预定时间后将扩频信号序列依序划分为第一序列段、第二序列段、第三序列段和第四序列段。 [0049] 其中，扩频信号序列的原始顺序可以不是第一顺序，但在输入到延迟缓存模块11时，是以第一顺序输入的。扩频信号序列所划分的第一序列段、第二序列段、第三序列段和第四序列段的长度可以不相等。在本实施例中，预定时间为96个时钟周期。 [0050] S33：生成三个长度相等的本地伪码序列，对本地伪码序列按照第二顺序进行排序，将排序后的本地伪码序列依序划分为第一伪码段、第二伪码段、第三伪码段和第四伪码段，其中，三个本地伪码序列之间的相差为1/2码片，第一顺序和第二顺序相反，本地伪码序列和扩频信号序列的长度相等，且第一序列段和第四伪码段长度相等，第二序列段和第三伪码段长度相等，第三序列段和第二伪码段长度相等，第四序列段和第一伪码段长度相等。 [0051] 其中，三个本地伪码序列中，如果假设一个本地码序列的相位为“0”，那么其它两个本地码序列的相位分别超前1/2码片和滞后1/2码片。 [0052] S34：对每一本地伪码序列的第一伪码段、第二伪码段、第三伪码段和第四伪码段分别与扩频信号序列的第四序列段、第三序列段、第二序列段和第一序列段进行相关运算，输出三组相关峰，每组相关峰的数量为四个。 [0053] 其中，一个本地伪码序列的的第一伪码段与扩频信号序列的第四序列段进行相关运算，得到一个相关峰；该本地伪码序列的的第二伪码段与扩频信号序列的第三序列段进行相关运算，得到一个相关峰；该本地伪码序列的的第三伪码段与扩频信号序列的第二序列段进行相关运算，得到一个相关峰；该本地伪码序列的的第四伪码段与扩频信号序列的第一序列段进行相关运算，得到一个相关峰。总计得到一组相关峰，数量为四个。 [0054] S35：从每组相关峰中选择相关值最大的相关峰，得到三个相关峰。 [0055] S36：依次计算每一个相关峰的抖动值，如果抖动值在预定范围内，选择相关值最大的相关峰。 [0056] 其中，预定范围优选为-0.5-0.5。计算抖动值的过程为： [0057] 选取相位为“0”的本地伪码序列对应的相关峰，其相关值记为P，则其它两个本地伪码序列的对应的相关峰的相关值分别记为E和L，则相关值P的抖动值为： [0058] [0059] 其中，Δx为相关值P的抖动值。如果抖动值的绝对值小于0.5，则选取三个相关峰中相关值最大的相关峰。 [0060] 可选地，步骤S36还包括：如果三个相关峰的抖动值均不在预定范围内时，发送调相指令；根据调相指令对三个本地伪码序列进行移位。移位后重复进行步骤S35。移位后，原来相位超前或滞后的本地伪码序列的相位变为“0”，原来相位为“0”的本地伪码序列的相位变为超前或滞后1/2码片。 [0061] S37：计算探测信号和相关峰的时间间隔，并根据时间间隔测算距离。 [0062] 通过上述方式，本发明的分段相关单元、伪码测距装置及其方法通过对扩频信号序列和本地伪码序列进行相反顺序排序，并将扩频信号序列和本地伪码序列进行分段，然后分别进行相关运算，由于扩频信号序列和本地伪码序列排序相反，需要延迟预定时间后才能够相关成功，从而预定时间可以补偿换码时间，扩频信号序列在持续缓存过程中就不会产生码片流失或丢失的情况，可以快速并精确地检测出相关峰，尤其在突发通信的情况下更能够检测出相关峰，测距精度将大为提高。 [0063] 本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。 |
||||||
QQ群二维码
意见反馈
意见反馈