The method and apparatus of a hybrid analog-to-digital control to estimate the absolute velocity in the active suspension system

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般的にいえば、運動状態を示す信号を処理する電子制御装置に関し、さらに詳しくいえば、加速度計入力信号を受けて絶対速度を示す出力信号を発生するハイブリツド・アナログ・デイジタル制御装置を提供する。 具体的にいえば、前記制御装置は、アナログ積分器、デイジタル帰還安定器およびデイジタルフイルタを備えている。

〔従来の技術〕

能動懸架装置は、懸架装置の相対運動に関係なく指令信号に実時間応答して懸架力を連続的に制御することによつて運動の減衰を達成する。 能動装置は、車輛懸架装置におけるような相対的に可動な部材間の運動の制御をするように構成されるとき特に有用である。 普通は、適当な懸架力を発生するのに比較的大きな動力を必要とするために、米国特許第3,807,678号、第4,660,686号、第
4,468,050号および第4,468,739号に例示されているようないわゆる半能動形の装置が提案されてきた。 半能動ダンパの考え方は、完全能動装置とは、その考え方が制動力を与えるために、能動作動器手段、油圧ポンプまたは高圧流体の同様な外部源を用いない点で異る。 減衰力を発生するのは、装置内部の流体の流れに対する抵抗である。 従つて、絶縁されるべき質量の絶対速度が質量とそれの支持体の間の相対運動と反対の方向になつているとき、ダンパは、質量の運動を相殺する方向に力を与えることができない。 これらの例においては、半能動装置によつて無力または無抵抗力が作られる。 結果は、完全能動減衰機構の性能にごく近いエンハンスト振動制御の最も効果的でエネルギー効率のよい方法である。

能動懸架装置の、例えば、車輛懸架用途および多自由度と複数のダンパを備えた他の複雑な高次の非線形装置に対して実施するには、容易に調節または制御できないさまざまな力に対するシステム応答が必要である。 路面のでこぼこや車輛の運動と一般に関連する慣性力によつて生ずるような入力擾乱は、反作用懸架力を適当に発生するために絶えず監視されなければならない。 能動ダンパは、理想的には、絶縁されるべき部材の振動運動を減衰させる効果があるときだけ、認め得る大きさの相殺力を発生する必要がある。 従つて、どんな装置に対しても減衰性能が好結果を生むかどうかは減衰力を変えるのに用いられる特定の制御アルゴリズムによつて大いに左右される。 実際には、理想的結果を完全には実現できないが、半能動形の能動懸架装置は、ダンパを、例えば、米国特許第3,807,678号および米国特許第4,091,207号に開示されたもののような適当な制御アルゴリズムに従つて動作させるとき、高度の振動減衰または振動絶縁に近づくことができる。 これらの制御アルゴリズムは、ばね上質量の瞬時絶体速度の測定およびダンパ組立体によつて相互接続されたばね上質量と支持質量との間の瞬時相対速度の測定に基づいて能動懸架装置が受ける運動状態に実時間応答して減衰力を生ずる。

上述の形式の制御アルゴリズムの実行に必要な絶体速度および共通入力パラメータの瞬間的および連続的測定は、実際には、動いている懸架装置に対して得るのが困難である。 そのような制御アルゴリズムを実行するために、剛体、すなわち、ばね上質量または車輛のフレーム上の点の絶体速度を求めることが必要である。 この値は、固定基準に頼らずに求められなければならない。 この問題を解く一つの方法は、絶体速度または絶体速度を示す信号の推定値を加速度計の信号を積分することによつて得ることである。 推定絶対速度信号を発生するのに必要な電子ハードウエアの作成は、いくらか問題を含んでおり、従来達成された結果は、理想的とまではゆかなかつた。

絶体速度を示す信号を発生する正確な装置または制御装置となる複雑なデイジタル装置を設計できる。 例えば、デイジタル装置を作成するには、カルマン・フイルタリングなどの精巧な理論に基づく最適制御理論を用いることができる。 しかし、デイジタル・フイルタ設計を用いることは、必要な機能を行うために精密でひどく値段の高い構成要素を必要とする比較的複雑な計算の実行を考えている。 同様に、デイジタル装置は、普通は、装置内の標本変誤差を避けるためにエイリアシング防止フイルタを必要とする。 エイリアシング防止フイルタは、
総合システム入力の誤つた情報を与える可能性のある高周波信号成分を減衰させる働きをする。

理想的には、信号を積分するためにアナログ構成部品で構成された制御装置が価格の安いことと構成の簡単なことのために好ましい。 アナログ構成部品は、さらにそれらの連続的性質のために高価なエイリアシング防止フイルタを不要にする。 アナログ制御装置は装置の全体としての複雑さを減らすであろう。 しかし、演算増幅器と共にコンデンサや抵抗などのアナログ構成部品が能動装置のための制御アルゴリズムの実行に共通の周波数パラメータのもとで十分に作動しないことが分つた。 この制御装置のための有効な帯域幅は、大よそ0.5ヘルツと20
ヘルツの間である。 なお、いやな雑音が60ヘルツもの高さのかなりのエネルギーを伴つて存在する。 アナログ積分回路が装置の構成部品を飽和させる直流バイアスおよび大きいが無限大の直流利得をおそらく経験するであろう。 同様に、構成部品の不正確さを克服するために異常に大きなコンデンサと抵抗を用いなければならない。 漏洩、大きな物理的体積および費用の増大がアナログ制御装置の実際的な有効性を減らす。

〔発明が解決しようとする課題〕

本発明の目的は、上述およびその他の問題ならびにデイジタル装置とアナログ装置の両方に普通に関連した限界を除去するかまたは事実上最小にし、絶体速度を示す出力信号を発生する制御装置を提供することである。

〔課題を解決するための手段〕

本発明は、能動懸架装置における絶体速度をアナログおよびデイジタル電子構成部品を用いて推定する改良された制御方法と制御装置を提供する。 アナログフイルタ装置が加速度計から入力信号を受けて、時間積分信号を作る。 時間積分信号の一定で比較的低周波の成分を振動電圧の範囲の回りに制限して安定信号を作るためにデイジタル帰還手段を利用する。 次にデイジタルフイルタ手段が安定信号を受けてその信号の選択された一定の低周波成分を除いて関心の周波数範囲内にあり選択された中点値電圧値の回りにさらに安定化された絶体速度を示す出力信号を作る。

ハイブリツド・アナログ・デイジタル制御装置は通常アナログ装置に伴う不正確さを生じず、純デイジタル装置の設計に通常必要な複雑な構成を避けるので、加速度信号から絶対速度の信号出力推定値を作るより信頼できて経済的な制御の方法と装置が提供される。 ハイブリツド・アナログ・デイジタル制御装置はまた、従来の制御装置に伴なう限界を克服する。 デイジタル安定化およびフイルタリング手段と組合せてアナログ積分器を用いることによつて、アナログ構成部品に共通の計算に関する問題が最小になり、物理的アナログ装置の場合に本質的に不正確である信号修正の部分がデイジタルに実行できるようになる。 デイジタル標本化に通常必要なエイリアシング防止フイルタ手段が本質的に備わつている。

本発明の好ましい実施例においては、ハイブリツド・
アナログ・デイジタル制御装置は、例示的に質量とそれの支持体との間の運動を減衰させるのに必要な情報を与える能動または半能動車輛懸架制御アルゴリズムと共同して用いられる。 普通の制御アルゴリズムは、絶縁をすべき質量の絶対速度に関係し、システム内の運動を減衰させる可変ダンパを駆動する情報を必要とすることが多い。 絶対速度は、固定慣性基準に頼らずに求められなければならない。 質量の運動状態を示す加速度計信号を電子回路で積分して処理し、前記制御アルゴリズムによつて実行するために絶対速度の推定値を作る。

本発明の制御装置は、加速度計からの入力信号を積分する１次低域フイルタからなるアナログ積分器を含んでいる。 このアナログ積分器は、普通、50にほぼ等しい通過帯域利得と0.1ヘルツの範囲内の折点周波数をもつことになる。 このアナログ積分器は、演算増幅器、コンデンサおよび抵抗などのアナログ構成部品を用いて構成できる。 比較的低い周波数をアナログ積分器が通すので、
加速度計信号は、累積して低い周波数でドリフトし、構成部品を飽和させて性能を果せなくする。 従つて、アナログ積分回路の出力は、デイジタル安定器によつてデイジタルに制御される。 デイジタル安定器は、低周波誤差を効果的に差引いてアナログ積分器の出力信号をアナログ構成要素のおおよそ電圧動作範囲内に集中させるために加算接合点を通してアナログ積分器へ至る帰還またはオフセツト信号を発生する。 従つて、装置内で累積して有用な情報を与えることのできる範囲以上に出力を押しやる低周波信号は、所望の安定化した積分応答を達成するためにオフセツト信号によつて除かれる。 デイジタル安定器は、動作電圧レベル内で変動する可能性のある信号の低周波成分を除くためには全く働かないので、信号を零または中点値電圧点の付近でさらに安定化するためにデイジタルフイルタが設けられる。 デイジタルフイルタは、低周波成分をさらに除波することによつて、信号の短期周波数平均を中点電圧値の付近に位置させる。

デイジタル安定器とデイジタルフイルタによつて行われるデイジタル計算は、標本化信号入力値の連続和に基づいた計算を行うのにマイクロ制御装置を用いて遂行される。 多重８ビツト語を用い数値累算器が入力標本値の連続和を記憶する。 帰還信号は、デイジタル計算機内で桁送り動作を行うことによつて発生される。 帰還信号を作るためにデイジタル安定器によつて行われる桁送り動作は、ゆつくり減衰していくらか振動する出力信号をもたらす。 デイジタルフイルタによつて行われる桁送り動作の範囲の方が小さいので、比較的高い周波数の成分の短期平均を選択された電圧値の付近に位置づけるのに信号をより迅速に減衰させる傾向がある。

〔実施例〕

次に図面を参照すると、第１図は、本発明の絶縁装置
10と12で総括的に示されているハイブリツド・アナログ・デイジタル制御装置を示している。 絶縁装置10は、支持体16に対して絶縁されるべき質量14を入力および慣性力によつて、生ずるそれらの間の衝撃と振動の形で機械的エネルギーの伝達されるのを少なくするようにして弾性的に支持する。 運動の減衰が制御アルゴリズム20に従つて作成されたダンパ18によつて加えられる力を変えることによつて達成される。 絶縁装置10で用いられる特定の制御アルゴリズムは、絶縁されるべきマスの絶対速度のハイブリツド・アナログ・デイジタル制御装置12によつて作られる信号推定値を用いる装置10を例示すること以外に、本発明の目的のための関係があるとは思われない。 さらに、この実施例の絶縁装置は、垂直軸に沿つて単一並進自由度を有する装置に関する動作について説明されるが、本発明は、追加の自由度を有する装置に対して、および離間部材間のエネルギーの伝達を質量の絶対速度を示す電子的に修正された信号に依存する方法で制御することが望まれる懸架装置以外の用途に等しくよく適用できる。

前述のように、運動状態を示す入力信号を受けて、絶対速度の一致出力信号推定値を作る既知の電子制御装置は、商業的適用に対して効果的で費用有効な方法で設計するのは困難であつた。 純デイジタル装置は、本質的に複雑であり、実現するのに費用がかかる可能性がある。
入力信号をデイジタル化すると、エイリアシング防止フイルタを必要とすることもある異常な瞬時信号値によつて標本化誤差を生ずることが多い。 一方、純アナログ装置は、理論上は、信号修正を行つて、デイジタル装置より優れた方法で装置の不規則状態または雑音を取扱う。
しかし、現実のアナログ構成部品は、この形式の制御装置に対する設計要件と普通に関連する低周波で理想的数学的モデルからそれている。 アナログ装置における固有誤差は、高周波では、通常は無視されるが、低周波では、不当に大きな抵抗の漏洩が増幅器におけるオフセツト電流と共同して装置の性能に影響を与える問題を提出する。 これらの問題を大きな値の構成部品をもつたアナログ装置または、性質が複雑なデイジタル装置を設計することによつて克服する試みが全く満足でなかつた。

本発明のハイブリツド・アナログ・デイジタル制御装置は、絶体速度の信号推定値を作る既知の従来の制御装置の限界を克服する。 例えば、アナログ積分回路をデイジタル式安定化およびフイルタリング手段と組合せて用いることは、アナログ構成部品を用いることによつてある量の計算処理能力をなくして、物理的アナログ装置の場合に本質的に不正確な信号修正の部分をデイジタル方式で実行できるようにする。 デイジタル標本化とデイジタル・フイルタリングに必要なエイリアシング防止フイルタは、本質的にアナログ積分器によつて与えられる。

再び図面、特に第１図および第２図を参照すると、本発明の絶縁装置10は、受動アイソレータ22および能動ダンパ18を備えている。 受動アイソレータ22は、許容偏位限界内で質量14と支持体16の間に荷重を支持または伝達する関係に結合される。 ばね定数Ｋは、絶縁装置の動作周波数または励振周波数の範囲内で質量14に絶縁を与えるのが好ましい。 ダンパ18の減衰特性を能動的に調整することによつて、ダンパは制御可能な反作用力を発生し、受動アイソレータ22と共同作動して絶縁装置10の伝達特性を効果的に調整できる。 能動ダンパ18の制御と設計の仕方は、本発明の目的に関連があると思われず、ダンパの伝達特性および固有動作特性にどんな効果を与えるのを望むかによつて左右される。 本発明のハイブリツド・アナログ・デイジタル制御装置12は、質量の運動状態を示す入力情報を受けるように働き、その信号を修正して可変減衰力の制御を行うのに必要な絶対速度の信号推定値を作るので、こゝに開示された絶縁装置10は、質量14の絶縁速度に大きさと符号で比例する信号を必要とする制御アルゴリズムに関して説明される。 本発明の原理は、いうまでもなく、さまざまな用途に用いることもできる。

明確にいえば、絶縁装置10において代表的例として用いられる制御アルゴリズムは、質量14の絶対速度に大きさと符号で比例する信号と質量14と支持体16との間の相対速度に大きさと符号で比例する信号とを必要とする。
質量14の絶縁速度と質量14と支持体16の間の相対速度との積が零より大きいか等しければ、可変力ダンパは「オン」状態にある。 質量14の絶対速度と質量14と支持体16の間の相対速度の積が負であれば、可変力ダンパは、「オフ」状態にある。 下記の式（１）および（２）はそれらの関係を示す。

・０ならば、オン （１） ・＜０ならば、オン （２） この特定の制御アルゴリズムの実行には質量14と支持体16の間の相対運動が質量14の振動運動を減衰させるのでなく増幅する傾向があるときに外部油圧手段またはサーボ手段によつて発生される実際の力が存在しない半能動減衰装置を用いる。 「オン」および「オフ」のダンパ状態は、相対的にオンの位置および相対的にオフの位置を考えてもよい。 ダンパ18は、減衰特性を望み通りに能動的に調整するために、好ましくはダンパが経験する運動に関係なく、制御アルゴリズムによつて外部から制御できる。 離間部材間の運動を減衰させるのに多くの他の制御アルゴリズムを考えることができるが、本明細書で説明する制御アルゴリズムは、特定の絶縁問題を解決するために本発明を組み込むことを適切に実証している。

第２図に示したように、本発明のハイブリツド・アナログ・デイジタル制御装置は、絶縁装置10の構成要素と共同して４輪車の懸架装置を含むさまざまの用途に用いることができる。 四つの能動ダンパ18を絶縁装置10によつて制御でき、各ダンパは、後述の適当な運動状態センサを伴つている。 制御モジユール26は、能動ダンパを駆動する機能構成要素を組み込み、制御装置12および制御アルゴリズム20を備えている。 絶縁装置10の電子構成要素を作動させるための電源28が示されている。 車輛に適用するときには、制御モジユール26を点火スイツチ30で作動させてもよい。 単一および多重ダンパの用途に対して別の変形も考えられる。

地表面に対して動く絶縁装置の場合、移動する質量の絶対速度に大きさと符号で比例する信号を作るのが問題になり、固定基準に対して測定することができない。 所望の減衰状態を実現するために特定の制御アルゴリズムに必要な入力情報を与えるために、加速度計32がセンサ入力信号を与える。 加速度計32は、絶縁された質量14に取付けられ、質量14の加速度に比例した信号を連続的に発生する、あとで論ずるように、本発明のハイブリツド・アナログ・デイジタル制御装置12は、質量14の絶対速度に大きさと符号で比例する信号出力を作るために、次に説明するようにして加速度計32から受けた入力信号を修正する。 連続的に発生された出力信号は、可変能動ダンパ18を駆動するために制御アルゴリズム20によつて利用される。 第１図および第２図に示された本願の絶縁装置10の場合、加速度計32は、用いられる能動ダンパの数に従つて、多様な場所に取付けられる。 ハイブリツド・
アナログ・デイジタル制御装置をここでは、限られた数または単一の質量14に対して例として説明しているが、
非常に多くの加速度計信号を本発明の制御装置12を用いる制御モジユール26を介して処理して、減衰されるべき特定の運動状態に従つて個々の能動ダンパに対する制御アルゴリズムの機能を実行できる。 前述のように、加速度計は、連続的に測定して質量14の絶対加速度を示す信号を発生する。 加速度計32によつて検知される加速度は、垂直加速度である。 従つて、例えば、車体の運動によつて生じた質量14の向きの変動が絶縁装置の働きを不正確にする可能性がある。 あとで明らかになるように、
制御装置12は許容限界内で絶対速度の出力信号推定値を作つて、そのような変動を合理的に相殺する。

質量14と支持体16の間の相対運動を示す信号を作るための相対速度センサ34もこゝに示されている。 この明細書に例として用いられた制御アルゴリズム20に関連して質量14と支持体16の間の相対速度に比例する連続的に発生される信号が可変能動ダンパ24の制御を果すのに必要である。 任意のさまざまな制御アルゴリズムを実行するのに必要な運動状態のパラメータは変動する可能性があり、前述のパラメータのほかに相対変位に関する入力情報を含むことがある。

本発明のハイブリツド・アナログ・デイジタル制御装置12は、アナログ積分器36、デイジタル安定器38およびデイジタルフイルタ40からなつている。 一つ以上の加速度計32からの入力信号が積分器36に入力するために加算接合点42によつて加算される。 アナログ積分回路の信号の低周波成分は、デイジタル安定器38からのデイジタル信号の帰還によつて減衰されて制御された電圧範囲内に保たれる。 質量の絶対速度に大きさと符号の両方で比例する有意の信号を発生するために、デイジタル・フイルタ40は、短期周波数平均を零または中点値電圧レベルの付近に調節する。

加速度計32の絶対加速度信号から質量14の垂直速度に比例する信号を連続的に発生するために、制御装置12が入力信号の数学的積分を行うことが必要である。 所定時間にわたりかつ絶縁装置10が遭遇する可能性のあるさまざまの条件の性能の下に有意の信号を発生する完全な積分器に関連する問題がある。 例えば、アナログ積分器への入力信号は、適当な積分が起るべき、物理的電子構成要素の動作帯域幅の範囲内になければならない。 装置の高さや向きを変えることによつて発生されるもののような極低周波数の入力信号は、積分されると、直流に近い周波数で大きな信号を作るので、構成要素を飽和させる傾向をもつている。 装置に動作範囲の外へドリフトさせる可能性のある低周波のずれは、センサの温度ドリフトまたは垂直の向きの変化などの条件によつて生ずる可能性がある。 完全な積分器の問題に対する解は、例えば、
あとで説明する伝達関数によつて表される高次近似を含んでいる。

本発明のハイブリツド・アナログ・デイジタル制御装置12を絶縁装置10のような装置へ適用するためのハードウエアの作成は、第４図にグラフで記載されたものと同様の信号除波を達成しようとつとめるのが好ましい。 電力半値または折点周波数は、約0.1ヘルツであるが、もちろんこの代表的パラメータは、異なる装置に適用する場合には変ることがある。 フイルタは、質量14の絶対速度の積分信号推定値を作るために折点周波数より上で積分器として働く。 折点周波数より下では、フイルタは、
装置にドリフトを生じさせる一定で低周波の成分を除くように微分器として働く。 特定の設計の選択によれば、
微分側において信号は、直流に対する一次および二次のロールオフによつて特徴づけることができる。 あとで示されるように、説明した絶対速度の推定値を発生する信号除波はアナログ構成要素とデイジタル構成要素の両方を用いて独特の方法で達成される。

ハイブリツド・アナログ・デイジタル制御装置12のアナログ構成要素は、加速度計32からの入力信号を積分するアナログ積分器36を備えている。 第３図に示されているように、アナログ積分器は、ほぼ50に等しい通過帯域利得をもつ一次低域フイルタである。 比較的高い周波数の場合、−20dB/デケードの傾斜と90゜の位相遅れが信号積分を行うために生ずることが明らかである。 アナログ積分器36を備えた簡単な低域フイルタは、演算増幅器、コンデンサおよび抵抗などのアナログ構成部品を用いて構成できる。 もちろん、比較的低い周波数は、アナログ積分器36によつて通過させられるので、加速度計の信号は、累積して低周波でドリフトし、構成要素を飽和させて性能を果せなくする。 0.1ヘルツより下の低周波数は、前述のように、いくつかの理由、で生ずる可能性があり、ドリフトは、装置の構成要素における温度変化加速度計の傾き、および車輛の高さの変化によつて生ずる。

アナログ積分器36の出力信号は、デイジタル安定器38
によつてデイジタル方式で制御される。 デイジタル安定器38は、低周波誤差を効果的に差引いて、アナログ構成部品のほぼ電圧動作範囲内でアナログ積分器の出力信号を集中させるために加算接合点42を介してアナログ積分器36への帰還またはオフセツト信号を発生する。 アナログ積分器36からの出力は、デイジタル域に入れるためにアナログ・デイジタル変換器44によつてデイジタル化されなければならない。 同様に、デイジタル安定器38によつて作られた信号は、もう一度アナログ積分器36によつて適応させるためにデイジタル・アナログ変換器46によつて直線形に変換させなければならない。 第１図における境界をつけた領域48によつて表されているように、デイジタル安定器38、デイジタルフイルタ40および制御アルゴリズム20の各機能を含むハイブリツド・アナログ・
デイジタル制御装置12のデイジタル機能は、単一のマイクロ制御装置によつて行われてもよい。 モトローラ製の
HCMOS MC68HC11マイクロコンピユータなどの非常に精密なオンチツプ周辺装置機能をもつシングルチツプマイクロコンピユータが列挙したデイジタル機能を遂行するのによく適した素子である。 この性質の素子が同様にして素子内でアナログ・デイジタル変換を行う能力をもつている。 代りにさまざまなデイジタル素子が所望の機能を取扱うように考えられてもよい。

アナログ積分器36の信号出力は、第５図に示されているようにデイジタル安定器38によつて効率よく制限される。 第５図に示された時間履歴プロツトは、Ｃによつて表されたアナログ積分器36からの出力が電圧動作範囲を超えてドリフトし、アナログ構成部品を飽和させる様子をグラフで例示している。 装置の中で累積し、有用な情報を与えることのできる範囲を超えて出力を押しやる低周波信号は、Ｄによつて示された所望の安定化積分応答信号を完成するためにデイジタル安定器38によつて与えられるオフセツト信号によつて除かれる。 デイジタル安定器38によつて発生された帰還信号は、その信号から一定の低周波成分を除く、すなわち差引くために加算接合点42で引算されるか、反転されて加算される。 デイジタル安定器38は、信号の低周波成分を完全に除くように働くのではなく、動作電圧レベル内で所定時間にわたつて変動する可能性のある信号を好ましくは大体零電圧点の回りに制限するように低周波信号を小さくする。 特定の制御アルゴリズムが質量の絶対速度に大きさと符号で比例する信号を与えるために絶対速度の零交さが生ずる時点を示す情報を必要とする場合、低周波利得が大きいために変動し、低周波成分に乗つているＤのような信号は、絶対速度の符号に関する必要な情報を与えない。 これは、第7A図に点P ₁および点P ₂によつて例示されている。 変動するかまたは低周波もしくは直流成分に乗つている信号は、関心のある周波数で零交さを示さないので、制御アルゴリズム20の正しい切替または実行が起らない。 従つて、アナログ積分器36およびデイジタル安定器38によつて作られ、第５図にＤによつて示された信号をさらに零または中点値電圧点の付近で安定化することが本発明のデイジタルフイルタ40の機能である。 すなわち、デイジタルフイルタ40は、第7C図に示されているように低周波成分を除くことによつて信号Ｄの短期周波数平均を零電圧値の付近に位置づけている。 装置に対して関心のある特定の周波数および特定の用途に対して選択または変更できる他の設計パラメータ次第では、デイジタルフイルタ40を省略した作業制御装置12を構成できることを述べておく必要がある。

アナログ積分器36、デイジタル安定器38およびデイジタルフイルタ40の伝達完成を解析的に述べることも質量
14の絶対速度を示す信号推定値がハイブリツド・アナログ・デイジタル制御回路12によつて発生される方法を理解するのに有用である。 明瞭にするために、数学的表記法の機能的配置が以下に説明する式に対して第１図および第３図に含まれている。 フオワードパスまたはアナログ積分器36は、伝達関数

K

₀は、利得値を表わし、T

₀は、時定数で、Ｓは、複合周波数変数である。 帰還は、デイジタル安定器38によつて行われ、伝達関数 によつて表わすことができる。 こゝで、K

₃およびK

₄は選択された定数値である。 デイジタル安定器38が純積分器として動作する場合、K

₄は０に等しい。 第１図および第３図の点Ｙ（ｓ）における伝達関数に対して負帰還ループの解を適用すると となる。

この式の結果は、高周波において装置が積分器として働いて、低周波数を除くことである。 K ₄が０であれば、
総合結果は直流の排除である。 K ₄が０でない場合、結果は、少なくとも装置の利得の減少である。 デイジタル安定器38によつて作られた帰還またはオフセツト信号は、
離散的で、デイジタル帰還を介する最細密増分は、「チヨツピング」効果またはリミツトサイクルをもたらすA/
D変換器によつて見られるアナログ積分器36を介する数カウントの変化を表わすことができる。 装置は、低周波偏移のすべてを完全には除かず、信号を特定の動作電圧の付近に単に集中させたにすぎない。

デイジタル・フイルタ40は、デイジタル安定器38から受けた信号を質量14の絶対速度に大きさと符号で比例する出力信号を作るようにして修正する。 デイジタル・フイルタ40は、数値加算接合点50においてデイジタル安定器38からの信号のフイードフオワードから差引かれる出力を有し、通過帯域利得が１のデイジタル低域フイルタである。 結果として生ずる除波および減算は、例えば伝達関数

₂は、時定数で、Ｓは複合周波数変数である。 デイジタル・フイルタ

40の総合結果は、実際上、デイジタル安定器38からの出力信号を零電圧点付近に集中する高域フイルタである。

デイジタル・フイルタ40の低域フイルタ信号は、半電力周波数以上で極微小出力を生じ、フイードフオワード信号と加算するために一定の比較的低い周波数で１の利得を生ずる。 伝達関数Ｙ（ｓ）/A（ｓ）を伝達関数（ｓ）/Y（ｓ）へ縦続接続すると、制御装置12に対する総合伝達関数 を得る。

結果は、K ₄ ＝０であるような純情分帰還が与えられる場合、動作帯域幅内の積分特性はひどく損うことなく低周波ないし直流において、二次ロールオフがより速くなる。

上述のことから、種々のシステム定数は、さまざまな特定システムパラメータのもとで作動する制御装置を作るように選択できることが明らかである。 上述の伝達関数は、制限的意味で解釈される必要がなく、ハイブリツド・アナログ・デイジタル制御装置12で行うことのできる代表的動作を当業者に例示するのに役立つ。

デイジタル安定器38とデイジタル・フイルタ40によつてデイジタル方式で行われる機能は、連続した信号標本化継続時間にわたつて計算された標本化信号入力値の連続的和に基づいたマイクロ制御装置による計算を含んでいる。 デイジタル安定器38においては、多重８ビツト語を用いる数値累算器がアナログ積分器36からの入力標本値の連続的和を記憶する。 ８ビツト語の大きさは、見本にすぎず、他の語の大きさを所望に応じて用いてもよいことが考えられる。 デイジタル累算器内に記憶された連続的和を任意の標本化値ｎに対して関数 ｆ（ｎ）＝ｆ（ｎ−１）＋ｒ（ｎ） （８） によつて記述できる。 こゝでｆ（ｎ−１）は、前の累算器の和で、ｒ（ｎ）は、次の標本信号値である。 従つて、和は、所定時間にわたつて累算器内で連続的に発生され、古い情報が決して吐き出されない。 帰還動作は、
和が際限なしに増えないようにする。 和が累算器の中で大きくなるにつれて、帰還オフセツトは、比例して大きくなり、次には計算機の標本化速度に従つてアナログ出力をついには反対方向に行かせる。 連続的和の所定時間にわたる累算器による計算は、比較的大きな標本化範囲にわたる信号出力を計算する移動平均計算のものよりすぐれている。 移動平均計算は、発生した数を記憶し数計算を行うための大量のCPUメモリを必要とする。 ハードウエア適用業務がCPUの大きさと利用できるメモリスペースの量によつて制約されるので、必要な計算を最も経済的なやり方で行うことが望ましい。 積分を行つてアナログ積分器36への帰還またはオフセツト信号を発生するのに必要な割算は、デイジタル計算機内の桁送り動作によつて行われる。 N ₁個の位置の桁送りをすると２の冪乗で割算をしたことになる。 従つて、割算は、入力が８ビツトの数のインクリメントになつている状態で置数するようにデイジタルレジスタで行われる。 従つて、積分器の割算のための出力は、2 ^N1による割算をもたらすN ₁ビツトの桁送りによつて行われる。 例えば、13ビツトの桁送りを用いて8192による割算をすることができる。 従つて、帰還信号は、積分器の出力の振幅を小さくするためにしばらくの間持続しなければならない。 時間遅れがあるために、出力信号は、振動してかなりゆつくり減衰する。 桁送りビツトの数N ₁は、所望のシステム要件に従つて変ることがある。 上述のパラメータのすべては、設計の選択に従つて変えてもよいが、なお好ましい動作電圧範囲内に信号の一定の低周波成分を制限するために適当なオフセツト値をアナログ積分器36に与えるようにして動作する。

以下に説明するように、デイジタルフイルタ40はさらに信号を正確なまたは中点値電圧値付近で安定化する。
デイジタルフイルタ40は、デイジタル・フイルタリング機能の実行に続いてアナログ積分器36から安定化信号を受ける。 デイジタルフイルタ40は、本質的には、高域フイルタとして動作して比較的高い周波数の成分の短期平均を選択された電圧値の付近に置くために安定化信号の過剰低周波成分を除く。 選択された電圧値が零であれば、結果は、質量14の絶対速度に大きさと符号で比例する出力信号である。 マイクロ制御装置のデイジタルフイルタ40に用いるデイジタル累算器は、桁送り動作が連続的に発生した標本信号の和について行われるので、上述のデイジタル安定器38のものと機能的に同様である。 すなわち、信号の和の割算は、フイルタ出力を発生するようにN ₂ビツトの桁送りによつて達成される。 デイジタルフイルタ40は、一般に安定器38より速く進むので、N
₂は、オフセツトを生ずるための前述の値N ₁より小さい。 また、連続的標本の和は、フイードフオワード信号から１の利得の引算を与えるために別に計算される。 デイジタルフイルタ40の累算器において連続的和のビツト桁送りによつて行われる割算は、短期のN ₂に等価である。 マイクロ制御装置の累算器によつて発生された連続的和は、特定の標本値ｎに対して式 Ｆ（ｎ）＝Ｆ（ｎ−１）−（1/N ₂ ）・ｆ（ｎ−１）＋ｒ（ｎ） （９） によつて記述できる。 ここでｆ（ｎ−１）は、前の連続的和の値で、ｒ（ｎ）は、次の標本化値で、（1/N ₂ ）・
ｆ（ｎ−１）は、前の平均値に等しい。 この前の平均値の引算は、標本和ｆ（ｎ）を所定時間にわたつて多数の原始標本値についてどのように減分されるかを利用し、
結果は、装置が零電圧点付近で動作できるようにする正確なオフセツト値である。 平均値は、N ₂ビツトの桁送りによつて計算される。 これは、安定化信号のフイードフオワードへ加算するためのフイルタ出力を作り、絶対速度の出力推定値を作るのに必要な割算と同様の方法で割算を遂行する。 結果は、比較的低速の応答と有限分解能によつて生じた信号のデイジタル安定器38による安定化についで、アナログ積分回路36によつて発生した限界サイクルの効果を除くことである。 デイジタル安定器38
は、低周波成分の直流のロールオフを除去して零電圧レベルの付近の信号の安定化を可能にする。

ハイブリツド・アナログ・デイジタル制御装置12、さらに詳しくいえば、上述のデイジタル安定器38およびデイジタルフイルタ40の機能的性能を第６図および第７図の時間履歴プロツトを参照して例示できる。 第6A図に見られるように、第５図に信号Ｃとして示された信号ｙ′
（ｔ）は、前述のように、低周波成分の追加によつて所定時間にわたつてドリフトする。 信号ｙ′（ｔ）は、あとの例示の目的のために、安定器の帰還路を開いた状態で、アナログ積分器36からの信号ｙ（ｔ）を表わす。 ｂ
（ｔ）は、デイジタル安定器38の積分によつて作られた信号であり、一般にｙ′（ｔ）に随伴する信号を表わす。 前述のようなデイジタル計算は、平滑なオフセツト信号を作るために短期信号変動をフイルタしてとつて終つている。 オフセツト信号ｂ（ｔ）は、第6B図において例示のため、表現−ｂ′（ｔ）によつて示されたように反転される、すなわち引算される。 信号−ｂ′（ｔ）
は、加算接合点42によつて帰還される。 第6C図に示された結果として生じた信号出力ｙ（ｔ）は、V _minとV _maxの間のアナログ構成要素の動作パラメータの範囲内にあるように制限される。 従つて、信号は、質量14の絶対速度に大きさで比例する所定時間にわたる信号をより正確に反映するよう調節される。

第6C図および第7A図にｙ（ｔ）で示されているように、装置はなお、いくつかの極低周波成分に乗つているので、デイジタルフイルタ40は、信号のフイードフオワード信号41（第１図）と共同して実質的に高域フイルタとして動作し、過剰低周波成分を除去して一定電圧値付近で高周波信号の平均を確立する。 デイジタルフイルタ
40は、比較的短い標本継続時間にわたつて式のデイジタルフイルタによる計算を行う。 質量14の絶対速度に大きさと符号で比例する出力信号を得ることが望ましいので、信号ｙ（ｔ）を調べれば低周波成分に乗つている信号がこの情報を与えることができないことが明らかである。 例えば、第7A図の点P ₁およびP ₂を調べると図示の点
P ₁およびP ₂の両方が正の値であると誤つて予測するであろう。 修正を行うために、デイジタルフイルタ40は、ｙ
（ｔ）の低周波履歴を示す低域除波された信号を表わす信号ｚ（ｔ）を作る。 信号ｚ（ｔ）は、第7B図に示されるように反転されて、例示のために−ｚ′（ｔ）として表わされる。 第7C図に示した信号−ｚ′（ｔ）は、高い方の周波数の信号の平均を中点値電圧レベルの付近に向けるために第１図のフイードフオワード信号41と加算される。 今度は、第7C図に示されたP ₁およびP ₂が質量14の絶対速度に大きさと符号で比例する出力を正確に反映することになろう。

制御装置12の総合構成はまた特定の設計によつてはさまざまな追加の電子構成要素を含んでいてもよい。 前述のように、アナログ域で加算接合点42によつて処理された信号には、加速度計32からの入力信号およびデイジタル安定器38からの帰還信号がある。 帰還信号は、前に指摘したように、デイジタル・アナログ変換器46によつて直線形に変換される。 帰還信号はまた、所望の寄与割合次第で、第３図において52で表わされた利得ブロツクkf
によつて基準化されてもよい。 加速度計32からの入力信号は、共通モード信号の排除、雑音の除去および利得の増加のために受信回路54によつて処理されてもよい。 第３図において56で表わされた利得ブロツクK _aと共同して入力信号は、加算回路42で基準化されて加算される。 分圧計58もまた装置によつて見られる信号のフルスケール範囲をオフセツトしてA/D変換器の分解能を最適化するために設けられる。 第３図に60で表された利得ブロツク
K _osと共同して、電圧範囲は、加算回路42への加算によつて調節される。 絶対速度の信号推定値がハイブリツド・アナログ・デイジタル制御装置12から一旦出ると、その信号に相対速度センサ34から誘導されたもののような他の運動状態の基準と共同して対応する制御アルゴリズムが、ダンパ18の減衰状態を調節する。 弁駆動器62が弁状態命令を実行するために制御アルゴリズム20から信号を受けるように設置される。

〔発明の効果〕

前述のことから、ハイブリツド・アナログ・デイジタル制御装置12は、絶縁されるべきマスの絶対速度の大きさと符号を示す信号を作る有効で効率よい方法を表わすことが明らかである。 アナログ信号のフイルタリングに関連した利点は、それらに通常関連する固有の欠点なしにフイルタリング処理の若干の面をデイジタル方式で行うことによつて実現される。

【図面の簡単な説明】

第１図は、本発明の特徴を組み込み、質量の絶対速度を示す信号が加速度計の入力信号から作られ、減衰力制御アルゴリズムを実行するために相対速度と共同して用いられる減衰力の制御された調整を示す、例示的運動減衰装置のブロツク図であり、 第２図は、第１図のものと同様であり、四つの独立の運動減衰ダンパと運動状態センサ手段が本発明の特徴を組み込んだ制御モジユールと共同して動作できる例示的運動減衰装置のブロツク図であり、 第３図は、加速度計入力から絶対速度の信号推定値を作る本発明のハイブリツド・アナログ・デイジタル制御装置の一部略図で一部ブロツク図の図、 第４図は、制御装置によつて作られた信号（ｓ）/A
（ｓ）の利得と周波数の間の関数のグラフ図で、約0.1
ヘルツの折点周波数より下の低周波信号成分の排除と折点周波数より上のシステム動作範囲において信号を積分することによつて作られた絶対値の信号推定値を示し、 第５図は、信号ドリフトを示すＣによつて表わされた安定化なしの低域フイルタによる積分と装置の動作電圧範囲V _maxないしV _minの中で動作する信号を示すＤによつて表わされた安定化積分応答に対する信号電圧と時間の関係のグラフ図であり、 第6A図は、信号ｙ′（ｔ）（第５図の信号Ｃ）および信号ｂ（ｔ）に対する信号電圧と時間の関係のグラフ図で、大体においてｙ（ｔ）を示すフイルタされた信号ｂ′（ｔ）を作るためのデイジタル安定器による高周波成分の減衰を示し、 第6B図は、第6A図の反転帰還値−ｂ（ｔ）に対する信号電圧と時間の関係のグラフ図、 第6C図は、デイジタル安定化信号のアナログ積分器への帰還によつて動作電圧範囲V _minないしV _maxの中で安定化された結果として生じた信号を示す閉ループ信号ｙ
（ｔ）に対する信号電圧と時間の関係のグラフ図であり、 第7A図は、信号ｙ（ｔ）と信号ｚ（ｔ）に対する信号電圧と時間の関係のグラフ図で、ｙ（ｔ）は第6C図に示されたデイジタル安定化回路とアナログ積分器からの閉ループ出力信号であり、ｚ（ｔ）は、ｙ（ｔ）の高周波成分の減衰を行うデイジタルフイルタの出力信号であり、
ｙ（ｔ）を大体において示すろ波された平滑な信号を表わし、 第7B図は、第7A図の反転信号−ｚ（ｔ）に対する信号電圧と時間の関係のグラフ図であり、 第7C図は、意味のある絶対速度情報が代表点P ₁およびP ₂
に対して存在する絶対速度を示す信号を作るために、デイジタルフイルタおよびフイードフオワード信号によつて零電圧点の付近で安定化された合成信号（ｔ）を示す信号ｙ（ｔ）−ｚ′（ｔ）に対する信号電圧と時間の関係のグラフ図である。 10……絶縁装置、12……ハイブリツド・アナログ・デイジタル制御装置、14……質量、16……支持体、18……能動ダンパ、20……制御アルゴリズム、32……加速度計、
36……アナログ積分器、38……デイジタル安定器、40…
…デイジタルフイルタ。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl. ⁶ ，ＤＢ名) G01H 17/00 B60G 17/00 - 17/08 F16F 15/02 G01P 7/00 G05D 19/00 - 19/02 G01M 7/00 - 7/08