1.一种铁道驼峰车辆减速器性能检测系统，其特征在于，其包括一个ARM处理器模块、一个FPGA处理器模块、一个以太网模块、一个第一电源模块、一个第二电源模块、一个光电编码计数模块、一个DO模块、一个DI模块、一个PWM差分输出模块、AD采集模块、一个串口模块，以太网模块、第一电源模块、串口模块都与ARM处理器模块连接；第二电源模块、光电编码计数模块、DO模块、DI模块、PWM差分输出模块、AD采集模块与FPGA处理器模块连接；ARM处理器模块和FPGA处理器模块之间通过FSMC总线连接。
2.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述AD数据采集模块对减速器的制动力进行数据采集；PWM差分输出模块控制驱动器驱动伺服电机；光电编码器计数模块测量伺服电机转速；以太网模块用于PC上位机和控制器系统进行数据交互；DI模块实现多个开关量的实时获取；DO模块实现对外部开关量控件的控制；RS232串口模块实现对ARM处理器的程序调试与下载；两个电源模块分别为两个处理器模块及其周围相连模块进行供电。
3.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述以太网模块包括第十二电容、第十三电容、第十四电阻、第十五电阻、第十六接口，第十二电容的一端接PHY_3V3电压，第十二电容的另一端接数字地；第十三电容与第十二电容并联连接；第十四电阻的一端接PHY_3V3电压，另一端接第十六接口的第九引脚；第十五电阻的一端接PHY_3V3电压，另一端接第十六接口的第十二引脚；第十六接口的第一、第二、第三、第六引脚分别于物理层接口芯片连接，第四、第五引脚均与PHY_3V3电压连接，第七引脚悬空，第八引脚接数字地，第十、第十二引脚均通过电阻接数字地，第十三、第十四引脚直接与数字地连接。
4.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述第一电源模块包括第十七电容、第十八电容、第十九电压转换芯片、第二十电容，第十七电容的一端接POWER_5V电压，第十七电容的另一端接模拟地；第十八电容与第十七电容并联连接；第二十电容的一端接第十九电压转换芯片的第二引脚，另一端接第十九电压转换芯片的第一引脚；第十九电压转换芯片的第三引脚接POWER_5V电压，第一引脚接模拟地。
5.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述第二电源模块包括第二十一电容、第二十二电容、第二十三电压转换芯片、第二十四电容、第二十五电容、第二十六电容、第二十七电容、第二十八电压转换芯片、第二十九电容、第三十电容、第三十一电容、第三十二电压转换芯片、第三十三电容，第二十一电容的一端接POWER_
5V电压，第二十一电容的另一端接模拟地；第二十二电容与第二十一电容并联连接；第二十四电容的一端接第二十三电压转换芯片的第二引脚，另一端接第二十三电压转换芯片的第一引脚；第二十三电压转换芯片的第三引脚接POWER_5V电压，第一引脚接模拟地；第二十五电容的一端接POWER_5V电压，第二十五电容的另一端接模拟地；第二十六电容、第二十七电容与第二十五电容并联连接；第二十九电容的一端接第二十八电压转换芯片的第二、第四引脚，另一端接第二十八电压转换芯片的第一引脚；第二十八电压转换芯片的第三引脚接第二十三电压转换芯片的第二引脚，第一引脚接模拟地；第三十电容的一端接POWER_5V电压，第三十电容的另一端接模拟地；第三十一电容与第三十电容并联连接；第三十三电容的一端接第三十二电压转换芯片的第二、第四引脚，另一端接第三十二电压转换芯片的第一引脚；第三十二电压转换芯片的第三引脚接POWER_5V电压，第一引脚接模拟地。
6.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述光电编码计数模块包括第三十四电阻、第三十五高速光耦、第三十六电容、第三十七电阻、第三十八电容、第三十九电阻、第四十驱动芯片、第四十一电阻、第四十二电容、第四十三电阻、第四十四电容、第四十五高速光耦、第四十六电阻，第三十五高速光耦的第一、第四、第七引脚悬空，外界光电脉冲PINA+通过第三十四电阻一端输入，另一端接到第三十五高速光耦的第二引脚，外界光电脉冲的PINA-直接与第三十五高速光耦的第三引脚相连，第三十五高速光耦的第五引脚与数字地连接，第八引脚与POWER_5V连接，第六引脚经第三十九电阻与第四十驱动芯片引脚的第一引脚连接；第三十六电容的一端接POWER_5V另一端接数字地；第三十七电阻一端接第三十五高速光耦的第八引脚，另一端接第六引脚；第三十八电容的一端接数字地，另一端接第三十五高速光耦的第六引脚；外界光电脉冲PINB+通过第四十六电阻一端输入，另一端输出接到四十五高速光耦的第二引脚，外界光电脉冲的PINB-直接与第四十五高速光耦的第四十一引脚相连，第四十五高速光耦的第五引脚与数字地连接，第八引脚与POWER_5V连接，第六引脚经第四十一电阻与第四十驱动芯片引脚的第一引脚连接；第四十四电容的一端接POWER_5V另一端接数字地；第四十三电阻一端接第三十五高速光耦的第八引脚，另一端接第六引脚；第四十二电容的一端接数字地，另一端接第三十五高速光耦的第六引脚；第四十驱动芯片的第二引脚接数字地，第五引脚接FPGA_3V3，第六引脚输出PINA，第四引脚输出PINB。
7.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述DO模块包括第四十七电阻、第四十八电阻、第四十九光耦、第五十电阻、第五十一电容、第五十二三极管、第五十三二极管、第五十四二极管、第五十五电阻、第五十六电阻，第四十九光耦第二引脚与开关量输入连接，第一引脚经第四十八电阻与FPGA_3V3连接，第三引脚与POWER_5V连接，第四引脚经第五十电阻接数字地；第四十七电阻一端接FPGA_3V3，另一端与第四十九光耦第二引脚连接；第五十六电阻一端接第四十九光耦第四引脚，另一端与第五十二三极管第一引脚；第五十一电容一端与第五十二三极管第一引脚连接，另一端直接接数字地；第五十五电阻一端接POWER_5V，另一端经第五十四二极管与第五十二三极管第三引脚连接；
第五十三二极管一端接POWER_5V，另一端接第五十二三极管第三引脚。
8.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述DI模块包括第五十七电阻、第五十八光耦、第五十九电阻，第五十七光耦的第一引脚经第五十七电阻与外界开关量输入连接，第二、三引脚直接接模拟地，第四引脚经第五十九电阻接FPGA_
3V3。
9.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述PWM差分输出模块包括第六十电阻、第七十一接入电阻、第六十一光隔、第七十光隔、第六十二电容、第六十三电容、第六十四电阻、第六十九电阻、第六十六电容、第六十八电容、第六十五差分驱动芯片、第六十七差分驱动芯片，PWM信号经第六十电阻接入第六十光隔第一引脚，第六十光隔的第六引脚与第六十二接地电容一端连接，另一端接POWER_5V，第五引脚经第六十四电阻接POWER_5V，第四引脚经第六十三电容接POWER_5V，第六十六电容并接至第六十一光隔芯片的第四、第五引脚之间，第六十五差分驱动芯片、第六十七差分驱动芯片的第一引脚均与POWER_5V相连，第六十五差分驱动芯片的第三引脚与第六十一光隔芯片的第五引脚相连，第四引脚接模拟地，第六十九电阻跨接在第七十光隔芯片的第五、第六引脚之间，第六十八电容跨接在第六十七差分驱动芯片的第三、第四引脚之间，Direction信号经第七十一电阻接至第七十芯片的第一引脚，第六十五差分驱动芯片的第五、第六引脚分别输出PULSE-、PULSE+信号，第六十七差分驱动芯片的第五、第六引脚分别输出SIGNAL-、SIGNAL+信号，其余引脚均悬空。
10.根据权利要求1所述的铁道驼峰车辆减速器性能检测系统，其特征在于，所述AD采集模块包括第七十二串口，第七十三电阻、第七十五电阻、第七十八电阻、第八十二电阻、第八十五电阻、第八十六电阻、第八十七电阻、第九十二电阻、第九十四电阻、第七十六电容、第七十七电容、第七十九电容、第八十三电容、第八十四电容、第八十电容、第九十六电容、第八十八电容、第八十九电容、第七十四共模滤波器、第八十一滤波放大器芯片、第九十二极管、第九十一二极管、第九十三电感、第九十五电感，第七十四共模滤波器的两个输出端分别经第七十五电阻和第七十八电阻连接第七十七电容的两端，第七十七电容的一端连接接地的第七十六电容，该第七十六电容的另一端连接一个接地的第七十九电容，第七十七电容的两端信号接入一个第八十一滤波放大器芯片的第九引脚、第十引脚；该滤波放大器芯片的第六引脚经过并联连接的第九十六、第八十电容接地，同时，该引脚经过第九十四电阻接到12V；该第八十一滤波放大器芯片的第十一引脚经并联连接的第八十八电容、第八十九电容、第九十二极管接地，同时该引脚经第九十二电阻与第九十三电感串联接到-12V；第九十一极管的两端分别与第八十一滤波放大器芯片的第十一引脚、第十二引脚连接；第八十一滤波放大器芯片的第四引脚经第八十二电阻接POWER_5V，第八十三电容一端接模拟地，另一端接滤波放大器芯片的第四引脚；第八十一滤波放大器芯片的第十三引脚经第八十五电阻与FPGA_3V3相连，同时经第八十四电容接数字地；第八十一滤波放大器芯片的第十五引脚、第十六、第十七引脚与FPGA处理器模块连接，第八十一滤波放大器芯片的第三引脚直接与AD转换芯片连接，第八十一滤波放大器芯片的第一、第二引脚通过第八十七电阻、第八十六电阻与AD转换芯片连接；第七十三电阻跨接到第七十四共模滤波器的两端；第八十一滤波放大器芯片的其它引脚悬空。