[0001] 本发明涉及一种磁致伸缩传感器，可以用于位移测量和液位测量，特别涉及一种仅使用单个计时模块或计时芯片，实现对大于等于5个游标位置进行跟踪测量的磁致伸缩传感器。

[0002]

[0003] 磁致伸缩传感器，英文名称Magnetostrictive Sensor。是一种基于磁致伸缩魏德曼效应Wiedemann effect制成的传感器。测量时，电子舱中的激励模块在敏感检测元件磁致伸缩波导丝两端施加一个查询脉冲，该脉冲以光速在波导丝周围形成周向安培环形磁场，该环形磁场与游标磁环的偏置永磁磁场发生耦合作用时，会在波导丝的表面形成魏德曼效应扭转应力波，扭转波以声速由产生点向波导丝的两端传播，传向末端的扭转波被阻尼器件吸收，传向激励端的信号则被检波装置接收，电子舱中的微处理器模块计算出查询脉冲与接收信号间的时间差，再乘以扭转应力波在波导材料中的传播速度约2830m/s，即可计算出扭转波发生位置与测量基准点间的距离，也即游标磁环在该瞬时相对于测量基准点间的绝对距离，从而实现对游标磁环位置的实时精确测量。

[0004] 查询脉冲是一种激励电信号，以光速运动，在现有磁致伸缩传感器量程不超过100米的情况下，信号传输时间都在us即微秒以下。而返回的扭力波是个超声波信号，传输速度远低于光速。

[0005] 目前多磁环游标型磁致伸缩传感器采用的技术方案，为了确保精度，对每个磁环游标配置了独立的计时模块或计时芯片，或者采用了多硬件通道的计时模块或计时芯片，每个硬件通道对应一个磁环游标。

[0006] 现有设计的问题在于不利于降低磁致伸缩传感器价格。磁致伸缩传感器本身作为一种高档传感器价格不菲，多磁环游标产品的价格就更贵。其增加的成本很大一部分就来自于专用计时模块或计时芯片。在处理光信号和超声信号的计时场合，因为时隙极短，高精度计时模块或计时芯片比较昂贵，多块计时模块或计时芯片并行使用，或者单块计时模块或计时芯片带有多个物理计时通道，价格就更高。

[0007] 这样因为成本价格因素，阻碍了多个磁环游标型磁致伸缩传感器应用于更多测量领域，对本类传感器的推广应用很不利。

[0008]

[0009] 针对以上技术问题，本发明提出了一种单计时芯片多游标型磁致伸缩传感器，所述传感器述传感器包括电子舱、测杆和磁环游标，测杆内有波导丝；电子舱包括微处理器模块、激励控制模块、驱动模块、检波模块、放大模块、整形模块、通道信号分离模块和输出接口模块；
微处理器模块分别与通道信号分离模块、激励控制模块、输出接口模块连接；
激励控制模块分别与微处理器模块、驱动模块连接；
驱动模块分别与激励控制模块、波导丝连接；
波导丝分别与驱动模块、检波模块连接；
检波模块分别与波导丝、放大模块连接；
放大模块分别与检波模块、整形模块连接；
整形模块分别与放大模块、通道信号分离模块连接；
通道信号分离模块分别与整形模块、微处理器模块连接；
输出接口模块与微处理器模块连接；
电子舱内还包括一个计时模块或计时芯片，计时模块或计时芯片与微处理器模块、通道信号分离模块连接，计时模块或计时芯片只有一个硬件计时通道；
磁环游标依距离电子舱距离次序为F1、F2、……Fn，n为大于等于5的自然数，磁环游标依次排列，相互之间先后位置不得交换逾越；
测量时，微处理器模块启动计时模块或计时芯片计时，微处理器模块同时操纵激励控制模块发出的激励脉冲信号被n个磁环游标感应 ，磁环游标按距电子舱的距离由近及远顺序感应，产生的n个回波信号依次被检波模块获取，通道信号分离模块实时通知计时模块或计时芯片弹出当前读数到寄存器，通道信号分离模块区分信号来自于F1、F2、……Fn中具体对应磁环游标后，并通知微处理器模块从计时模块或计时芯片读取当前读数，微处理器模块计算出对应磁环游标的位置。

[0010] 作为前述磁致伸缩传感器的衍生，计时模块或计时芯片集成在微处理器模块中。

[0011] 作为前述磁致伸缩传感器的衍生，通道信号分离模块集成在微处理器模块中。

[0012] 所述微处理器模块由不少于一个具备可编程能力的电子器件组成，所述电子器件具体形式包括单片机MCU、可编程逻辑控制器PLC、复杂可编程逻辑器件CPLD、现场可编程逻辑门阵列FPGA、基于X86或ARM或POWERPC或MIPS架构的通用CPU。

[0013] 所述数据处理单元是微处理器模块中的至少一块按预设程序运作的集成电路。所述数据合成单元是微处理器模块中的至少一个按预设程序运作的集成电路。所述测量控制单元是微处理器模块中的至少一个按预设程序运作的集成电路。

[0014] 微处理器模块负责总控传感器运作，是传感器的大脑和中枢。它操纵激励控制模块，操纵其发出激励信号参数。微处理器模块控制计时模块或计时芯片，控制其初始化、启动计时、读取数据、设定状态、重启等操作。微处理器模块还接收通道信号分离模块发来的指令和数据，由此跟踪、计算、记录指定磁环游标的位移信息。微处理器模块计算后输出游标位置信息到输出接口模块。

[0015] 激励控制模块是一组电路。负责与微处理器模块交互，并能按照微处理器模块要求，设定激励信号的波形、电压、电流、上升沿时间、高电平时间、低电平时间和下降沿时间等参数。

[0016] 驱动模块是一组模拟电路，负责按照激励控制模块给定的参数，输出相应的激励信号，并将激励信号传输到波导丝上。

[0017] 波导丝是用镍-铁或镍-镓稀土材料制成的金属丝，是磁致伸缩魏特曼效应的载体，是传感器的物理层。当激励脉冲形成的环形磁场与游标磁环的偏置永磁磁场发生耦合作用时，会在波导丝的表面形成魏德曼效应扭转应力波。该回波信号被检波模块接收。

[0018] 检波模块是一种“声-电”换能器件，负责将回波的超声信号转化为相应电压和电流的电信号，并将该电信号传递到放大模块。检波模块中包含一个感应线圈，该线圈的轴向具有通孔，波导丝被安装在该孔的中心位置。感应线圈工作时，波导丝充当了铁芯的功能。当波导丝中有机械波传播时，波导丝作为铁芯的磁导率发生改变，导致通过感应线圈的磁通量改变，感应线圈上产生感应电动势，从而机械波信号被转变成电信号。

[0019] 放大模块包括前置级的仪表放大器、带通滤波器和后置级低噪声运算放大器，负责将检波模块传来的微弱电信号进行放大处理后成为瞬变的小波状信号，该信号后续被传输到信号整形模块。放大模块中的前置级采用仪表放大器，可以去除微弱电信号中的共模干扰；带通滤波器可以去除有用信号频带外的噪声成分，提高信噪比；后置级采用低噪声的运算放大器可以减少放大过程中引入的电子白噪声。

[0020] 整形模块是一组模拟电路，负责将放大模块传来的电信号整形成方波信号，以供测量模块使用。信号整形模块由高速低功耗的比较器和单稳态组成。最终将信号传递给通道信号分离模块。

[0021] 通道信号分离模块是一种回波分析器，工作时通道信号分离模块负责将不同磁环游标产生的不同回波信号分辨出来，传输给微处理器模块。

[0022] 至此从发出激励信号到接收到所有磁环游标回波完成了一个完成的测量循环。计时模块或计时芯片就像运动秒表一样，自微处理器发出计时开始信号起，不停计时。当通道信号分离模块收到第一个回波后，直接通过硬件级中断或者类似的硬件手段，将计时模块或计时芯片的读数弹出到寄存器暂存，计时模块或计时芯片继续计时，并通知微处理器模块寄存器中数值这是磁环游标F1当前位置。由通道信号分离模块通知计时模块或计时芯片是因为计时模块或计时芯片中计数脉冲的频率太高，如果等CPU接收到通道信号分离模块的中断后，再向计时模块或计时芯片提取读数，浪费的CPU时钟周期会带来误差，对传感器的精度有负面影响。微处理器模块扣除掉电信号传输时间以及器件处理时间等延迟后，计算出脉冲回波延波导丝回传时间，再将该时间乘以超声波速，就可以得到游标磁环F1所在瞬时位置即绝对位置。随后到来的是F2 激发的回波，通道信号分离模块通知计时模块或计时芯片的读数弹出到寄存器暂存，计时模块或计时芯片继续计时，并通知微处理器模块读取寄存器中数值，计算磁环游标F2当前位置。一直到磁环游标Fi激发的回波，i为大于等于3的自然数，通道信号分离模块通知计时模块或计时芯片的读数弹出到寄存器暂存，计时模块或计时芯片继续计时，并通知微处理器模块读取寄存器中数值，计算磁环游标Fi当前位置。 最后是磁环游标Fn，激发的回波，n为大于等于5的自然数。通道信号分离模块通知计时模块或计时芯片的读数弹出到寄存器暂存，计时模块或计时芯片停止计时，并通知微处理器模块读取寄存器中数值，计算磁环游标Fn当前位置。至此完成一次完整的测量。

[0023] 计时模块或计时芯片是一种全数字式的测时装置。其有多种结构。

[0024] 一种结构为有一个精密稳定的周期性脉冲源作为参考时钟，测量时间间隔时读取此间总共有多少个时钟脉冲。比较依赖参考时钟的精度。在精度要求不高的场合，可以采用基于CMOS的晶振。进一步提高频率后，只能采用基于CML 或 LC的晶振。这种类型的计时模块或计时芯片精度、耗能都与半导体集成电路工艺密切相关，一般讲，更高精度工艺的性能更好，10nm工艺的性能比65纳米更好，耗能更低。基础频率可达5G~20Hz，延时在200ps。

[0025] 另一种结构是基于延迟线技术的计时模块或计时芯片。进一步的，还可以将一个时钟周期以线性插值量化为更小的时隙，提高测量精度。其基本设计为在延迟线中每两个基本的CMOS反向门组成一个延迟单元，每个门具有固定且相同的延时。起始脉冲信号沿延迟线传播，当终止脉冲到来时，再通过D触发器用低速的时钟FREF将起始脉冲信号数据采出，并记录进寄存器，计算经过了多少个延时单元即可测得时间。

[0026] 还有一种结构是在延迟线上继续改进，将延时单元/延时缓冲用CMOS反相器替换，通过计算在所测的时间间隔中通过了多少个反相器，可将测量精度提高到原来的2倍。

[0027] 测量时，从微处理器模块操纵激励控制模块，操纵其发出激励信号参数，引发驱动模块发射激励脉冲。同时微处理器模块控制计时模块或计时芯片启动计时。激励信号经驱动模块发出后，产生的回波信号经过检波、放大、整形后，传递到通道信号分离模块。

[0028] 通道信号分离模块通知计时模块或计时芯片弹出计数到寄存器，通知微处理器模块从寄存器中读取读数。此时得到的全程时间tw由数据合成单元负责处理。tw减去从微处理器模块发出信号到电信号传到游标磁环位置时间以及耗费在检波模块、放大模块、整形模块、通道信号分离模块上的时间，即电信号传输及处理的总时间te，就得到回波信号行走时间ts。将ts乘以超声波速度，就可以得到本次测量首个磁环游标的绝对位置或瞬时位移量。该绝对位置经过数据处理单元编码或D/A转换后，传递给输出接口模块。由于激励信号以光速运行，速度远高于回波的机械波速，而传感器不到百米的量程相对于光速只需微秒级传输时间，电信号处理时滞也极其有限，所以通常情况下te是个可忽略的微秒级时间，全程时间tw约等于回波信号行走时间ts。

[0029] 继续重复这一过程直到距离电子舱最远的磁环游标产生的回波信号被捕捉完成。即所有磁环游标产生的回波信号被捕捉完成。这时将计时模块或计时芯片重置为初始状态，准备下一次测量。

[0030] 输出接口模块是专用协议驱动芯片或者是一组D/A转换电路，将位置信息专为485、SSI、Profibus、CAN等数字输出，或转为二线制或三线制电流/电压模拟输出。

[0031] 测量过程中，信号的传递路径为微处理器模块→计时模块或计时芯片和激励控制模块→驱动模块→波导丝→检波模块→放大模块→整形模块→通道信号分离模块→计时模块或计时芯片→微处理器模块→输出接口模块。

[0032] 使用单个计时模块或计时芯片对应多个磁环游标的方法，包括如下步骤：步骤一：测量时，微处理器模块控制操纵激励控制模块发出的激励脉冲信号，同时启动计时模块或计时芯片计时；
步骤二：信号分离模块接收到的第一个回波信号为距离电子舱最近的磁环游标F1发出，信号分离模块通知微处理器模块后，微处理器模块读取当前计时模块或计时芯片读数，记录后计算出磁环游标F1当前位置；
步骤三：信号分离模块接收到的第二个回波信号为磁环游标F1后紧邻的磁环游标F2发出，信号分离模块通知微处理器模块后，微处理器模块读取当前计时模块或计时芯片读数，记录后计算出磁环游标F2当前位置；
步骤四：信号分离模块接收到的第i个回波信号为磁环游标Fi发出，信号分离模块通知微处理器模块后，微处理器模块读取当前计时模块或计时芯片读数，记录后计算出磁环游标Fi当前位置，i为大于等于3小于n的自然数；
步骤五：信号分离模块接收到的第n个回波信号为磁环游标Fn发出，信号分离模块通知微处理器模块后，微处理器模块读取当前计时模块或计时芯片读数，记录后计算出磁环游标Fn当前位置，n为大于等于5的自然数；
步骤六：微处理器模块操纵计时模块或计时芯片停止读数，计时模块或计时芯片回归初始读数归零状态，结束本次测量。

[0033] 使用所述结构的磁致伸缩传感器和测量方法，特别是使用了单通道计时模块或计时芯片，通过构建虚拟通道，用单个单通道计时模块或计时芯片模拟出了多个计时模块或计时芯片和单个多通道计时模块或计时芯片的效果，在保证精度的前提下将该部件的成本降至最低。克服了原本因磁致伸缩传感器价格过于昂贵造成无法应用的场景。附图说明

[0034] 图1为本发明模块图；

[0035] 为详细说明本发明的技术内容、结构特征、实现的技术目的和技术效果，以下结合附图和实施方式进行详细说明。

[0036] 实施例1：一种单计时芯片多游标型磁致伸缩传感器，包括电子舱、测杆和磁环游标，测杆内有波导丝；电子舱包括微处理器模块、激励控制模块、驱动模块、检波模块、放大模块、整形模块、通道信号分离模块和输出接口模块；电子舱内还包括一个计时模块或计时芯片，计时模块或计时芯片只有一个硬件计时通道；微处理器模块分别与通道信号分离模块、激励控制模块、输出接口模块连接；
激励控制模块分别与微处理器模块、驱动模块连接；
驱动模块分别与激励控制模块、波导丝连接；
波导丝分别与驱动模块、检波模块连接；
检波模块分别与波导丝、放大模块连接；
放大模块分别与检波模块、整形模块连接；
整形模块分别与放大模块、通道信号分离模块连接；
通道信号分离模块分别与整形模块、微处理器模块连接；
输出接口模块与微处理器模块连接；
计时模块或计时芯片与微处理器模块、通道信号分离模块连接；
磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5，共5个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、F6，共6个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、F6、F7，共7个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、F6、F7、F8，共8个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、……、F8、F9，共9个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、……、F9、F10，共10个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、……、F10、F11，共11个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、……、F11、F12，共12个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、……、F12、F13，共13个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、……、F13、F14，共14个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
可以进一步增加磁环游标数量，磁环游标依距离电子舱距离次序为F1、F2、、F3、F4、F5、……、F14、F15，共15个磁环游标。磁环游标依次排列，相互之间先后位置不得交换逾越；
本实施例中的微处理器模块采用16位PIC24 MCU，该单片机是Microchip公司生产的性能强劲的16位单片机。拥有16位数据位宽和24位指令位宽。单片机拥有16-bit DAC支持高达100 Ksps的采样率，可以将游标磁环绝对位置数字信号精确转为电压信号或电流信号。
单片机与变换电路配合即可实现0-5V, 0-10V, ±5V, ±10V电压输出和0-20mA, 4-20mA, 
0-24mA电流输出。

[0037] 本实施例中用Maxim MAX487芯片为RS-485通信芯片。PIC单片机中的串行通信口USART与MAX487连接，可以工作于全双工工作模式或半双工异步工作模式，在通信上可根据需要进行选择。多组IO口都可以作为一般的数据输入与数据输出使用，并且都具有特殊功能寄存器，可供用户在编程上使用，也很好的方便了以后的扩展系统功能，这样就实现了RS-485信号输出。本单片机还有一个CAN总线接口，配合Microchip MCP2551收发器，支持高达1M波特率的CAN总线。

[0038] 计时模块或计时芯片符合高精度(<50ps)、低成本要求，使用Wave Union A方法在CycloneII系列FPGA器件EP2C35F484C6上实现了单通道、25ps时间精度的计时模块。基于时间内插的时间数字转换器由粗时间和细时间测量组成。粗时间测量一般由系统时钟驱动的累加器完成，细时间测量的方法有很多种，基于延迟链的细时间测量方法是将被测信号通过一条由多个延迟单元(bin)构成的延迟链，当系统时钟上升沿锁存延迟链时，信号在延迟链的传播时间就是该信号前沿和系统时钟上升沿的时间差，即细时间测量结果。

[0039] 计时模块或计时芯片基于FPGA进位链，其结构由N位加法器组成的进位链可以被看作一条由N个延迟单元组成的延迟链，每个延迟单元的延迟时间(bin宽)取决于每一位加法器的进位时间。由于实际得到的延迟链抽头(tap)是D触发器锁存的结果，因此延迟时间还受到时钟偏斜和加法器输出端到寄存器输入端走线延时的影响。令N位加法器的其中一个加数全为逻辑1，另一个加数的高N-1位为逻辑0，最低位连接被测信号。空闲状态下加法器的结果为N位逻辑1，当信号上升沿到达后，加法器开始由低位向高位依次进位，已进位的加法器输出结果为逻辑0，其余加法器输出结果仍为逻辑1，因此得到的延迟链抽头是一个由逻辑O到逻辑1 跳变的N位序列。译码器将该N位序列(温度计码)转换为01 跳变位置信息(二进制码), 然后在查找表中获取跳变位置对应的延迟时间。由于延迟单元的非一致性，每个延迟单元对应的延迟时间需要提前标定并保存在查找表中。粗时间与细时间测量结果经过时间单位换算后即为单通道的时间测量结果。

[0040] Wave Union A方法的基本思想是使输入信号的跳变沿可以激发出若干个01 或者10跳变沿(Wave Union).并将其注入延迟链，达到对输入信号多次测量的效果。采用了双沿WaveUnion A方法，该方法结构更简单，且死时间小。首先对使用Wave Union A的延迟链进行标定，将两个跳变沿所在bin的和看作一个虚拟的延迟单元。对比两个标定结果可以发现.Wave Union方法不仅显著减弱了特大bin的影响，并且降低了平均bin宽，这两点都将显著提高了计时模块或计时芯片精度。

[0041] 计时模块使用开关电源产生1.4V的电源，再将该电源通过一个低噪声低压差线性稳压器(low dropout regulator, LDO)为FPGA内核提供1. 2V的稳定电压。该芯片标称输出电压噪声低于25μV(均方根)，进位链由此受到的影响基本可以忽略。

[0042] 进位链的延迟时间还受到FPGA温度变化的影响。平均bin宽随温度的变化率为0.047 ps/CC)，在未作温度补偿的情况下，测量精度会发生很大程度的恶化，FPGA温度从30℃升高到80℃，测量精度从10 ps 降低到70ps。在磁致伸缩传感器应用场合下，周围环境温度无法控制，因此需要采取一些措施补偿温度对延迟链的影响。本实施例采用更新查找表法。磁环游标位置转换而来的测量信号本身是随机的，且事例率足够高，那么可以用测量信号不断地标定延迟链，利用乒乓切换更新查找表。

[0043] 以上所述，仅是本发明的较佳实施例而已，并非是对本发明保护范围的限定，只要是采用本发明的技术方案，或者仅仅是通过本领域的普通技术人员都能作出的任何常规修改或等同变化，都落入本发明所要求保护的范围之中。