布线基板的制造方法 |
|||||||
| 申请号 | CN202311353771.4 | 申请日 | 2023-10-18 | 公开(公告)号 | CN117917920A | 公开(公告)日 | 2024-04-23 |
| 申请人 | 揖斐电株式会社; | 发明人 | 寺内伊久哉; | ||||
| 摘要 | 布线 基板 的制造方法，抑制在制造形成于绝缘层上的多个导体 衬垫 被上部绝缘层 覆盖 的构造的布线基板的情况下的在衬垫间距离短的部分的上部绝缘层的剥离。布线基板的制造方法包含如下步骤：在绝缘层的上表面形成多个第1导体衬垫和衬垫间距离比第1导体衬垫的衬垫间距离短的多个第2导体衬垫；形成覆盖绝缘层的上表面、第1导体衬垫及第2导体衬垫的上部绝缘层；在上部绝缘层形成使第1导体衬垫露出的第1过孔；进行从第1过孔去除残渣的第1除胶渣处理；在上部绝缘层形成使第2导体衬垫露出的第2过孔；进行从第2过孔去除残渣的第2除胶渣处理；在第1过孔内形成第1过孔导体；及在第2过孔内形成第2过孔导体，在第1除胶渣处理之后形成第2过孔。 | ||||||
| 权利要求 | 1.一种布线基板的制造方法，该布线基板的制造方法包含如下步骤： |
||||||
| 说明书全文 | 布线基板的制造方法技术领域[0001] 本发明的技术涉及布线基板的制造方法。 背景技术[0002] 在专利文献1中记载了一种布线基板的制造方法，该布线基板具有：主体基板，其在空腔中收纳中介层；外侧积层绝缘层，其形成在主体基板和中介层上；以及过孔导体，其形成在贯通外侧积层绝缘层的过孔形成孔内。在该布线基板的制造方法中，过孔形成孔包含：第1过孔形成孔，其在从厚度方向观察时配置于空腔的外侧；以及第2过孔形成孔，其使中介层的电极端子暴露并且直径小于第1过孔形成孔的直径。第1过孔形成孔通过激光加工形成，并且第2过孔形成孔通过波长比用于形成第1过孔形成孔的激光的波长短的激光形成。 [0003] 专利文献1：日本特开2016‑58472号公报 [0004] 在制造利用上部绝缘层进一步覆盖形成于绝缘层之上的多个导体衬垫的构造的布线基板的情况下，在上部绝缘层形成用于设置与导体层接触的导体过孔的过孔。然后，在形成过孔后，进行除胶渣处理，去除过孔内的树脂残渣。在除胶渣处理中，有时在导体层与上部绝缘层之间产生的间隙扩展至绝缘层与上部绝缘层之间，上部绝缘层从绝缘层剥离。特别是在多个导体衬垫的衬垫间距离存在差异的布线基板中，在导体层间的距离相对短的部分容易产生剥离。 发明内容[0005] 本发明的布线基板的制造方法包含如下步骤：在绝缘层的上表面形成多个第1导体衬垫并且在所述绝缘层的上表面形成衬垫间距离比所述第1导体衬垫的衬垫间距离短的多个第2导体衬垫；形成覆盖所述绝缘层的上表面、所述第1导体衬垫以及所述第2导体衬垫的上部绝缘层；在所述上部绝缘层形成使所述第1导体衬垫露出的第1过孔；进行从所述第1过孔去除残渣的第1除胶渣处理；在所述上部绝缘层形成使所述第2导体衬垫露出的第2过孔；进行从所述第2过孔去除残渣的第2除胶渣处理；在所述第1过孔内形成第1过孔导体；以及在所述第2过孔内形成第2过孔导体，其中，在进行所述第1除胶渣处理之后形成所述第2过孔。 [0006] 根据本发明的实施方式，在制造在绝缘层之上形成有多个导体衬垫、多个导体衬垫被上部绝缘层覆盖的构造的布线基板的情况下，即使在导体衬垫的衬垫间距离短的部分也能够将绝缘层从上部绝缘层的剥离抑制得小。附图说明 [0007] 图1是示出本发明的第1实施方式的布线基板的剖视图。 [0008] 图2是局部放大示出本发明的第1实施方式的布线基板的剖视图。 [0009] 图3是将本发明的第1实施方式的布线基板局部地进一步放大示出的剖视图。 [0010] 图4A是示出本发明的第1实施方式的布线基板的制造工序的一例的剖视图。 [0011] 图4B是局部放大示出本发明的第1实施方式的布线基板的制造工序的一例的剖视图。 [0012] 图5A是局部放大示出本发明的第1实施方式的布线基板的制造工序的一例的剖视图。 [0013] 图5B是局部放大示出本发明的第1实施方式的布线基板的制造工序的一例的剖视图。 [0014] 图5C是局部放大示出本发明的第1实施方式的布线基板的制造工序的一例的剖视图。 [0015] 图5D是局部放大示出本发明的第1实施方式的布线基板的制造工序的一例的剖视图。 [0016] 图5E是局部放大示出本发明的第1实施方式的布线基板的制造工序的一例的剖视图。 [0017] 图5F是局部放大示出本发明的第1实施方式的布线基板的制造工序的一例的剖视图。 [0018] 图6是示出本发明的第1实施方式的布线基板的第1导体衬垫和第2导体衬垫的说明图。 [0019] 图7是局部放大示出本发明的第1实施方式的变形例的布线基板的剖视图。 [0020] 图8是局部放大示出本发明的第2实施方式的布线基板的剖视图。 [0021] 图9A是局部放大示出本发明的第2实施方式的布线基板的制造工序的一例的剖视图。 [0022] 图9B是局部放大示出本发明的第2实施方式的布线基板的制造工序的一例的剖视图。 [0023] 图9C是局部放大示出本发明的第2实施方式的布线基板的制造工序的一例的剖视图。 [0024] 图9D是局部放大示出本发明的第2实施方式的布线基板的制造工序的一例的剖视图。 [0025] 图9E是局部放大示出本发明的第2实施方式的布线基板的制造工序的一例的剖视图。 [0026] 图9F是局部放大示出本发明的第2实施方式的布线基板的制造工序的一例的剖视图。 [0027] 图10是局部放大示出本发明的第2实施方式的变形例的布线基板的剖视图。 [0028] 图11A是局部放大示出本发明的第2实施方式的变形例的布线基板的制造工序的一例的剖视图。 [0029] 图11B是局部放大示出本发明的第2实施方式的变形例的布线基板的制造工序的一例的剖视图。 [0030] 标号说明 [0031] 10：主体基板；10F：第1面(主体基板的第1面)；10B：第2面(主体基板的第2面)；11：芯基板；11F：第1面(芯基板的第1面)；11B：第2面(芯基板的第2面)；11K：绝缘性基材；12：芯导体；13：通孔导体；13A：通孔；15：积层绝缘层；15A：第1积层绝缘层(“绝缘层”的一例)；16： 积层导体层；16A：第1积层导体层；16B：第2积层导体层；17：过孔导体；21：外侧积层绝缘层(“上部绝缘层”的一例)；22：外侧积层导体层；23：外侧衬垫；24：第3外侧衬垫；25A：第1过孔导体；25B：第2过孔导体；25C：第3过孔导体；26：第4过孔导体；27：开口；27A：第1开口；27B： 第2开口；28：第3开口；29：阻焊层；31B：导体电路层；35：外侧导体电路层；36：第1导体衬垫； 37：第2导体衬垫；39：第2上部绝缘层；41：第1面镀层；42：第2面镀层；45A：第1过孔；45B：第2过孔；45C：第3过孔；46：第4过孔；90、91：半导体元件；100：布线基板；100F：第1面(布线基板的第1面)；100B：第2面(布线基板的第2面)；110：布线基板；112、113：覆盖膜；200：布线基板；L1：第1导体衬垫的衬垫间距离；L2：第2导体衬垫的衬垫间距离。 具体实施方式[0032] 以下，参照附图详细说明本发明的实施方式的一例。 [0033] 此外，通过本发明的第1实施方式的布线基板的制造方法制造的布线基板是具有多个第1导体衬垫和多个第2导体衬垫作为设置于内部的导体衬垫的布线基板。在多个第1导体衬垫中，第1导体衬垫之间的衬垫间距离相对较长，与此相对，在多个第2导体衬垫中，第2导体衬垫的衬垫间距离相对较短。以下，将第1实施方式的布线基板简称为布线基板100。 [0034] 图1是示出通过本发明的第1实施方式的布线基板的制造方法制造的布线基板100的剖视图。图2为将图1所示的布线基板100的一部分放大示出的剖视图。图3为进一步放大示出图2所示的布线基板100的一部分的剖视图。布线基板100是本发明的技术的布线基板的一例。 [0035] 将布线基板100的厚度方向的两面中的图1中的上侧的面设为第1面100F，将下侧的面设为第2面100B。另外，以下为了方便，有时将第1面100F侧作为上侧、将第2面100B侧作为下侧来进行说明。但是，各附图中的布线基板100的朝向并不限制实际的布线基板100的使用状态。 [0036] 如图1所示，布线基板100具有主体基板10。而且，主体基板10具有芯基板11、多个积层绝缘层15以及多个积层导体层16。 [0037] 芯基板11位于布线基板100的厚度方向的中央部分。多个积层绝缘层15和多个积层导体层16层叠于芯基板11的上侧和下侧。 [0038] 芯基板11具有绝缘性基材11K。在本实施方式中，绝缘性基材11K构成为包含环氧树脂或BT(双马来酰亚胺三嗪)树脂和玻璃布等加强材料。绝缘性基材11K的上表面是芯基板11的第1面11F，绝缘性基材11K的下表面是芯基板11的第2面11B。作为一例，芯基板11的厚度为500μm以上且1200μm以下。 [0040] 在芯基板11的第1面11F和第2面11B形成有芯导体12。作为一例，芯导体12的厚度为20μm以上且50μm以下。 [0041] 在绝缘性基材11K形成有多个通孔13A。多个通孔13A分别在厚度方向上贯通绝缘性基材11K。在通孔13A的壁面例如通过镀铜而形成有通孔导体13。第1面11F的芯导体12和第2面11B的芯导体12通过通孔导体13连接。 [0042] 在芯基板11的第1面11F和第2面11B上交替地层叠有多个积层绝缘层15和积层导体层16。即，主体基板10是在芯基板11的第1面11F和第2面11B交替地层叠有多个积层绝缘层15和积层导体层16的多层构造。 [0043] 积层绝缘层15由绝缘性材料构成。积层绝缘层15的厚度例如为15μm以上且35μm以下。 [0044] 积层导体层16由金属(例如铜)构成。积层导体层16的厚度例如为10μm以上且20μm以下。 [0045] 在多个积层绝缘层15中的最靠近芯基板11的积层绝缘层15形成有过孔导体17。过孔导体17在厚度方向上贯通该积层绝缘层15。多个积层导体层16中的最靠近芯基板11的积层导体层16与芯导体12通过过孔导体17连接。 [0046] 层叠于芯基板11的第1面11F的积层绝缘层15中的位于最上侧的积层绝缘层15是第1积层绝缘层15A。 [0047] 层叠于芯基板11的第1面11F侧的积层导体层16中的位于最上侧的积层导体层16是第1积层导体层16A。第1积层导体层16A形成在第1积层绝缘层15A上。另外，第1积层导体层16A包含外侧导体电路层35。 [0048] 层叠于芯基板11的第1面11F侧的积层导体层16中的从上侧起位于第2个的第2积层导体层16B包含导体电路层31B。外侧导体电路层35经由过孔导体17与导体电路层31B相连接。 [0049] 在第1积层导体层16A设置有多个第1导体衬垫36和多个第2导体衬垫37。并且，例如，多个第1导体衬垫36以及多个第2导体衬垫37通过未图示的电路层电连接。并且，多个第1导体衬垫36和多个第2导体衬垫37中的任意一个或多个与其他导体层、例如外侧导体电路层35等电连接。多个第1导体衬垫36和多个第2导体衬垫37包含于第1积层导体层16A。 [0050] 在本发明的技术中，如图6所示，第1导体衬垫36在俯视时为圆形。第2导体衬垫37在俯视时为圆形，直径比第1导体衬垫36小。 [0051] 在层叠于芯基板11的第1面11F和第2面11B的积层绝缘层15中的位于最上侧的积层绝缘层15之上层叠有外侧积层绝缘层21和外侧积层导体层22(参照图1)。外侧积层绝缘层21是本发明的技术的“上部绝缘层”的一例。外侧积层绝缘层21覆盖第1积层绝缘层15A的上表面、第1导体衬垫36以及第2导体衬垫37。 [0052] 第2导体衬垫37在图1所示的截面的范围内配置于布线基板100的宽度方向(箭头W方向)的中央。第1导体衬垫36配置于比第2导体衬垫37靠宽度方向的两侧的位置。 [0053] 在外侧积层绝缘层21形成有第1过孔45A和第2过孔45B。第1过孔45A与第1导体衬垫36对应地形成。第2过孔45B与第2导体衬垫37对应地形成。 [0054] 如图3所示，第1过孔45A形成为随着接近底部而缩径的锥状。另外，第2过孔45B也形成为随着接近底部而缩径的锥状。此外，在第2过孔45B的底部的内周面形成有以随着接近底侧的端部而缩径的方式弯曲的弯曲缩径部48。但是，也可以是没有弯曲缩径部48的构造。 [0055] 第1过孔导体25A是向第1过孔45A填充镀层而形成的。第1过孔导体25A的底部与第1导体衬垫36接触。第2过孔导体25B通过向第2过孔45B填充镀层而形成。第2过孔导体25B的底部与第2导体衬垫37接触。 [0056] 以下，关于第1过孔45A以及第2过孔45B，将底部的内径简称为“孔径”。如图6所示，第2过孔45B的孔径N2小于第1过孔45A的孔径N1。具体而言，第1过孔45A的孔径N1作为一例为20μm以上且40μm以下，第2过孔45B的孔径N2作为一例为10μm以上且20μm以下。另外，作为一例，第1过孔45A彼此的中心的间隔(间距P1)为80μm以上且100μm以下，作为一例，第2过孔45B彼此的中心的间隔(间距P2)为30μm以上且60μm以下。 [0057] 这里，定义与第1导体衬垫36以及第2导体衬垫37相关的“座残留量”。具体而言，座残留量是作为对象的衬垫的半径和与该衬垫接触的过孔导体的底部的半径之差。例如，若将第1导体衬垫36的直径设为D1，将第1过孔导体25A的孔径设为N1，则第1导体衬垫36的座残留量Z1为Z1＝(D1‑N1)/2。若将第2导体衬垫37的直径设为D2，将第2过孔导体25B的孔径设为N2，则第2导体衬垫37的座残留量Z2为Z2＝(D2‑N2)/2。 [0058] 在本发明的技术的布线基板100中，关于第1导体衬垫36的座残留量Z1和第2导体衬垫37的座残留量Z2，存在Z1＞Z2的关系。 [0059] 在本发明的技术的布线基板100中，具有多个第1导体衬垫36，另外，具有多个第2导体衬垫37。 [0060] 这里，在多个第1导体衬垫36和多个第2导体衬垫37中分别定义衬垫的衬垫间距离。该衬垫间距离是作为对象的同种衬垫中的两个衬垫的间隔的长度。如图6所示，在本实施方式中，第1导体衬垫36和第2导体衬垫37在俯视时均为圆形。因此，例如第1导体衬垫36的衬垫间距离L1是在彼此相邻的第1导体衬垫36中间隔最短的部分的间隔的长度。第2导体衬垫37的衬垫间距离L2也是在彼此相邻的第2导体衬垫37中间隔最短的部分的间隔的长度。 [0061] 在本发明的技术的布线基板100中，第1导体衬垫36的衬垫间距离L1与第2导体衬垫37的衬垫间距离L2具有L1＞L2的关系。 [0062] 如图2详细所示，在第1外侧衬垫23A和第2外侧衬垫23B之上形成有第1面镀层41。第1外侧衬垫23A上的第1面镀层41填充于第1开口27A内，并且向第1面阻焊层29F的上侧突出。 [0063] 第2外侧衬垫23B上的第1面镀层41也与第1外侧衬垫23A上的第1面镀层41同样地填充于第2开口27B内，向第1面阻焊层29F的上侧突出。在这些第1面镀层41中，从第1面阻焊层29F突出的高度大致相同。 [0064] 如图3所示，第1面镀层41由电解Cu/Ni/Sn金属层构成。Cu层41L从第1面阻焊层29F的突出高度为3μm以上且20μm以下。Ni层41M的厚度为2μm以上且7μm以下，Sn层41N的厚度为5μm以上且45μm以下。在图3所示的例子中，Sn层41N是以上表面向上凸出的方式弯曲的形状。 [0065] 在主体基板10的第1面10F和第2面10B中，外侧积层绝缘层21被阻焊层29覆盖。实质上，阻焊层29构成布线基板100的第1面100F和第2面100B。 [0066] 作为一例，阻焊层29的厚度为7μm以上且25μm以下，外侧积层绝缘层21的厚度为10μm以上且20μm以下，外侧积层导体层22的厚度为10μm以上且20μm以下。此外，阻焊层29的厚度由从外侧积层绝缘层21的上表面到阻焊层29的上表面的距离定义。外侧积层绝缘层21的厚度被定义为从外侧积层绝缘层21的上表面到形成于其正下方的积层绝缘层15的上表面的距离。积层绝缘层15的厚度被定义为从积层绝缘层15的上表面到形成在其正下方的积层绝缘层15的上表面的距离。 [0067] 如图2所示，在主体基板10的第1面10F形成有外侧衬垫23。布线基板100的第1面100F包含第1面阻焊层29F。在第1面阻焊层29F形成有多个开口27。开口27使外侧积层导体层22中的位于第1面100F侧的第1面外侧积层导体层22F的一部分作为外侧衬垫23露出。 [0068] 多个开口27包含第1开口27A和第2开口27B。第1开口27A使第1面外侧积层导体层22F的一部分作为第1外侧衬垫23A露出，第2开口27B作为第2外侧衬垫23B露出。 [0069] 具体而言，外侧衬垫23包含第1外侧衬垫23A和第2外侧衬垫23B。第1外侧衬垫23A经由第1过孔导体25A与第1导体衬垫36连接。第2外侧衬垫23B经由第2过孔导体25B与第2导体衬垫37连接。 [0070] 如图1所示，在布线基板100的第1面100F形成有元件搭载区域R1、R2。在元件搭载区域R1、R2搭载有半导体元件90、91。多个第2导体衬垫37配置于元件搭载区域R1、R2的边界部分且布线基板100的内侧的位置。 [0071] 半导体元件90、91经由第2导体衬垫37、第2过孔导体25B、第2外侧衬垫23B以及第1面镀层41电连接。 [0072] 如图1所示，在布线基板100的第2面100B侧的第2面阻焊层29B形成有多个第3开口28。第3开口28使第2面100B侧的第2面外侧积层导体层22B的一部分作为第3外侧衬垫24露出。 [0073] 第3外侧衬垫24经由第4过孔导体26与主体基板10的第2面10B侧的第1积层导体层16A(配置于最下侧的积层导体层16)相连接。 [0074] 在外侧积层绝缘层21形成有多个第4过孔46。第4过孔导体26通过在第4过孔46填充镀层而形成。第4过孔46的孔径为20μm以上且40μm以下。第4过孔46彼此的间隔(间距)为80μm以上且100μm以下。此外，第4过孔46形成为朝向上侧变细的锥状。 [0075] 在第3外侧衬垫24之上形成有第2面镀层42。第2面镀层42配置于第3开口28的底部。而且，相对于第2面阻焊层29B的外表面凹陷。第2表面镀层42由无电解Ni/Pd/Au金属层构成。此外，关于第2面100B的表面处理，没有特别限定，例如也可以是形成无电解Ni/Au层、OSP膜等的表面处理。 [0076] 接下来，对布线基板100的制造方法进行说明。 [0077] 如图4A以及图4B所示，在本发明的技术所涉及的布线基板100的制造方法中，准备主体基板10。 [0078] 如图4A所示，在主体基板10中，在芯基板11的第1面11F和第2面11B形成有芯导体12。并且，在芯基板11的第1面11F和第2面11B上交替地层叠有多个积层绝缘层15和积层导体层16。 [0079] 对于该主体基板10，如图4B所示，在第1积层绝缘层15A上的规定位置形成有第1导体衬垫36和第2导体衬垫37。第1导体衬垫36和第2导体衬垫37通过化学镀覆处理、抗镀剂处理、电镀处理、溅射等，例如通过半加成法等形成。 [0080] 接着，如图5A所示，以覆盖第1积层绝缘层15A的上表面、第1导体衬垫36的上表面以及第2导体衬垫37的上表面的方式形成外侧积层绝缘层21。即，外侧积层绝缘层21层叠于第1积层绝缘层15A的上表面、第1导体衬垫36的上表面以及第2导体衬垫37的上表面。外侧积层绝缘层21例如通过利用层压加工将膜状的环氧树脂层叠在第1积层绝缘层15A上并进行加热和加压而形成。 [0081] 接着，如图5B所示，在外侧积层绝缘层21形成第1过孔45A。在本发明的技术中，第1过孔45A是通过从上侧对外侧积层绝缘层21照射激光而形成的。 [0082] 形成第1过孔45A时使用的激光的波长例如为1μm以上且15μm以下。在本发明的技术中，在第1过孔45A的形成中使用二氧化碳激光。通过在外侧积层绝缘层21形成第1过孔45A，第1导体衬垫36的上表面的一部分露出。 [0083] 第1过孔45A是内径朝向底部逐渐减小的形状，底部形成为规定的孔径N1(参照图6)。 [0084] 接着，如图5C所示，以一定的处理时间T1对第1过孔45A进行第1除胶渣处理。通过形成第1过孔45A而产生的树脂残渣的全部或一部分通过第1除胶渣处理而从第1过孔45A内被去除。第1除胶渣处理例如可以使用利用碱性高锰酸溶液的湿式除胶渣处理、或利用等离子体等气体的干式除胶渣处理等方法。 [0085] 进而，根据需要对第1导体衬垫36进行粗糙化处理，使第1导体衬垫36的上表面粗糙化。 [0086] 接着，如图5D所示，在外侧积层绝缘层21形成第2过孔45B。在本发明的技术中，第2过孔45B通过从上侧对外侧积层绝缘层21照射激光而形成。 [0087] 形成第2过孔45B时使用的激光的波长比形成第1过孔45A时使用的激光的波长短。例如，在形成第2过孔45B的情况下使用的激光的波长为100nm以上且500nm以下。在本发明的技术中，在第2过孔45B的形成中，作为紫外线激光，使用YAG激光等固体激光。在使用YAG激光的情况下，例如能够照射355nm的波长的激光。通过在外侧积层绝缘层21形成第2过孔 45B，第2导体衬垫37的上表面的一部分露出。 [0088] 第2过孔45B是内径朝向底部逐渐减小的形状，底部形成为规定的孔径N2(参照图6)。该孔径N2比第1过孔45A的底部的孔径N1小。 [0089] 在本发明的技术中，用于形成第2过孔45B的激光的波长比用于形成第1过孔45A的激光的波长短。因此，与用于形成第2过孔45B的激光的波长比用于形成第1过孔45A的激光的波长长的情况相比，能够容易地形成孔径比第1过孔45A小的第2过孔45B。 [0090] 接着，如图5E所示，以一定的处理时间T2对第2过孔45B进行第2除胶渣处理。通过形成第2过孔45B而产生的树脂残渣的全部或一部分通过第2除胶渣处理而从第2过孔45B内被去除。第2除胶渣处理使用与第1除胶渣处理同样的方法。在本实施方式中，第2除胶渣处理的处理时间T2被设定为比第1除胶渣处理的处理时间T1短。 [0091] 并且，根据需要对第2导体衬垫37进行粗糙化处理，使第2导体衬垫37的上表面粗糙化。 [0092] 若这样对第2过孔45B进行第2除胶渣处理，则实质上也对第1过孔45A进行除胶渣处理。 [0093] 在本发明的技术中，在进行了第1除胶渣处理之后，形成第2过孔45B。即，在进行第1除胶渣处理的阶段，由于未形成第2过孔45B，因此在第1除胶渣处理中，不会对第2过孔45B进行除胶渣处理。 [0094] 而且，针对第1过孔45A的除胶渣处理的总的处理时间T3为T3＝T1+T2。在进行第1过孔45A的树脂残渣的去除时，该总的处理时间T3被设定为足以去除树脂残渣的处理时间。与此相对，第2过孔45B的除胶渣处理为处理时间T2。因此，例如，首先决定对第1过孔45A的除胶渣处理的总的处理时间T3和对第2过孔45B的除胶渣处理的处理时间T2。而且，由此，作为T1＝T3‑T2，能够决定对第1过孔45A的除胶渣处理的处理时间T1。 [0095] 另外，虽省略图示，但在主体基板10的第2面10B也与第1面10F同样地形成外侧积层绝缘层21。然后，对第2面10B的外侧积层绝缘层21照射激光，形成第4过孔46。 [0096] 接着，如图5F所示，在主体基板10的第1面10F中，在第1过孔45A内形成第1过孔导体25A，在第2过孔45B内形成第2过孔导体25B。在本发明的技术中，形成第1过孔导体25A和形成第2过孔导体25B同时进行。该“同时”包含第1过孔导体25A的形成开始和第2过孔导体25B的形成开始同时，且第1过孔导体25A的形成结束和第2过孔导体25B的形成结束同时。并且，第1过孔导体25A的形成开始与第2过孔导体25B的形成开始以及第1过孔导体25A的形成结束与第2过孔导体25B的形成结束中的至少一方也可以在时间上错开。即，包含形成第1过孔导体25A的时间与形成第2过孔导体25B的时间部分重叠的情况。另外，即使在形成第1过孔导体25A的时间与形成第2过孔导体25B的时间局部不重叠的情况下，也包含第1过孔导体 25A的形成与第2过孔导体25B的形成连续的、视为实质上同时的情况。 [0097] 之后，虽省略图示，但在主体基板10的第2面10B，在第4过孔46形成第4过孔导体26。第1过孔导体25A、第2过孔导体25B以及第4过孔导体26例如通过化学镀覆处理、抗镀剂处理、电镀处理等形成。 [0098] 另外，在外侧积层绝缘层21上形成外侧积层导体层22(第1面外侧积层导体层22F和第2面外侧积层导体层22B)。 [0099] 进而，在主体基板10的第1面10F侧形成第1面阻焊层29F，在第2面10B形成第2面阻焊层29B。 [0100] 然后，例如通过光刻处理，在第1面阻焊层29F形成第1开口27A，在第2面阻焊层29B形成第3开口28。第1开口27A使第1面外侧积层导体层22F的一部分作为第1外侧衬垫23A而露出。第3开口28使第2面外侧积层导体层22B的一部分作为第3外侧衬垫24而露出。 [0101] 进而，通过紫外线激光的照射，在第1面阻焊层29F形成第2开口27B。第2开口27B使第1面外侧积层导体层22F的一部分作为第2外侧衬垫23B而露出。 [0102] 此外，根据需要，对第1外侧衬垫23A、第2外侧衬垫23B以及第3外侧衬垫24实施除胶渣处理。 [0103] 接着，第1面阻焊层29F被未图示的树脂保护膜覆盖。然后，对主体基板10的第2面10B侧进行化学镀覆处理，在第3外侧衬垫24上形成第2面镀层42。 [0104] 此外，去除覆盖第1面阻焊层29F的树脂保护膜。另外，第2面阻焊层29B同样被未图示的树脂保护膜覆盖。 [0105] 然后，对主体基板10的第1面10F侧进行电镀处理，在第1外侧衬垫23A和第2外侧衬垫23B上形成第1面镀层41。 [0106] 然后，去除覆盖第2面阻焊层29B的树脂保护膜，完成布线基板100。 [0107] 接着，说明本实施方式的作用。 [0108] 在本发明的技术的布线基板100中，在外侧积层绝缘层21形成有第1过孔45A和第2过孔45B。然后，通过对第1过孔45A以及第2过孔45B进行除胶渣处理，从第1过孔45A内以及第2过孔45B内去除树脂残渣的全部或者一部分。 [0109] 这里，为了进行比较，设想以相等的处理时间对第1过孔45A和第2过孔45B进行除胶渣处理的情况。例如，是对第1过孔45A以及第2过孔45B同时进行除胶渣处理的情况等。 [0110] 在该情况下，第1过孔45A的孔径N1比第2过孔45B的孔径N2大，因此在对第1过孔45A以及第2过孔45B双方以相等的处理时间进行除胶渣处理的情况下，处理时间被设定为对第1过孔45A的处理时间。即，对于孔径相对小的第2过孔45B，以必要以上的长时间进行除胶渣处理。 [0111] 若对第2过孔45B以必要以上的长时间进行除胶渣处理，则在第2导体衬垫37与位于其上侧的外侧积层绝缘层21之间容易产生白圈。即，外侧积层绝缘层21容易从第2导体衬垫37剥离。特别是在本发明的技术中，外侧积层绝缘层21含有树脂。若通过对第2过孔45B的除胶渣处理而使该树脂溶出，则容易导致外侧积层绝缘层21从第2导体衬垫37剥离。 [0112] 而且，剥离部分有可能在外侧积层绝缘层21与第1积层绝缘层15A之间扩展。特别是，如本发明的技术那样，在第2导体衬垫37的衬垫间距离L2相对于第1导体衬垫36的衬垫间距离L1相对短的情况下，在多个第2导体衬垫37之间的部分，外侧积层绝缘层21容易从第1积层绝缘层15A剥离。 [0113] 与此相对，在本发明的技术中，对第2过孔45B的除胶渣处理的处理时间T2比对第1过孔45A的除胶渣处理的总处理时间T3短。因此，与对第1过孔45A以及第2过孔45B以相等的处理时间进行除胶渣处理的情况相比，能够抑制第2导体衬垫37与位于其上侧的外侧积层绝缘层21之间的白圈。 [0114] 特别地，在本发明的技术的布线基板100中，如图6所示，第1导体衬垫36的座残留量Z1和第2导体衬垫37的座残留量Z2具有Z1>Z2的关系。如果像这样座残留量Z2相对较短，那么与在这些座残留量Z1、Z2之间存在Z1≤Z2的关系的情况相比，在第2导体衬垫37与外侧积层绝缘层21之间容易产生基于白圈的剥离。但是，在本发明的技术中，对第2过孔45B的除胶渣处理的处理时间T2比对第1过孔45A的除胶渣处理的总处理时间T3短。因此，能够抑制由第2导体衬垫37与外侧积层绝缘层21的白圈引起的剥离的产生。 [0115] 此外，在本发明的技术的布线基板100中，关于第1导体衬垫36的衬垫间距离L1和第2导体衬垫37的衬垫间距离L2，存在L1＞L2的关系。如果像这样衬垫间距离L2相对较短，则与在这些衬垫间距离L1、L2之间存在L1≤L2的关系的情况相比，外侧积层绝缘层21容易从第1积层绝缘层15A剥离。但是，在本发明的技术中，针对第2过孔45B的除胶渣处理的处理时间T2比针对第1过孔45A的除胶渣处理的处理时间T3短，因此能够抑制第1积层绝缘层15A与外侧积层绝缘层21的白圈的产生。 [0116] 此外，在上述中，相对于对第1过孔45A的除胶渣处理的处理时间T1，将对第2过孔45B的除胶渣处理的处理时间T2设定得较短。即，T1＞T2。然而，关于针对第1过孔45A的除胶渣处理的总的处理时间T3，T3＝T1+T2，因此例如即使在T1≤T2的情况下，也能够实现T3＞T2的状态。通过如本发明的技术那样设为T1＞T2，能够实现T3比T2充分长的状态。 [0117] 总之，第1除胶渣处理的处理时间T1以及第2除胶渣处理的处理时间T2例如能够预先设定为规定的处理时间。 [0118] 在上述中，将用于形成第2过孔45B的激光设为紫外光，但只要比用于形成第1过孔45A的激光的波长短，则也可以是可见光。 [0119] 此外，在第1实施方式中，能够设为图7所示的变形例的布线基板110的构造。 [0120] 在变形例的布线基板110中，在外侧导体电路层35、第1导体衬垫36以及第2导体衬垫37的表面形成有覆盖膜112。具体而言，覆盖膜112覆盖外侧导体电路层35、第1导体衬垫36以及第2导体衬垫37的表面中的与外侧积层绝缘层21相对的表面。此外，覆盖膜112也可以仅形成于外侧导体电路层35、第1导体衬垫36以及第2导体衬垫37的与外侧积层绝缘层21相对的表面的一部分。 [0121] 覆盖膜112使第1导体衬垫36和第2导体衬垫37与外侧积层绝缘层21之间的密合性提高。覆盖膜112例如由能够与构成外侧积层绝缘层21的树脂等有机材料以及构成第1导体衬垫36和第2导体衬垫37的金属等无机材料这两者结合的材料形成。覆盖膜112例如由包含能够与有机材料化学键合的反应基团和能够与无机材料化学键合的反应基团这两者的材料形成。作为覆盖膜112的材料，可例示包含三唑化合物等唑硅烷化合物的硅烷偶联剂。此外，覆盖膜112的材料只要是与在第1导体衬垫36和第2导体衬垫37之上直接形成外侧积层绝缘层21的情况相比能够提高第1导体衬垫36和第2导体衬垫37与外侧积层绝缘层21之间的紧贴强度的材料即可，并不限定于硅烷偶联剂。与在第1导体衬垫36和第2导体衬垫37之上直接形成外侧积层绝缘层21的情况相比，第1导体衬垫36和第2导体衬垫37通过覆盖膜112而以高强度紧贴于外侧积层绝缘层21。 [0122] 在变形例的布线基板110的制造方法中，例如在第1积层绝缘层15A上形成第1导体衬垫36和第2导体衬垫37的状态(参照图4A和图4B)之后且形成外侧积层绝缘层21的状态(参照图5A)之前，形成覆盖膜112。然后，在外侧积层绝缘层21形成第1过孔45A时，去除与第1过孔45A对应的部分的覆盖膜112。同样地，在外侧积层绝缘层21形成第2过孔45B时，去除与第2过孔45B对应的部分的覆盖膜112。 [0123] 在上述中，列举了在第1实施方式和变形例的布线基板的制造方法中，在进行第1除胶渣处理之后形成第2过孔45B的例子。然而，也可以在外侧积层导体层21形成第1过孔45A和第2过孔45B之后，依次进行第1除胶渣处理和第2除胶渣处理。在该情况下，例如在进行第1除胶渣处理的情况下，第1除胶渣处理的影响不会波以及到第2过孔45B。具体而言，在进行第1除胶渣处理的情况下，对第2过孔45B施加掩模等。或者，在使用除胶渣处理液进行除胶渣处理的情况下，也可以使第2过孔45B不浸渍于除胶渣处理液。另外，在进行第2除胶渣处理的情况下，第2除胶渣处理的影响不会波以及第1过孔45A。具体而言，在进行第2除胶渣处理的情况下，对第1过孔45A施加掩模等。或者，在使用除胶渣处理液进行除胶渣处理的情况下，也可以使第1过孔45A不浸渍于除胶渣处理液。由此，在对第1过孔45A实施的第1除胶渣处理的处理时间T1与对第2过孔45B实施的第2除胶渣处理的处理时间T2之间，能够满足T1＞T2的关系。 [0124] 接着，对第2实施方式进行说明。通过第2实施方式的布线基板的制造方法制造的布线基板也具有多个第1导体衬垫和多个第2导体衬垫作为设置于内部的导体衬垫。并且，在多个第1导体衬垫中，第1导体衬垫之间的衬垫间距离相对较长，与此相对，在多个第2导体衬垫中，第2导体衬垫的衬垫间距离相对较短。以下，将第2实施方式的布线基板简单作为布线基板200。在第2实施方式中，对与第1实施方式相同的要素、部件等标注相同的标号，并省略详细的说明。 [0125] 如图8所示，在第2实施方式的布线基板200中，在外侧积层绝缘层21的上表面层叠有第2上部绝缘层39。另外，在第2实施方式的布线基板200中，在外侧积层绝缘层21形成有第3外侧衬垫23C。第3外侧衬垫23C例如形成为与第1实施方式的布线基板100中的第1外侧衬垫23A同样的配置和形状。在第2实施方式中，第3外侧衬垫23C是第3导体衬垫的一例。而且，第2上部绝缘层39覆盖作为上部绝缘层的一例的外侧积层绝缘层21的上表面和第3外侧衬垫23C。此外，在第2实施方式中，第2上部绝缘层39也可以是阻焊层。 [0126] 另外，在第2上部绝缘层39形成有贯通第2上部绝缘层39的多个第3过孔45C。在第3过孔45C形成有第3过孔导体25C。 [0127] 在第2实施方式中，第2过孔45B贯通外侧积层绝缘层21和第2上部绝缘层39这两者。而且，第2过孔导体25B形成于第2过孔45B。 [0128] 第1面镀层41形成于第2过孔导体25B之上以及第3过孔导体25C之上。 [0129] 在本发明的技术中，如该第2实施方式的布线基板200那样，也能够采用具有第2上部绝缘层39且第2过孔45B贯通多个绝缘层(外侧积层绝缘层21和第2上部绝缘层39)而形成的构造。 [0130] 接着，对第2实施方式的布线基板200的制造方法进行说明。 [0131] 在第2实施方式的布线基板200的制造方法中，与第1实施方式的布线基板100的制造方法同样地，相对于主体基板10，在第1积层绝缘层15A上的规定位置形成第1导体衬垫36和第2导体衬垫37(参照图4A和图4B)。然后，以覆盖第1积层绝缘层15A的上表面、第1导体衬垫36的上表面以及第2导体衬垫37的上表面的方式形成外侧积层绝缘层21(参照图5A)。进而，通过从例如上侧对外侧积层绝缘层21照射激光而形成第1过孔45A(参照图5B)。 [0132] 然后，以一定的处理时间T1对第1过孔45A进行第1除胶渣处理(参照图5C)。进而，根据需要对第1导体衬垫36进行粗糙化处理。 [0133] 之后，在第2实施方式的布线基板200的制造方法中，如图9A所示，在主体基板10的第1面10F中，在第1过孔45A内形成第1过孔导体25A。 [0134] 然后，如图9B所示，在外侧积层绝缘层21的上表面形成第2上部绝缘层39。第2上部绝缘层39例如通过利用层压加工将膜状的环氧树脂层叠在外侧积层绝缘层21上并进行加热和加压而形成。第2上部绝缘层39被树脂保护膜覆盖。 [0135] 这里，与图1所示的第1实施方式同样地，在主体基板10的第2面10B形成外侧积层绝缘层21。对第2面10B的外侧积层绝缘层21照射激光，形成第4过孔46。在第4过孔46形成第4过孔导体26，在第2面10B的外侧积层绝缘层21上形成外侧积层导体层22。进而，形成第2面 10B的第2面阻焊层29B。 [0136] 在第2面阻焊层29B形成第3开口28。并且，在主体基板10的第2面10B侧，在第3外侧衬垫24上形成第2面镀层42。第2面阻焊层29B被树脂保护膜覆盖。然后，去除覆盖第2上部绝缘层39的树脂保护膜。 [0137] 接着，如图9C所示，形成贯通第2上部绝缘层39的第3过孔45C。第3过孔45C例如通过从上侧对第2上部绝缘层39照射激光而形成。形成第3过孔45C时使用的激光的波长比形成后述的第2过孔45B时使用的激光的波长长。通过在第2上部绝缘层39形成第3过孔45C，第3外侧衬垫23C的上表面的一部分露出。 [0138] 接着，如图9D所示，以一定的处理时间T3对第3过孔45C进行第3除胶渣处理。通过形成第3过孔45C而产生的树脂残渣的全部或者一部分通过第3除胶渣处理而从第3过孔45C内被去除。第3除胶渣处理使用与第1实施方式中的第1除胶渣处理和第2除胶渣处理同样的方法，例如使用了碱性高锰酸溶液的湿式除胶渣处理、或使用了等离子体等气体的干式除胶渣处理等方法。在该阶段，由于未形成第2过孔45B，因此不会对第2过孔45B进行除胶渣处理。 [0139] 接着，如图9E所示，形成贯通外侧积层绝缘层21以及第2上部绝缘层39的第2过孔45B。在第2实施方式中，第2过孔45B也是通过从上侧对外侧积层绝缘层21和第2上部绝缘层 39照射激光而形成的。与第1实施方式的布线基板100的制造方法同样地，在形成第2过孔 45B的情况下使用的激光的波长比在形成第1过孔45A的情况下使用的激光的波长短。另外，在形成第2过孔45B的情况下使用的激光的波长比在形成第3过孔45C的情况下使用的激光的波长短。通过在外侧积层绝缘层21和第2上部绝缘层39形成第2过孔45B，第2导体衬垫37的上表面的一部分露出。 [0140] 接着，如图9F所示，以一定的处理时间T2对第2过孔45B进行第2除胶渣处理。通过形成第2过孔45B而产生的树脂残渣的全部或一部分通过第2除胶渣处理而从第2过孔45B内被去除。第2除胶渣处理使用与第1除胶渣处理同样的方法，例如使用碱性高锰酸溶液的湿式除胶渣处理、或使用等离子体等气体的干式除胶渣处理等方法。在第2实施方式中，第2除胶渣处理的处理时间T2设定得比第3除胶渣处理的处理时间T3短。在进行第2除胶渣处理的情况下，对第3过孔45C也进行除胶渣处理。在该情况下，对第2过孔45B的除胶渣处理的处理时间为T2，与此相对，对第3过孔45C的总除胶渣处理的处理时间为T2+T3。因此，对第2过孔45B的除胶渣处理的处理时间T2比对第3过孔45C的总除胶渣处理的处理时间(T2+T3)短。 [0141] 然后，如图8所示，在第2过孔45B内形成第2过孔导体25B，在第3过孔45C内形成第3过孔导体25C。在形成第2过孔导体25B和第3过孔导体25C的同时，形成Cu层41L。接着，形成Ni层41M和Sn层41N，在主体基板10的第1面10F侧形成第1面镀层41。然后，去除覆盖第2面阻焊层29B的树脂保护膜，完成布线基板200。 [0142] 在第2实施方式中，对第2过孔45B的除胶渣处理的处理时间T2比对第3过孔45C的总除胶渣处理的处理时间(T2+T3)短。因此，与对第2过孔45B的除胶渣处理的处理时间T2为对第3过孔45C的除胶渣处理的处理时间以上的情况相比，能够抑制第2导体衬垫37与位于其上侧的外侧积层绝缘层21之间的白圈。 [0143] 此外，在第2实施方式中，能够设为图10所示的变形例的布线基板210的构造。 [0144] 在第2实施方式的变形例的布线基板210中，第1导体衬垫36和第2导体衬垫37被覆盖膜112覆盖，并且，第3外侧衬垫23C也被覆盖膜113覆盖。具体而言，覆盖膜112覆盖外侧导体电路层35、第1导体衬垫36以及第2导体衬垫37的表面中的与外侧积层绝缘层21相对的表面。并且，覆盖膜113覆盖第3外侧衬垫23C的表面中的与第2上部绝缘层39相对的表面。 [0145] 覆盖第3外侧衬垫23C的覆盖膜113使第3外侧衬垫23C与第2上部绝缘层39的紧贴性提高。覆盖膜113例如由能够与构成第2上部绝缘层39的树脂等有机材料以及构成第3外侧衬垫23C的金属等无机材料这两方结合的材料形成。覆盖膜113例如由包含能够与有机材料化学键合的反应基团和能够与无机材料化学键合的反应基团这两者的材料形成。作为覆盖膜113的材料，可例示包含三唑化合物等唑硅烷化合物的硅烷偶联剂。此外，覆盖膜113的材料只要与在第1外侧衬垫23C之上直接形成第2上部绝缘层39的情况相比能够提高第1外侧衬垫23C与第2上部绝缘层39的紧贴强度即可，并不限定于硅烷偶联剂。与在第3外侧衬垫23C之上直接形成第2上部绝缘层39的情况相比，第3外侧衬垫23C通过覆盖膜113而以高强度紧贴于第2上部绝缘层39。 [0146] 在第2实施方式的变形例的布线基板210的制造方法中，如图11A所示，在第1积层绝缘层15A上形成第1导体衬垫36和第2导体衬垫37的状态(参照图4A和图4B)之后且形成外侧积层绝缘层21的状态(参照图5A)之前形成覆盖膜112。然后，在外侧积层绝缘层21形成第1过孔45A时，去除与第1过孔45A对应的部分的覆盖膜112。同样地，在外侧积层绝缘层21以及第2上部绝缘层39形成第2过孔45B时，去除与第2过孔45B对应的部分的覆盖膜112。 [0147] 与此相对，如图11B所示，覆盖膜113在外侧积层绝缘层21上形成第3外侧衬垫23C的状态(参照图9A)之后且形成第2上部绝缘层39的状态(参照图9B)之前形成。而且，在第2上部绝缘层39形成第3过孔45C时，去除与第3过孔45C对应的部分的覆盖膜113。 [0148] 本发明的技术的布线基板并不限定于具有各附图所例示的构造以及在本说明书中例示的构造、形状和材料。如上所述，实施方式的布线基板可具有任意的层叠构造。例如，实施方式的布线基板也可以是不包含芯基板的无芯基板。实施方式的布线基板可包含任意数量的导体层以及绝缘层。 [0149] 本发明的技术的布线基板的制造方法并不限定于参照各附图说明的方法。例如，各导体层也可以通过全加成法形成。另外，各绝缘层不限于膜状的树脂，可以使用任意形态的树脂来形成。在实施方式的布线基板的制造方法中，除了前述的各工序以外，也可以追加任意的工序，也可以省略前述的工序中的一部分。 |
||||||
QQ群二维码
意见反馈
意见反馈