片上电容测量方法和设备

申请号 CN202310579468.X 申请日 2023-05-22 公开(公告)号 CN117129764A 公开(公告)日 2023-11-28
申请人 QORVO美国公司; 发明人 A·A·希优鲍塔尼; J·库恩恩;
摘要 提供一种片上电容测量方法以及相关联的系统和装置。本文描述的 实施例 依赖于在片上弛张 振荡器 配置中使用受测试电容器,所述电容器的充电/放电 电流 、电源 电压 和输出 频率 在测量 块 中单独测量。弛张振荡的电压 阈值 基于 电路 元件和测得的 电源电压 计算。由于所述弛张振荡器的振荡频率是所述受测试电容、所述充电/放电电流和所述电源电压(通过电压阈值)的函数,因此所述受测试电容可使用其它量的测得值来计算。本文中所描述的实施例提供能够以高准确度测量电容的准确、低功率、小面积片上系统。还提供了将上述方法和设备用于调谐 晶体振荡器 的 算法 。还公开了片上测量系统中使用的相关电路实施方案。
权利要求

1.一种用于测量片上电容的方法,所述方法包括:
将目标电容与集成电路的主电路断开;
将所述目标电容连接到所述集成电路上的弛张振荡器
测量所述弛张振荡器的输出;以及
基于测得的输出来测量所述目标电容。
2.根据权利要求1所述的方法,另外包括将所述目标电容与所述主电路断开的同时将所述目标电容连接到所述弛张振荡器。
3.根据权利要求1所述的方法,另外包括基于测得的目标电容来调谐所述目标电容。
4.根据权利要求1所述的方法,其中基于所述弛张振荡器的输出频率来测量所述目标电容。
5.根据权利要求4所述的方法,其中还基于所述弛张振荡器的测得电压和测得电流来测量所述目标电容。
6.根据权利要求1所述的方法,其中所述目标电容包括与晶体振荡器相关联的第一电容器和第二电容器。
7.根据权利要求6所述的方法,其中断开所述目标电容包括将所述晶体振荡器的晶体振荡器核心与所述主电路断开。
8.根据权利要求6所述的方法,另外包括基于所述弛张振荡器的所述输出来测量所述第二电容器的第二电容。
9.根据权利要求8所述的方法,另外包括基于测得的第二电容和所述弛张振荡器的另一输出来测量所述第一电容器的第一电容。
10.根据权利要求9所述的方法,其中测量所述目标电容包括基于所述第一电容确定第一目标电容。
11.根据权利要求10所述的方法,另外包括将所述第一电容器调谐到所述第一目标电容。
12.一种集成电路,包括:
主电路;
弛张振荡器;
切换电路系统,其被配置成选择性地将目标电容连接到所述主电路或所述弛张振荡器;以及
测量,其被配置成基于所述弛张振荡器的输出测量所述目标电容。
13.根据权利要求12所述的集成电路,其中所述弛张振荡器被配置成在与所述目标电容断开时停用。
14.根据权利要求12所述的集成电路,其中所述切换电路系统包括:
第一开关,其耦合在所述主电路与所述目标电容之间;以及
第二开关,其耦合在所述电容器与所述目标电容之间,其中选择信号选择性地使所述第一开关闭合的同时使所述第二开关打开,以及使所述第一开关打开的同时使所述第二开关闭合。
15.根据权利要求12所述的集成电路,其中所述测量块包括电压测量电路系统、电流测量电路系统和频率测量电路系统。
16.根据权利要求12所述的集成电路,其中所述目标电容包括与晶体振荡器相关联的第一电容器和第二电容器。
17.根据权利要求12所述的集成电路,其中所述目标电容包括数控电容器组。
18.一种调谐电路,包括:
弛张振荡器;
切换电路系统,其被配置成选择性地将目标电容与主电路断开并将所述目标电容连接到所述弛张振荡器;
测量块,其被配置成基于所述弛张振荡器的输出测量所述目标电容的值;以及调谐块,其被配置成基于测得值调整所述目标电容。
19.根据权利要求18所述的集成电路,其中所述测量块包括电压测量电路系统、电流测量电路系统和频率测量电路系统。
20.根据权利要求19所述的集成电路,其中所述调谐块被配置成:
使所述电压测量电路系统测量与所述目标电容相关联的阈值电压;
使所述电流测量电路系统测量通过所述弛张振荡器的电流;以及
使所述频率测量电路系统测量所述弛张振荡器的频率输出。

说明书全文

片上电容测量方法和设备

[0001] 相关申请
[0002] 本申请要求2022年5月27日提交的第63/346,558号美国临时专利申请的权益,其公开内容特此以全文引用的方式并入本文中。

技术领域

[0003] 本公开涉及例如振荡器电路等集成电路的测试、校准和调谐。

背景技术

[0004] 集成电路中的现代时钟电路需要具有快速接通、小输出噪声和小功耗的稳定频率参考(例如,振荡器)。由于严格的频率稳定性要求,具有高品质因子的外部谐振器(例如石英晶体)通常与集成电路中的有源组件结合使用以产生参考振荡。
[0005] 此外,尽管可在正常操作期间进行电容负载调整以精细地改变振荡频率,但通常必须为谐振器提供准确的电容负载,以防止在不存在其它调整的情况下发生过度频率偏差。尽管存在向谐振器提供集成可调整电容的手段,但以良好的准确度来指定此电容的值是个挑战,因为相关电容必须根据已知标准来测量。适当的激励和/或电路系统的应用在例如集成收发器等复杂系统中的不可用性以及有源装置(例如晶体管)必须以小的净空电压操作的低电源电压环境带来了额外挑战。
[0006] 可在现有技术中标识出与准确测量片上电容相关联的若干缺点。图1A是基于瞬变电流的测量的先前提出的电容测量方法的电路图。此类瞬态电流可受比较器的不理想性影响,例如有限增益和延迟,这可能导致电容过充电和过放电以及振荡沉降。另外,电容从测得平均电流推断而来,所述测得平均电流需要急电流脉冲的滤波并且因此依赖于较大的片上电容,从而产生相对长的稳定时间。为了最小化比较器误差贡献,可将注入的测量频率设置为低值,从而进一步增加所需的平均片上电容和测量时间。
[0007] 图1B是基于测量正弦信号的振幅的另一先前提出的电容测量方法的电路图。此方法本质上是不准确的,并且在集成系统中难以执行。
[0008] 图1C是另一种先前提出的电容测量方法的电路图。在这种方法下,也有必要测量平均电流,伴有滤波电容器大小的固有负担和由于稳定而导致的长测量时间。
[0009] 图1D是另一种先前提出的电容测量方法的电路图。此方法具有图1C中方法的相同缺点。另外,图1C和1D中的CMOS晶体管和驱动器必须能够在充电和放电期间处理相对大的电流尖峰,这增加了芯片面积。发明内容
[0010] 提供一种片上电容测量方法以及相关联的系统和装置。本文描述的实施例依赖于在片上弛张振荡器配置中使用受测试电容器,所述电容器的充电/放电电流、电源电压和输出频率在测量中单独测量。弛张振荡的电压阈值基于电路元件和测得的电源电压计算。由于所述弛张振荡器的振荡频率是所述受测试电容、所述充电/放电电流和所述电源电压(通过电压阈值)的函数,因此所述受测试电容可使用其它量的测得值来计算。
[0011] 通过使用数控开关和其它专用电路系统,通常与其它电路(例如晶体振荡器)相关联的电容器可通过将其中使用所述电容器的主电路置于高阻抗(高Z)模式并将电容器连接到弛张振荡器以进行测量来测试。完成测量后,将电容器与弛张振荡器断开,并使主电路返回到正常模式。这可针对与给定电路相关联的多个电容器完成,并且还可用于通过在必须将高度准确的电容呈现给谐振器以确保在指定频率下的振荡的情况下调整数字可编程电容负载的控制码来进行调谐。
[0012] 本文中所描述的实施例提供能够以高准确度测量电容的准确、低功率、小面积片上系统。还提供了将上述方法和设备用于调谐晶体振荡器的算法。还公开了片上测量系统中使用的相关电路实施方案。
[0013] 示例性实施例提供了一种用于测量片上电容的方法。所述方法包含将目标电容与集成电路的主电路断开,并将目标电容连接到集成电路上的弛张振荡器。所述方法还包含测量弛张振荡器的输出,以及基于测得的输出来测量目标电容。
[0014] 另一示例性实施例提供一种集成电路。所述集成电路包含主电路、弛张振荡器和切换电路系统,所述切换电路系统被配置成选择性地将目标电容连接到主电路或弛张振荡器。所述集成电路还包含测量块,所述测量块被配置成基于所述弛张振荡器的输出来测量目标电容。
[0015] 另一示例性实施例提供一种调谐电路。所述调谐电路包含弛张振荡器和切换电路系统,所述切换电路系统被配置成选择性地将目标电容与主电路断开并将目标电容连接到弛张振荡器。所述调谐电路还包含被配置成基于弛张振荡器的输出而测量目标电容的值的测量块以及被配置成基于测量值而调整目标电容的调谐块。
[0016] 本领域的技术人员将在结合附图阅读优选实施例的以下详细描述之后了解本公开的范围并且认识到本公开的另外的方面。

附图说明

[0017] 并入本说明书中并形成本说明书的一部分的附图说明了本公开的几个方面,并且连同说明书一起用于解释本公开的原理。
[0018] 图1A是基于瞬变电流的测量的先前提出的电容测量方法的电路图。
[0019] 图1B是基于测量正弦信号的振幅的另一先前提出的电容测量方法的电路图。
[0020] 图1C是另一种先前提出的电容测量方法的电路图。
[0021] 图1D是另一种先前提出的电容测量方法的电路图。
[0022] 图2是根据本公开的具有测量电路的集成电路的示意性框图
[0023] 图3A是图2的测量电路的示例性实施例的示意图。
[0024] 图3B是图3A的测量电路的示例性数控电容器组的示意图。
[0025] 图4是图2的集成电路的示例性调谐电路的示意图。
[0026] 图5是图2的集成电路的示例性弛张振荡器的示意图。
[0027] 图6是图5的弛张振荡器的示例性波形的图形表示。
[0028] 图7是图5的弛张振荡器的示例性比较器的示意图。
[0029] 图8是图2的测量电路的另一示例性实施例的示意图。
[0030] 图9是图2的测量电路的另一示例性实施例的示意图。
[0031] 图10是图4的调谐电路的调谐算法的流程图
[0032] 图11是用于测量片上电容的过程的流程图。
[0033] 图12是根据本文公开的实施例的适于实施片上电容测量和/或调谐的计算机系统的框图。

具体实施方式

[0034] 下文阐述的实施例表示使本领域技术人员能够实践实施例并且说明实践实施例的最佳模式所必需的信息。在根据附图阅读以下描述时,本领域技术人员将理解本公开的概念,并将认识到这些概念在此未特别述及的应用。应理解,这些概念和应用落入本公开和所附权利要求的范围内。
[0035] 应理解,尽管术语第一、第二等在本文中可以用于描述各种元件,但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。例如,在不脱离本公开的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。如本文所用,术语“和/或”包含相关联所列项目中的一个或多个项目的任何和所有组合。
[0036] 应当理解,当例如层、区域或基板的元件被称为“在另一元件上”或“延伸到”另一元件上时,其可以直接在另一元件上或直接延伸到另一元件上,或者也可以存在中间元件。相反,当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时,不存在中间元件。
同样,应理解,当例如层、区域或基板的元件被称为“在另一元件上方”或“在另一元件上方延伸”时,其可以直接在另一元件上方或直接在另一元件上方延伸,或者也可以存在中间元件。相反,当元件被称为“直接在另一元件上方”或“直接在另一元件上方”延伸时,不存在中间元件。还将理解,当元件被称为“连接”或“耦合”到另一元件时,其可以直接连接或耦合到另一元件,或者可以存在中间元件。相反,当元件被称为“直接连接”或“直接耦合”到另一元件时,不存在中间元件。
[0037] 例如“以下”或“以上”或“上”或“下”或“平”或“竖直”的相对术语在本文中可以用于描述一个元件、层或区域与如图所示的另一元件、层或区域的关系。应理解,这些术语和上面讨论的那些旨在包括除附图中描绘的朝向之外的装置的不同朝向。
[0038] 本文所用的术语仅用于描述特定实施例的目的,并且不旨在限制本公开。如本文所用,除非上下文另外明确指示,否则单数形式“一(a/an)”和“所述”也旨在包含复数形式。还应理解,当在本文中使用时,项“包括(comprises/comprising)”和/或包含(includes/including)指定存在所述特征、整数、步骤、操作、元件和/或组件,但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的群组。
[0039] 除非另外定义,否则本文使用的所有术语(包含技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同含义。将进一步理解的是,除非本文明确地定义,否则本文使用的术语应被解释为具有与其在本说明书的上下文和相关技术中的含义一致的含义,并且将不以理想化或过于正式的意义来解释。
[0040] 提供一种片上电容测量方法以及相关联的系统和装置。本文描述的实施例依赖于在片上弛张振荡器配置中使用受测试电容器,所述电容器的充电/放电电流、电源电压和输出频率在测量块中单独测量。弛张振荡的电压阈值基于电路元件和测得的电源电压计算。由于所述弛张振荡器的振荡频率是所述受测试电容、所述充电/放电电流和所述电源电压(通过电压阈值)的函数,因此所述受测试电容可使用其它量的测得值来计算。
[0041] 通过使用数控开关和其它专用电路系统,通常与其它电路(例如晶体振荡器)相关联的电容器可通过将其中使用所述电容器的主电路置于高阻抗(高Z)模式并将电容器连接到弛张振荡器以进行测量来测试。完成测量后,将电容器与弛张振荡器断开,并使主电路返回到正常模式。这可针对与给定电路相关联的多个电容器完成,并且还可用于通过在必须将高度准确的电容呈现给谐振器以确保在指定频率下的振荡的情况下调整数字可编程电容负载的控制码来进行调谐。
[0042] 本文中所描述的实施例提供能够以高准确度测量电容的准确、低功率、小面积片上系统。还提供了将上述方法和设备用于调谐晶体振荡器的算法。还公开了片上测量系统中使用的相关电路实施方案。
[0043] 图2是根据本公开的具有测量电路12的集成电路10的示意性框图。测量电路12测量与振荡器等集成电路12相关联的片上单端电容C。在正常操作中,当数字控制信号SELC处于逻辑0时,开关swC断开并且开关swCb闭合,从而将电容C连接到与其相关联的主电路14。当SELC处于逻辑1时,开关swC闭合并且开关swCb断开,从而有效地将电容C与主电路断开并将所述电容连接到频率是电容C和其它电路参数的函数的弛张振荡器16(存在于同一芯片上)。
[0044] 通过测量弛张振荡器16的输出频率以及使用测量块18中的专用电路系统产生其输出波形(例如电压阈值和充电/放电电流)所涉及的所有量来以高准确度测量电容C的值。然后,一旦电容C重新连接到主电路14(例如,通过将SELC设置到逻辑0),此信息就可用于确定与主电路14相关联的其它受关注量(例如,其自身的振荡频率)。在一些实施例中,可通过控制信号RELOSCEN启用或停用弛张振荡器16。
[0045] 图3A是图2的测量电路12的示例性实施例的示意图。此处,主要与van den Homberg晶体(XTAL)振荡器相关联的两个可调整电容器C1、C2可在功能上与晶体振荡器核心20断开,继而可分别经由开关swC1和swC2连接到弛张振荡器16。开关swC1和swC2可分别由电容器选择信号SELC1和SELC2控制。
[0046] 与晶体振荡器核心20的功能性断开可通过使用控制信号HIGHZ将晶体振荡器核心20置于高阻抗(高Z)模式(例如,通过切断其电源电流)以及通过使用开关(分别为swRx1、swRx2)断开电路的其余部分(例如偏置电阻器Rx1、Rx2)来实现。图3A中的测量电路12的其余部分在形式和功能上与图2的图类似。
[0047] 图3B是图3A的测量电路12的示例性数控电容器组22的示意图。在示例性方面,电容器C1和C2中的一者或两者可实施为数控电容器组22。每个数控电容器组22可包含使用对应开关swb0、swb1、...、swb(M‑1)(例如,使用控制信号b0、b1、...、bM‑1)选择性地连接到图3A的节点A(对于电容器C1)或节点B(对于电容器C2)的M个不同电容器C0、C1、...、CM‑1。应理解,图3B的电容器组22本质上是说明性的,并且其它实施例中可使用其它电路布置。
[0048] 图4是图2的集成电路10的示例性调谐电路24的示意图。调谐电路24类似于测量电路12,其中添加调谐块26以控制与晶体振荡器核心20相关联的电容器C1和C2的设置。因此,在示例性方面,如在图3B中,调谐块26为一个或多个数控电容器组22提供数字控制。
[0049] 调谐块26基于借助于弛张振荡器16和测量块18提取的数据来控制电容器C1和C2。在一些示例中,当开关swc1闭合时,电容器C1无法在物理上与寄生电容CP分离,并且调谐算法必须考虑此方面。出于调谐目的(例如,将指定电容与晶体振荡器核心20并联连接),如果电容器C1和C2相同,则与电容器C1相关的所有信息(具体地,最小电容步长的大小)可通过测量不具有与其并联连接的任何板寄生电容CP的电容器C2来提取。通过在最小设置下测量C1(连同CP),使用C2的先前提取的电容步长可用于计算(C1+CP)组合的目标值。下文关于图10进一步论述此调谐算法。
[0050] 调谐块26和/或测量块18可使用被设计成执行本文中所描述的功能的离散或晶体管逻辑、离散硬件组件或其任何组合来实施。在一些实施例中,调谐块26和/或测量块18可利用微处理器或任何常规处理器、控制器微控制器或状态机来实施。
[0051] 图5是图2的集成电路10的示例性弛张振荡器16的示意图。此处,Ct是受测试电容。比较器COMP基于反相输入和非反相输入提供输出VOUT。第一电阻器R1连接在电源电压VDD与非反相输入之间,并且第二电阻器R2连接在非反相输入与接地之间(例如,形成耦合到非反相输入的分压器)。第三电阻器连接在输出VOUT与非反相输入之间。电阻器布置允许比较器COMP以不包含VDD/2点的输入电压范围操作。这在低电压系统中是有利的,因为比较器COMP的内部结构可在拓扑上简单,并且确保晶体管的操作远离三极管区(在CMOS实施方案中)。
[0052] 受测试电容Ct连接在比较器COMP的反相输入与接地之间。第一电流源I1耦合在电源电压VDD与反相输入之间,并且第二电流源I2耦合在反相输入与接地之间。电流源I1和I2使用开关swI1、swI1b连接(连接到第一电流源I1)并使用开关swI2、swI2b连接(连接到第一电流源I2),使得受测试电容Ct在充电与放电之间振荡。
[0053] 在这点上,开关swI1、swI1b、swI2、swI2b的启用输入连接到输出VOUT,使得在第一周期中,第一电流源I1连接到反相输入以使得受测试电容Ct充电,而第二电流源I2断开。在受测试电容Ct充电后,在第二周期中,第一电流源I1断开,并且第二电流源I2连接到反相输入以使得受测试电容Ct放电。
[0054] 图6是图5的弛张振荡器16的示例性波形的图形表示。使用图6中的符号,采用比较器输出VOUT的满幅电压波动(rail‑to‑rail swing),可针对图5的电路导出以下等式:
[0055]
[0056]
[0057]
[0058]
[0059]
[0060]
[0061] 在以上等式中,I1和I2分别是电容器充电和放电电流。VUTH和VLTH分别是弛张振荡器16的上、下电压阈值。ΔT1和ΔT2分别是电容器充电和放电时间。根据等式6获得弛张振荡器
16的输出频率,其为I1、I2、ΔV(并且通过等式3隐含地为VDD的函数)和Ct的函数。
[0062] 根据等式6,如果已知或可准确测量I1、I2、VDD(假设根据电路的设计准确知晓R1、R2、R3,这准许根据等式1、2和3准确计算VUTH、VLTH和ΔV),并且如果可准确测量弛张振荡器16的输出频率,则可得到受测试电容Ct为:
[0063]
[0064] 其中通过等式3给出ΔV。根据本文所述的实施例,图2、3A或4中的测量块18执行对I1、I2、VDD和fOUT的测量,并使用等式7和R1、R2、R3的已知值计算Ct。
[0065] 图7是图5的弛张振荡器16的示例性比较器COMP的示意图。这示出使用场效应晶体管(FET)的比较器COMP的互补金属化物半导体(CMOS)实施方案,但比较器COMP也可使用双极结晶体管(BJT)或其它类型的晶体管实施。反相输入连接到第一晶体管M1(例如,p型MOSFET(PMOS))的栅极,并且非反相输入连接到第二晶体管M2(例如,PMOS)的栅极。第一晶体管M1与连接到接地的互补第三晶体管M3(例如,n型MOSFET(NMOS))串联连接。类似地,第二晶体管M2与连接到接地的互补第四晶体管M4(例如,NMOS)串联连接。第三晶体管M3和第四晶体管M4的栅极分别连接到对应的第五晶体管M5和第六晶体管M6的栅极。这些栅极进一步连接到第三晶体管M3和第四晶体管M4的对应漏极。
[0066] 第五晶体管M5与连接到电源电压VDD的互补第七晶体管M7(例如,PMOS)串联连接。类似地,第六晶体管M6与连接到电源电压VDD的互补第八晶体管M8(例如,PMOS)串联连接。第七晶体管M7和第八晶体管M8的栅极连接在一起并且连接到第七晶体管M7的漏极。
[0067] 最后,第九晶体管M9(例如,PMOS)连接在电源电压VDD与第一晶体管M1和第二晶体管M2的源极之间。比较器COMP的输出VOUT连接到第九晶体管M9的漏极以及第一晶体管M1和第二晶体管M2的源极。比较器COMP的偏置信号bias连接到第九晶体管M9的栅极。
[0068] 图8是图2的测量电路12的另一示例性实施例的示意图。分别将弛张振荡器16的充电电流I1和放电电流I2的副本I1c、I2c馈送到测量块18。测量块18包含电压测量电路系统28、电流测量电路系统30和频率测量电路系统32。使用电压测量开关swVM(由信号VCVM控制)、电流测量开关swIM(由信号VCIM控制)和频率测量开关swFM(由信号VCFM控制)选择性地连接这些电路。
[0069] 当电流测量开关swIM闭合(例如,信号VCIM是逻辑1)时,待测量的电流由控制信号VCID选择。更具体地,如果VCID处于逻辑0,则swsnk1、swsrc1b闭合并且swsnk1b、swsrc1断开,这会将I2c连接到测量块18(例如,电流测量电路30)。如果VCID处于逻辑1,则swsnk1、swsrc1b断开并且swsnk1b、swsrc1闭合,这会将I1c连接到测量块18。
[0070] 在图8所示的配置中,在测量I1c和I2c时不必停止弛张振荡器16的振荡,因为这些电流是弛张振荡器16的实际充电电流I1和放电电流I2的副本,并且对其实际操作没有影响。因此,图8的配置允许快速测量根据等式7计算Ct所需的所有量。
[0071] 图9是图2的测量电路12的另一示例性实施例的示意图。此处,将弛张振荡器16的实际充电电流I1和放电电流I2馈送到测量块18。以此方式,电容Ct的测量准确度通过消除与复制电流I1、I2相关联的误差而得到改进(这在图8中示出)。为了实现这一点,设置为逻辑0的控制信号VCCT执行以下基本功能:通过将比较器COMP和反馈电阻器R3的输入与弛张振荡器反馈环路(通过断开开关swosc1、swosc2和swR3)断开以停止弛张振荡器16的振荡,以及通过闭合开关swen1b和swen2b以允许将强制的大DC电压施加到比较器COMP的输入。
[0072] 强制的大DC电压的极性由信号VCTI和其相关联的控制反相器INVf1控制。因此,当VCTI处于逻辑0时,INVf1的输出处于逻辑1,开关swfin1、swfin3断开,swfin2、swfin4闭合,比较器COMP的非反相输入处于接地,比较器COMP的反相输入处于VDD,从而使得输出VOUT处于接地,因此闭合swI1b、swI2、断开swI1、swI2b,以此方式将I2作为灌电流发送到测量块18。当VCTI处于逻辑1时,INVf1的输出处于逻辑0,开关swfin1、swfin3闭合,swfin2、swfin4断开,比较器COMP的非反相输入处于VDD,比较器COMP的反相输入处于接地,从而使得输出VOUT处于VDD,因此断开swI1b、swI2、闭合swI1、swI2b,以此方式将I1作为源电流发送到测量块18。
[0073] 与图8中不同,在图9的实施例中,当测量电流I1、I2时,有必要停止弛张振荡器16的振荡,因此频率测量无法与测量I1、I2同时进行,这导致整体测量过程较慢。然而,相对于图8的实施例,存在改进的准确度,因为消除了与电流复制相关联的误差。
[0074] 图10是图4的调谐电路24的调谐算法的流程图。参考上文相对于图8和图9描述的电容测量方法来描述此算法。所述算法始于将晶体振荡器核心20与集成电路10断开(框1000)。然后,将可调整电容器C2连接到弛张振荡器16并设置为其最小值(框1002)。测量电压、电流和频率并用于计算C2的最小值(框1004)。
[0075] C2连接到弛张振荡器16并设置为其最大值(框1006)。测量电压、电流和频率并用于计算C2的最大值(框1008)。然后计算C2最小电容步长值C2STEP(框1010)。通过设计,C2STEP与C1最小电容步长值C1STEP相同。
[0076] 然后,将可调整电容器C1连接到弛张振荡器16并设置为其最小值(框1012)。当连接到C1时,存在板寄生电容CP。测量电压、电流和频率并用于计算(C1+CP)的最小值(框1014)。计算C1CODE以使得(C1+CP+C2LSB*C1CODE)的最小值是晶体振荡器核心20的目标负载电容(框1016)。最后,使用C1CODE来设置C1的值(框1018)。
[0077] 图11是用于测量片上电容的过程的流程图。虚线框表示任选步骤。所述过程在操作1100处开始,其中将目标电容与集成电路的主电路断开。在示例性方面,将目标电容与主电路断开的同时将目标电容连接到弛张振荡器。所述过程在操作1102处继续,其中将目标电容连接到集成电路上的弛张振荡器。
[0078] 所述过程在操作1104处继续,其中测量弛张振荡器的输出。测得的输出可以是电压(例如,阈值电压)、电流(例如,通过弛张振荡器的电流)或频率(例如,弛张振荡器的输出的频率)中的一者或多者。所述过程在操作1106处继续,其中基于测得的输出测量目标电容。所述过程任选在操作1108处继续,其中基于测得的目标电容来调谐目标电容。
[0079] 在示例性方面,目标电容包含与晶体振荡器相关联的两个电容器。如上文关于图10所描述,可依序测量两个电容器的电容,首先测量未连接到寄生电容CP的第二电容器C2。
可基于测得的电容来调谐电容器中的一者或两者。
[0080] 尽管图10和11的操作以一系列示出,但这是出于说明性目的,并且操作未必依据次序。一些操作可能会以不同于所呈现的次序进行。例如,可同时执行操作1100和1102。此外,本公开范围内的过程可包含比图10和11所示的步骤更少或更多的步骤。
[0081] 图12是根据本文公开的实施例的适于实施片上电容测量和/或调谐的计算机系统1200的框图。计算机系统1200包括能够包含固件、硬件和/或执行可用于执行上述任何方法或功能的软件指令的任何计算或电子装置。在这点上,计算机系统1200可以是包含在电子板卡中的电路或多个电路,例如印刷电路板(PCB)、服务器、个人计算机、台式计算机、膝上型计算机、计算机阵列、个人数字助理(PDA)、计算垫、移动装置或任何其它装置,并且可表示例如服务器或用户的计算机。
[0082] 在此实施例中,示例性计算机系统1200包含处理装置1202或处理器、系统存储器1204和系统总线1206。处理装置1202表示一个或多个市售或专属通用处理装置,例如微处理器、中央处理单元(CPU)等。更具体地,处理装置1202可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其它指令集的处理器,或实施指令集的组合的其它处理器。处理装置1202被配置成执行用于执行本文所论述的操作和步骤的处理逻辑指令。
[0083] 在这点上,结合本文公开的实施例描述的各种说明性逻辑块、模块和电路可利用处理装置1202实施或执行,所述处理装置可以是微处理器、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、专用集成电路(ASIC)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其被设计成执行本文所述的功能的任何组合。此外,处理装置1202可以是微处理器,或可以是任何常规处理器、控制器、微控制器或状态机。处理装置1202还可实施为计算装置的组合(例如,DSP和微处理器的组合、多个微处理器、与DSP核心结合的一个或多个微处理器,或任何其它此类配置)。
[0084] 系统存储器1204可包含非易失性存储器1208和易失性存储器1210。非易失性存储器1208可包含只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)等。易失性存储器1210通常包含随机存取存储器(RAM)(例如,动态随机存取存储器(DRAM),例如同步DRAM(SDRAM))。基本输入/输出系统(BIOS)1212可存储在非易失性存储器1208中,并且可包含有助于在计算机系统1200内的元件之间传送信息的基本例程。
[0085] 系统总线1206为系统组件提供接口,所述系统组件包含但不限于系统存储器1204和处理装置1202。系统总线1206可以是若干类型的总线结构中的任一种,其可使用各种市售总线架构中的任一种进一步互连到存储器总线(具有或不具有存储器控制器)、外围总线和/或局部总线。
[0086] 计算机系统1200可另外包含或耦合到非暂时性计算机可读存储介质,例如存储装置1214,其可表示内部或外部硬盘驱动器(HDD)、快闪存储器等。存储装置1214以及与计算机可读介质和计算机可用介质相关联的其它驱动器可提供数据、数据结构、计算机可执行指令等的非易失性存储。尽管上文对计算机可读介质的描述参考了HDD,但应了解,可以由计算机读取的其它类型的介质,例如光盘、磁带、闪存存储器卡、筒匣等,也可以在操作环境中使用,且进一步地,任何此类介质可以包含用于执行所公开的实施例的新颖方法的计算机可执行指令。
[0087] 操作系统1216和任何数目的程序模块1218或其它应用程序可存储在易失性存储器1210中,其中程序模块1218表示可例如通过处理装置1202上的指令1220整体或部分地实施本文中所描述的功能的对应于程序、应用程序、功能等的大量计算机可执行指令。程序模块1218还可驻存在由存储装置1214提供的存储机构上。由此,本文所描述的全部或一部分功能可实施为存储在暂时性或非暂时性计算机可用或计算机可读存储介质上的计算机程序产品,所述存储介质例如存储装置1214、易失性存储器1210、非易失性存储器1208、指令1220等。计算机程序产品包含复杂编程指令,例如复杂计算机可读程序代码,以使处理装置
1202进行实施本文所述功能所必要的步骤。
[0088] 例如用户等操作者也能够通过键盘、例如鼠标的指向装置或例如显示装置的触敏表面,经由输入装置接口1222或远程地通过网络接口、终端程序等经由通信接口1224输入一个或多个配置命令到计算机系统1200。通信接口1224可以是有线或无线的,并且促进以直接或间接的方式经由通信网络与任何数目的装置通信。显示装置等输出装置可耦合到系统总线1206并由视频端口1226驱动。计算机系统1200的额外输入和输出可在适当时通过系统总线1206提供以实施本文中所描述的实施例。
[0089] 描述本文中的任何示例性实施例中描述的操作步骤以提供示例和论述。可以用除了所说明的顺序之外的大量不同顺序执行所描述的操作。此外,单个操作步骤中所描述的操作实际上可在许多不同步骤中执行。另外,示例性实施例中论述的一个或多个操作步骤可组合。
[0090] 本领域的技术人员将认识到对本公开的优选实施例的改进和修改。所有此类改进和修改都认为是在本文公开的概念和以下权利要求的范围内。
QQ群二维码
意见反馈