增益可调低噪声放大器以及射频前端模组 |
|||||||
| 申请号 | CN202310744509.6 | 申请日 | 2023-06-21 | 公开(公告)号 | CN116743088A | 公开(公告)日 | 2023-09-12 |
| 申请人 | 苏州汉天下电子有限公司; | 发明人 | 赖志国; 杨清华; | ||||
| 摘要 | 本 申请 实施例 提供一种增益可调低噪声 放大器 以及射频前端模组，增益可调 低噪声放大器 包括：第一 信号 输入端、第一信号输出端、逻辑控制单元以及第一信号输入端和第一信号输出端之间依次连接的第一级放大 电路 、第二级放大电路和第一增益调节电路；第一级放大电路和第二级放大电路用于对信号依次进行两级放大；第一增益调节电路用于对经两级放大的信号进行衰减；第一增益调节电路包括至少两个增益调节单元，至少两个增益调节单元包括不同的增益档位；逻辑控制单元用于控制第一增益调节电路的工作状态，以调节增益可调低噪声放大器的增益档位。在实现高增益放大的同时，实现了多个增益调节档位的调节，提高了增益调节范围。 | ||||||
| 权利要求 | 1.一种增益可调低噪声放大器，其特征在于，包括：第一信号输入端、第一信号输出端、逻辑控制单元以及第一信号输入端和第一信号输出端之间依次连接的第一级放大电路、第二级放大电路和第一增益调节电路； |
||||||
| 说明书全文 | 增益可调低噪声放大器以及射频前端模组技术领域背景技术[0002] 低噪声放大器(LowNoiseAmplifier，LNA)作为射频接收机关键模块，其增益对接收系统灵敏度及动态范围至关重要。可变增益的低噪声放大器可改善系统动态范围、简化系统设计、降低系统成本。传统的增益可调放大器通过改变输出放大电路的负载电阻的大小来改变LNA输出端负载阻抗大小，从而改变LNA增益。但电阻的变化受限于LNA的电源电压和输出匹配性能等因素，因此，增益可调范围窄。 [0004] 有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种增益可调低噪声放大器以及射频前端模组。 [0005] 第一方面，本申请一实施例提供了一种增益可调低噪声放大器，包括：第一信号输入端、第一信号输出端、逻辑控制单元以及第一信号输入端和第一信号输出端之间依次连接的第一级放大电路、第二级放大电路和第一增益调节电路； [0007] 所述第一级放大电路和第二级放大电路用于对所述信号依次进行两级放大； [0008] 所述第一增益调节电路用于对经所述两级放大的信号进行衰减；所述第一增益调节电路包括至少两个增益调节单元，所述至少两个增益调节单元包括不同的增益档位； [0009] 所述逻辑控制单元用于控制所述第一增益调节电路的工作状态，以调节所述增益可调低噪声放大器的增益档位。 [0010] 结合本申请的第一方面，在一可选实施方式中，所述第一增益调节电路包括第一开关组件和至少一个衰减网络，所述第一开关组件用于在所述逻辑控制单元的控制下控制所述至少一个衰减网络的工作状态，以调节所述第一增益调节电路的增益档位。 [0011] 结合本申请的第一方面，在一可选实施方式中，所述至少一个衰减网络包括：T型衰减网络，包括第一电阻、第二电阻和第三电阻，所述第一电阻和所述第二电阻串联，所述第三电阻的一端连接在所述第一电阻和所述第二电阻之间，所述第三电阻的另一端接射频地；或，所述至少一个衰减网络包括：π型衰减网络，包括第四电阻、第五电阻和第六电阻；所述第四电阻的一端和所述第六电阻的一端之间连接所述第五电阻，所述第四电阻的另一端和所述第六电阻的另一端接射频地。 [0012] 结合本申请的第一方面，在一可选实施方式中，所述至少一个衰减网络包括第一衰减网络和第二衰减网络； [0013] 所述第一衰减网络包括第一电阻、第二电阻和第三电阻；所述第二电阻连接在所述第一电阻的一端和所述第三电阻的一端之间，所述第一电阻的另一端和所述第三电阻的另一端接射频地； [0014] 所述第二衰减网络包括第四电阻、第五电阻和第六电阻；所述第五电阻连接在所述第四电阻的一端和所述第六电阻的一端之间，所述第四电阻的另一端和所述第六电阻的另一端接射频地；所述第二电阻和所述第五电阻串联连接在所述第二级放大电路的信号输出端和所述第一信号输出端之间。 [0015] 结合本申请的第一方面，在一可选实施方式中，所述第一开关组件包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管；所述第一晶体管的源极连接所述第二级放大电路的信号输出端；所述第一晶体管的漏极连接所述第一信号输出端；所述第二晶体管的源极连接所述第二级放大电路的信号输出端；所述第二晶体管的漏极连接所述第五晶体管的源极；所述第五晶体管的漏极连接所述第一信号输出端；所述第一电阻连接在所述第二晶体管的源极和漏极之间；所述第三晶体管的漏极通过所述第二电阻连接所述第二晶体管的源极，所述第三晶体管的源极接射频地；所述第四晶体管的漏极通过所述第三电阻连接所述第二晶体管的漏极，所述第四晶体管的源极接射频地；所述第五电阻连接在所述第五晶体管的源极和漏极之间；所述第六晶体管的漏极通过所述第四电阻连接所述第五晶体管的源极，所述第六晶体管的源极接射频地；所述第七晶体管的漏极通过所述第六电阻连接所述第五晶体管的漏极，所述第七晶体管的源极接射频地；所述第一晶体管的栅极、所述第二晶体管的栅极、所述第三晶体管的栅极、所述第四晶体管的栅极、所述第五晶体管的栅极、所述第六晶体管的栅极和所述第七晶体管的栅极用于接收所述逻辑控制单元的导通控制信号。 [0016] 结合本申请的第一方面，在一可选实施方式中，所述第一级放大电路为至少两级增益可调放大电路，所述逻辑控制单元还用于控制所述第一级放大电路的增益。 [0017] 结合本申请的第一方面，在一可选实施方式中，所述第一级放大电路还包括：第二增益调节电路，用于在所述逻辑控制单元的控制下调节所述第一级放大电路的阻抗值，以调节所述第一级放大电路的增益档位。 [0018] 结合本申请的第一方面，在一可选实施方式中，所述第一级放大电路包括第一共源管和第一共栅管，所述第一共源管的漏极连接所述第一共栅管的源极，所述第一共源管的栅极连接所述第一信号输入端，所述第一共源管的源极通过所述第二增益调节电路接地。 [0019] 结合本申请的第一方面，在一可选实施方式中，所述第二增益调节电路包括电感组件和第二开关组件；所述电感组件包括第一退化电感、第二退化电感和第十四电阻；所述第二开关组件包括第八晶体管和第九晶体管；所述第一退化电感的一端连接所述第一共源管的源极，所述第一退化电感的另一端连接所述第八晶体管的漏极；所述第八晶体管的源极接地；所述第二退化电感的一端连接所述第八晶体管的漏极，所述第二退化电感的另一端通过所述第十四电阻接地；所述第九晶体管的漏极连接所述第二退化电感的另一端，所述第九晶体管的源极接地；所述第八晶体管的栅极和所述第九晶体管的栅极用于接收所述逻辑控制单元的导通控制信号。 [0020] 结合本申请的第一方面，在一可选实施方式中，所述增益可调低噪声放大器还包括：偏置电路，用于向所述第一级放大电路和/或所述第二级放大电路输出工作电压；所述偏置电路用于在所述逻辑控制单元的控制下改变所述工作电压，以调节所述增益可调低噪声放大器的增益档位。 [0021] 结合本申请的第一方面，在一可选实施方式中，所述第一级放大电路和所述第一信号输入端之间设置有输入匹配网络，所述输入匹配网络包括输入匹配调节电路，用于调节所述增益可调低噪声放大器的输入阻抗。 [0022] 结合本申请的第一方面，在一可选实施方式中，所述输入匹配调节电路包括：至少一个调节支路，包括第十二晶体管和第三电容，所述第十二晶体管的源极连接所述第一级放大电路的共源管的栅极，所述第十二晶体管的漏极通过所述第三电容连接所述第一级放大电路的共源管的源极，所述第十二晶体管的栅极用于接收所述逻辑控制单元的导通控制信号。 [0023] 第二方面，本申请实施例提供了一种射频前端模组，包括上述任意一方面的增益可调低噪声放大器。 [0024] 本申请实施例所提供的增益可调低噪声放大器以及射频前端模组，通过采用第一增益调节电路对两级放大电路进行多个增益档位的调节；如此，在满足两级放大电路高增益的同时，解决了其增益调节范围窄的技术问题，大大提高了其增益调节范围。通过采用第二增益调节电路对第一级放大电路的阻抗进行调节，进一步提高了两级放大电路的增益调节范围。 [0026] 此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中： [0027] 图1为本申请一实施例提供的增益可调低噪声放大器的示意图一； [0028] 图2为本申请一实施例提供的第一增益调节电路的示意图一； [0029] 图3a为本申请一实施例提供的第一增益调节电路的示意图二； [0030] 图3b为本申请一实施例提供的第一增益调节电路的示意图三； [0031] 图3c为本申请一实施例提供的第一增益调节电路的示意图四； [0032] 图4为本申请一实施例提供的第一增益调节电路的示意图五； [0033] 图5为本申请一实施例提供的增益可调低噪声放大器的示意图二； [0034] 图6为本申请一实施例提供的增益可调低噪声放大器的示意图三； [0035] 图7为本申请一实施例提供的第一偏置电路的示意图； [0036] 图8为本申请一实施例提供的第二偏置电路的示意图。 具体实施方式[0037] 为使本申请的技术方案和有益效果能够更加明显易懂，下面通过列举具体实施例的方式，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。 [0039] 可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。当描述“第一”时，并不表示必然存在“第二”；而当讨论“第二”时，也并不表明本申请必然存在第一元件、部件、区、层或部分。在此使用时，单数形式的“一”、“一个”和“所述/该”也可能意图包括复数形式，除非上下文清楚指出另外的方式。“多个”的含义是两个以上，除非另有明确具体的限定。还应明白术语“包括”，当在该说明书中使用时，确定所述特征的存在，但不排除一个或更多其它的特征的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。 [0040] 可以理解，本申请上下文中“连接”表示被连接的一端与连接至的一端之间相互具有电信号或数据的传递，可理解为“电连接”、“通信连接”等。本申请上下文中“A与B直接连接”表示A和B之间不包括除导线以外的其他元器件。 [0041] 首先，请参考图1。本申请实施例提供一种增益可调低噪声放大器，包括：第一信号输入端01、第一信号输出端02、逻辑控制单元30以及第一信号输入端01和第一信号输出端02之间依次连接的第一级放大电路10、第二级放大电路20和第一增益调节电路40。第一信号输入端01用于输入信号。第一信号输出端02用于输出信号。输入信号可以为射频信号。可选的，第一信号输出端02与负载连接。 [0042] 第一级放大电路10和第二级放大电路20用于对信号依次进行两级放大。通过采用两级放大电路，实现了对输入信号的高增益放大，提高了噪声可调空间。 [0043] 第一增益调节电路40用于对经两级放大的信号进行衰减。可选的，第一增益调节电路40采用无源衰减器。第一增益调节电路40包括至少两个增益调节单元，不同增益调节单元具有不同的增益档位。可选的，不同增益调节单元的阻抗不同。第一增益调节电路40在逻辑控制单元30的控制下选择不同的增益调节单元对信号进行不同程度的衰减。 [0044] 逻辑控制单元30用于控制第一增益调节电路40的工作状态，以选择第一增益调节电路40的增益档位。可选的，第一增益调节电路包括至少两个增益调节单元，分别对应不同的增益档位。若第一增益调节电路40中第一增益调节单元41处于工作状态，采用第一增益调节单元41对信号进行衰减，若第二增益调节单元42处于工作状态，采用第二增益调节单元42对信号进行衰减，从而实现低噪声放大器的增益可调节。 [0045] 可选的，增益调节单元的数量可以根据需要调整。图2示出了包括四个增益调节单元的实施例，包括第一增益调节单元41、第二增益调节单元42、第三增益调节单元43和第四增益调节单元44，分别通过控制信号S1、S2、S3和S4输入端接收逻辑控制单元30的控制信号，以控制第一增益调节单元41、第二增益调节单元42、第三增益调节单元43和第四增益调节单元44是否处于工作状态。第一增益调节单元41、第二增益调节单元42、第三增益调节单元43和第四增益调节单元44的增益档位不同。第一增益调节电路40的信号输入端401连接第二级放大电路20，信号输出端402连接第一信号输出端02。 [0046] 本实施例的低噪声放大器的工作过程如下： [0047] 采用两级放大电路对输入的信号进行高增益放大。采用第一增益调节电路40对经两级放大的信号进行衰减。第一增益调节电路40包括至少两个不同的增益调节单元，包括不同的增益档位/模式。不同增益调节单元的阻抗不同，因而采用不同增益调节单元对信号进行衰减的程度亦不同。当需要对低噪声放大器的增益档位进行调节时。逻辑控制单元30通过控制不同的增益调节单元处于工作状态，选择不同的增益档位/模式对信号进行增益调节，对信号进行不同程度的衰减，以实现不同增益模式或增益档位的调节。例如，当第一增益调节单元41导通时，信号通过第一增益单元调节单元41实现第一增益档处理；当第二增益单元调节单元42导通时，信号通过第二增益调节单元42实现第二增益档处理；当第三增益调节单元43导通时，信号通过第三增益调节单元43实现第三增益档处理；当第四增益调节单元44导通时，信号通过第四增益调节单元44实现第四增益档处理。 [0048] 如此，本实施例的低噪声放大器在满足高增益放大的同时，实现了多个增益档位的调节，大大提高了其增益调节档位和调节范围。实现了3.3G～4.2GHz频率下(后仿结果)最高增益达到21dB以上，输入匹配输出匹配良好。在3.8GHz频率处，增益可达23.5dB。1dB压缩点达到‑23dBm。噪声在1.4dB以内，匹配良好。 [0049] 本申请实施例中的晶体管以绝缘栅型场效应管(MOSFET，简称MOS管)为例进行介绍，但本申请的实施例并不限于此，还可采用其他类型的晶体管，例如结型晶体管(BJT)或结型场效应晶体管(JFET)等，本申请对此无限制。 [0050] 参考图3和图4，在一可选实施方式中，第一增益调节电路40包括第一开关组件和至少一个衰减网络。第一开关组件用于在逻辑控制单元30的控制下控制衰减网络的工作状态，以选择所述第一增益调节电路40的增益模式/档位，从而实现不同增益档位的调节。可选的，衰减网络包括π型衰减网络或T型衰减网络。 [0051] 图3a和图3b示出了第一增益调节电路包括第一开关组件和一个衰减网络的可能的实施例，其具有两个增益模式，通过控制第一开关组件的导通与否控制衰减网络是否工作，从而实现两个增益模式的选择。首先参考图3a，第一开关组件包括第一晶体管M41。M41构成第一增益调节单元。衰减网络采用T型衰减网络，包括第一电阻R41、第二电阻R42和第三电阻R43。R41和R42串联后，连接在第一增益调节电路40的信号输入端401和信号输出端402之间。R43的一端连接在R41和R42之间，R43的另一端接射频地GNDRFX。M41的源极连接第一增益调节电路40的信号输入端401，M41的漏极连接第一增益调节电路40的信号输出端 402。R41、R42和R43构成第二增益调节单元。M41的栅极通过控制信号S1输入端接收逻辑控制单元30的导通控制信号。 [0052] 参考图3b，衰减网络采用π型衰减网络，包括第四电阻R44、第五电阻R45和第六电阻R46。R45连接在R44的一端和R46的一端之间。R44的另一端和R46的另一端接射频地GNDRFX。M41的源极连接第一增益调节电路40的信号输入端401，M41的漏极连接第一增益调节电路40的信号输出端402。R44、R45和R46构成第二增益调节单元。M41的栅极通过控制信号S1输入端接收逻辑控制单元30的导通控制信号。 [0053] 当M41接收到的导通控制信号电平大于M41的导通电压时，M41导通，信号从信号输入端401流经M41的源极和漏极，从信号输出端402输出。此时信号不衰减，为第一增益调节电路的第一增益档位，增益为零。当M41接收到的导通控制信号电平小于M41的导通电压时，M41不导通，信号从信号输入端401流经由R41、R42和R43构成的T型衰减网络和/或由R44、R45和第六电阻R46构成的π型衰减网络而被衰减，从信号输出端402输出。此时为第一增益调节电路的第二增益档位，信号被衰减。第二增益模式的增益档位可通过R41、R42和R43的阻值进行设置。 [0054] 在另一种可能的实施方式中，第一开关组件包括第一晶体管M41、第二晶体管M42和第三晶体管M43，分别与上述衰减网络的三个电阻并联，用于控制衰减网络的工作状态。以图3a的T型衰减网络为例，参见图3c，M41的源极和漏极分别连接在R41的两端，M42的源极和漏极分别连接在R42的两端，M43的源极和漏极分别连接在R43的两端。M41、M42和M43的栅极用于分别接收控制信号S1、S2和S3。当S1、S2和S3电平为高电平，高于M41、M42和M43的导通电压时，衰减网络处于不工作，此时信号不衰减，为第一增益调节电路的第一增益档位/模式；当S1、S2和S3电平为低电平，低于M41、M42和M43的导通电压时，衰减网络工作，对信号进行衰减，为第一增益调节电路的第二增益档位/模式。对于衰减网络为π型衰减网络的情形，三个晶体管的连接方式与下文图4相同。 [0055] 图4示出了第一增益调节电路包括两个衰减网络的一种可能的实施例，包括第一衰减网络和第二衰减网络，包括四个增益档位。第一衰减网络包括第一电阻R41、第二电阻R42和第三电阻R43。R41的一端和R43的一端之间连接R42。R41的另一端和R43的另一端接射频地GNDRFX。第二衰减网络包括第四电阻R44、第五电阻R45和第六电阻R46。R44的一端和R46的一端之间连接R45。R44的另一端和R46的另一端接射频地GNDRFX。R42和R45串联连接在第一增益调节电路40的信号输入端401和信号输出端402之间。 [0056] 图4示出了第一衰减网络和第二衰减网络均采用π型衰减网络。可选的，第一衰减网络和第二衰减网络可均采用T型衰减网络；或者第一衰减网络采用T型衰减网络，第二衰减网络采用π型衰减网络；或者第一衰减网络采用π型衰减网络，第二衰减网络采用T型衰减网络。可选的，衰减网络的数量为三个以上，例如还包括第三衰减网络和/或第四衰减网络等等，根据需要进行选择。衰减网络的拓扑结构采用T型或π型均可。 [0057] 第一开关组件包括第一晶体管M41、第二晶体管M42、第三晶体管M43、第四晶体管M44、第五晶体管M45、第六晶体管M46和第七晶体管M47。M41的源极通过信号输入端401连接第二级放大电路20的信号输出端；M41的漏极通过信号输出端402连接第一信号输出端02；M42的源极通过信号输入端401连接第二级放大电路的信号输出端；M42的漏极连接M45的源极；M45的漏极连接第一信号输出端02；R41连接在M42的源极和漏极之间。M43的漏极通过R42连接M42的源极，M43的源极接射频地GNDRFX。M44的漏极通过R43连接M42的漏极，M44的源极接射频地GNDRFX。R45连接在M45的源极和漏极之间。M46的漏极通过R44连接M45的源极，M46的源极接射频地GNDRFX；M47的漏极通过R46连接M45的漏极，M47的源极接射频地GNDRFX。M41的栅极、M42的栅极、M43的栅极、M44的栅极、M45的栅极、M46的栅极和M47的栅极分别用于接收逻辑控制单元30的导通控制信号。 [0058] M41的栅极用于接收逻辑控制单元30的导通控制信号S1。M42的栅极用于接收逻辑控制单元30的导通控制信号S2_INV。M43的栅极和M44的栅极用于接收逻辑控制单元30的导通控制信号S2。M45的栅极用于接收逻辑控制单元30的导通控制信号S3_INV。M46的栅极和M47的栅极用于接收逻辑控制单元30的导通控制信号S3。可选的，S2_INV与S2反向，当S2_INV为高电平时，S2为低电平；当S2_INV为低电平时，S2为高电平。S3_INV与S3相反，当S3_INV为高电平时，S3为低电平；当S3_INV为低电平时，S3为高电平。 [0059] M41构成第一增益调节单元41。M42、M43、M44、R41、R42、R43构成第二增益调节单元42。M45、M46、M47、R44、R45、R46构成第三增益调节单元43。M42、M43、M44、M45、M46、M47、R41、R42、R43、R44、R45、R46构成第四增益调节单元44。 [0060] 可选的，M41的栅极通过第七电阻R411连接控制信号S1输入端。M42的栅极通过第八电阻R421连接控制信号S2_INV输入端。M43的栅极通过第九电阻R424连接控制信号S2输入端。M44的栅极通过第十电阻R426连接控制信号S2输入端。M45的栅极通过第十一电阻R431连接控制信号S3_INV输入端。M46的栅极通过第十二电阻R434连接控制信号S3输入端。M47的栅极通过第十三电阻R435连接控制信号S3输入端。R411、R421、R424、R426、R431、R434和R435一方面可以防止M41、M42、M43、M44、M45、M46和M47由于充放电电流过大而烧坏；另一方面可以调节晶体管的充放电速度。栅极电阻的等效时间常数决定了晶体管开关的转换时间。当栅极电阻增大时，晶体管开关切换速度变慢。通过选择合适的栅极电阻值加快充放电速度。 [0061] 第一增益调节电路40工作过程如下： [0062] 第一增益模式下，S1为高电平，高于M41的导通电压，M41导通，第一增益调节单元41导通，信号从信号输入端401流入，经M41的源极和漏极后，从信号输出端402输出，第一增益调节电路40不对信号进行衰减，如此实现对信号的第一增益档处理。 [0063] 第二增益模式下，S1为低电平、S2为高电平、S2_INV为低电平且S3为低电平，S3_INV为高电平第一增益调节单元41不导通，M42、M43、M44和M45导通，第二增益调节单元42处于工作状态，第三增益调节单元43不工作。信号从信号输入端401经M42的源极和漏极后，经由R41、R42和R43形成的衰减网络从信号输出端402输出。经第二增益调节单元42的衰减实现对信号的第二增益档处理。可选的，第二增益档的增益例如是‑3dB。 [0064] 第三增益模式下，S1为低电平、S2为低电平、S2_INV为高电平且S3为高电平，S3_INV为低电平，第一增益调节单元41不导通，M42、M45、M46和M47导通，第三增益调节单元43处于工作状态，第二增益调节单元42不工作。信号从信号输入端401经M42的源极和漏极后，经由R44、R45和R46形成的衰减网络从信号输出端402输出。经第三增益调节单元43的衰减实现对信号的第三增益档处理。第三增益档的增益与第二增益档的增益不同。可选的，第三增益档的增益例如是‑6dB。 [0065] 第四增益模式下，S1为低电平、S2为高电平、S3为高电平，S2_INV和S3_INV为低电平，第二增益调节单元42和第三增益调节单元43处于工作状态。信号从信号输入端401依次经R41、R42和R43形成的衰减网络，和R44、R45和R46形成的衰减网络，从信号输出端402输出。经第二增益调节单元42和第三增益调节单元43的衰减，实现对信号的第四增益档处理。可选的，第四增益的增益例如是‑9dB。 [0066] 如上所述，通过采用第一增益调节电路40实现了多个增益档的调节，在实现高增益放大的同时，扩大了增益可调节档位和调节范围。通过逻辑控制单元30直接调节增益挡位而无需改变偏置电路的参考电流，简单直接控制第一增益调节电路40来调节增益挡位，简化了增益挡位的调节，提高了增益挡位调节的灵活性。通过对第一增益调节电路40的控制可实现‑3dB～‑9dB的增益调节，例如‑3dB、‑6dB和‑9dB的增益衰减。可选的，通过设置各个增益调节单元的衰减网络的阻抗，以设置各个增益调节单元或不同增益模式的增益值。可选的，通过调节第一开关组件的尺寸以减小第一增益调节电路40对第一级放大电路10和第二级放大电路20性能的影响。 [0067] 参考图5，在一可选实施方式中，第一级放大电路10为至少两级增益可调放大电路，逻辑控制单元30还用于控制第一级放大电路10的增益。可选的，第一级放大电路10采用共源共栅结构，包括第一共源管M11和第一共栅管M12。第一级放大电路10还包括：第二增益调节电路11，用于在逻辑控制单元30的控制下调节第一级放大电路10的阻抗值，以调节第一级放大电路10的增益档位。M11的漏极连接M12的源极。M12的漏极连接电源VDD。M11的源极通过第二增益调节电路接地。M11和M12的栅极分别用于接收偏置电路输出的工作电压VG1U和VG1D。M11的栅极还用于连接第一信号输入端01。 [0068] 第二增益调节电路11包括电感组件和第二开关组件。电感组件包括第一退化电感L11、第二退化电感L12和第十四电阻R11。M11的源极依次通过相互串联的L11、L12和R11后接地。第二开关组件包括第八晶体管M13和第九晶体管M14。L11的一端连接M11的源极，L11的另一端连接M13的漏极。M13的源极接地。L12的一端连接M13的漏极，L12的另一端通过R11接地。M14的漏极连接L12的另一端，M14的源极接地。M13的栅极和M14的栅极分别用于接收逻辑控制单元30的导通控制信号VA_buf1和VA_buf2。 [0069] 可选的，第二级放大电路20采用共源共栅结构，包括第二共源管M21、第二共栅管M22和第十晶体管M23。M21的漏极连接M22的源极。M22的漏极连接电源VDD。M21的源极连接M23的漏极。M21的栅极连接M12的漏极。M23的源极接地。M21的栅极和M22的栅极分别用于接收偏置电路输出的工作电压VG2U和VG2D。M21的漏极还用于连接第一信号输出端02。M23的栅极用于接收逻辑控制单元30输出的导通控制信号VA_buf，以便控制第二级放大电路的导通与否。 [0070] 第二增益调节电路11的工作过程如下： [0071] 作为控制电位控制开关，当VA_buf、VA_buf1和VA_buf2都为高电平时，第一放大电路10和第二放大电路20导通，此时为第一放大电路10的最高增益档。第一级放大电路的退化电感为L11，电感组件的阻抗值由L11决定。当VA_buf1为低电平，VA_buf2为高电平，VA_buf为高电平时，M13不导通，M14导通，第一级放大电路的退化电感为L11和L12，电感组件的阻抗值由L11和L12决定，此时低噪声放大器的增益下降一档位。当VA_buf1为低电平，VA_buf2为低电平，VA_buf为高电平时，电感组件包括L1、L2和R1，电感组件的阻抗值由L11、L2和R1决定，此时低噪声放大器的增益再次下降一档位。当VA_buf、VA_buf1和VA_buf2都为低电平时，低噪声放大器关断。 [0072] 通过串联电阻R1，还可起到调节输入阻抗，从而调节增益档位的作用。 [0073] 本申请实施例的增益档位的可能的调节方式包括：通过控制第一增益调节电路40的工作状态实现不同增益档位的调节；或者通过控制第二增益调节电路11的阻抗实现不同增益档位的调节。在另一种可能的方式中，通过控制第一增益调节电路40和第二增益调节电路11相结合的方式实现不同增益档位的调节。可选的，前三个增益档可直接通过第一增益调节电路40实现增益的递减，后几个低增益档可以通过第二增益调节电路11来控制增益档位。通过结合第二增益调节电路11，实现了多个增益档位的调节，与第一增益调节电路40相搭配，可调增益档位达6个以上，进一步扩大了低噪声放大器的增益调节档位和调节范围。可选的，最低增益档参考电流为1mA，增益达‑7dB，匹配良好，输入三阶交调截取点(IIP3)达到‑7dBm。 [0074] 参考图6，在一可选实施方式中，增益可调低噪声放大器还包括：偏置电路，用于向第一级放大电路10和/或第二级放大电路20输出工作电压。偏置电路用于在逻辑控制单元30的控制下改变该工作电压，以调节低噪声放大器的增益档位。可选的，偏置电路包括第一偏置电路51和第二偏置电路52，分别用于向第一级放大电路10和第二级放大电路20输出工作电压。 [0075] 参考图7，第一偏置电路51包括参考电流输入端Iref1、工作电压输出端、电压转换单元、第十四晶体管M511、第十五晶体管M512、第十六晶体管M513和第十七晶体管M514。电压转换单元用于将通过参考电流输入端Iref1接收到的电流转换为工作电压后，输出至第一级放大电路10的共源管和共栅管。可以理解的是，工作电压输出端的数量与共源管和共栅管的数量匹配。以图5为例，第一级放大电路10包括第一共源管M11和第一共栅管M12，电压转换单元将第一工作电压VG1D和第二工作电压VG1U分别输出至第一共源管M11和第一共栅管M12的栅极。 [0076] 可选的，MOS管M511和M512采用二极管连接方式，形成第一MOS二极管M511和第二MOS二极管M512。MOS二极管作用在于释放静电，提高电路的品质和可靠性。MOS管M513的漏极和源极相连以形成第二MOS电容M513。MOS管M514的漏极和源极相连以形成第二MOS电容M514。MOS电容起到滤波作用。电压转换单元包括至少一个电阻，输入参考电流流经电压转换单元后形成压降，从而将电流转换为工作电压。 [0077] 如图7所示，第一偏置电路51的电压转换单元包括第二十电阻R511、第二十一电阻R512、第二十二电阻R513、第二十三电阻R514和第二十四电阻R515。M511的漏极和栅极相连后连接至参考电流输入端Iref1。M511的源极与M512的漏极和栅极连接。M511的栅极依次通过R511和R512连接至第二工作电压VG1U的输出端。M512的源极连接模拟地GND1。M512的栅极依次通过R513、R514和R515连接至第一工作电压VG1D的输出端。M513的栅极连接在R514和R515之间。M514的栅极连接第二工作电压VG1U的输出端。M513和M514的漏极及源极均连接模拟地GND1。可选的，R511和R512采用一个电阻代替；R513和R514采用一个电阻代替。 [0078] 可选的，第一偏置电路51和第二偏置电路52的结构相同。参考图8，第二偏置电路52包括参考电流输入端Iref2、工作电压输出端、电压转换单元、第十八晶体管M521、第十九晶体管M522、第二十晶体管M523和第二十一晶体管M524。电压转换单元用于将通过参考电流输入端Iref1接收到的电流转换为工作电压后，输出至第二级放大电路20输出至的共源管和共栅管。可以理解的是，工作电压输出端的数量与第二级放大电路20的共源管和共栅管的数量匹配。以图5为例，第二级放大电路20包括第二共源管M21和第二共栅管M22，第二偏置电路52分别向M21和M22的栅极输出第三工作电压VG2D和第四工作电压VG2U。 [0079] 可选的，第二偏置电路52的电压转换单元包括第二十五电阻R521、第二十六电阻R522、第二十七电阻R523、第二十八电阻R524和第二十九电阻R525。可选的，R521和R522采用一个电阻代替；R523和R524采用一个电阻代替。 [0080] 可选的，第二偏置电路52和第一偏置电路51为同一个偏置电路，第一工作电压VG1D输出端与第三工作电压VG2D输出端相同，第二工作电压输出端VG1U与第四工作电压VG2U输出端相同。可选的，R515和R525的阻值为10KΩ～30KΩ，例如20KΩ。 [0081] 可选的，参考电流输入端Iref1和Iref2连接至逻辑控制单元30。通过逻辑控制单元30控制参考电流的大小，从而改变偏置电路所输出的工作电压，以调节增益可调低噪声放大器的增益档位。每个增益挡位均可调节。可选的，参考电流为10～20mA，例如15.5mA。可选的，第一偏置电路51的参考电流为10mA，第二偏置电路52的参考电流为6mA，实现了高增益，以及噪声可调空间大。 [0082] 可选的，逻辑控制单元30采用MIPI数字控制器。采用两个寄存器各三位控制字控制电流源电路，可输出2路8种电流值，进而改变偏置电路的参考电流，改变偏置电路提供给第一级放大电路10和第二级放大电路20的工作电压，实现不同增益档位的调节。可选的，最低增益档参考电流为1mA，增益达‑7dB，匹配良好，输入三阶交调截取点(IIP3)达到‑7dBm。 [0083] 参考图5和图6，第一级放大电路10和第二级放大电路20之间设置有级间匹配电路80，用于实现第一级放大电路10和第二级放大电路20之间的阻抗匹配。级间匹配电路80包括第一电容C81，设置于M12的漏极与M21的栅极之间。级间匹配电路80和第二级放大电路20的信号输出端222之间设置有补偿电路90，用于调节增益可调低噪声放大器的输出匹配，以及高频增益。可选的，补偿电路90包括密勒补偿单元，其包括第二电容C91。可选的，密勒补偿单元还包括第十六电阻R91，其与第二电容C91相互串联。 [0084] 可选的，电源电压VDD为1～3V。可选的，电源电压VDD约为1.2V。 [0085] 参考图5和图6，在一可选实施方式中，第一级放大电路10和第一信号输入端01之间设置有输入匹配网络60，包括输入匹配调节电路61，用于有效调节低增益挡位的输入匹配。可选的，低增益挡位为除了最高增益档位外的其他增益档位。输入匹配调节电路61包括至少一个调节支路，用于根据增益档位调节相应的输入阻抗。调节支路的数量根据增益档位的高低进行设置。图5示出了包括两个调节支路的实施例，第一调节支路包括串联连接的第十二晶体管M27和第三电容C23。M27的源极连接M11的栅极，M27的漏极通过第三电容C23连接M11的源极，M27的栅极用于接收逻辑控制单元30的导通控制信号。第二调节支路包括第十三晶体管M26和第五电容C22。M26的源极连接M11的栅极，M26的漏极通过C22连接M11的源极，M26的栅极用于接收逻辑控制单元30的导通控制信号。 [0086] 在输入匹配网络60中引入两个逻辑控制位，M26和/或M27在逻辑控制单元30的控制下导通，将C23和/或C22接入M11的栅极和源极之间，M11的栅极和源极之间的电容增大，以调节第一级放大电路10的输入匹配。输入匹配网络60还包括第三电感L22和第四电容C24。L22和C24依次串联在第一信号输入端01和M11的栅极之间。M27的源极连接在第四电容C24和M11的栅极之间。M27的漏极通过C23与M11的源极连接。M26的源极连接在第四电容C24和M11的栅极之间。M26的漏极通过C22与M11的源极连接。M27和M26的栅极接收到高电平时，导通，M11栅极和源极之间的电容增大，实现了输入匹配的调节。可选的，在除最高增益档位的其他较低增益档位，控制输入匹配调节电路进行输入匹配调节。 [0087] 可选的，L22放在片外(die外)，用于减小噪声。可选的，电感采用贴片电感。可选的，采用Q值较高的电感，例如3nH。 [0088] 参考图5和图6，在一可选实施方式中，第二级放大电路20和第一信号输出端02之间设置有输出匹配网络70。输出匹配网络70包括第四电感L71、第五电感L72和第六电容C75。L71连接于M12漏极和电压VDD之间。L72连接于M22和电压VDD之间。C75连接于第二级放大电路20的信号输出端222与第一信号输出端02之间。 [0089] 本申请实施例还提供了一种射频前端模组，包括上述任意一方面的增益可调低噪声放大器。可选的，该射频前端FEM芯片还可包括功率放大器(PA)、单刀双掷开关(SPDT)。可选的，该射频前端模组芯片采用GlobalFoundrySOI工艺实现。 [0090] 以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。 |
||||||
QQ群二维码
意见反馈
意见反馈