一种射频功率放大器及其功率控制电路专利检索-放大的控制专利检索查询-专利查询网

一种射频功率放大器及其功率控制电路
申请号	CN201711209924.2	申请日	2017-11-28	公开(公告)号	CN109842389B	公开(公告)日	2023-08-22
申请人	锐迪科微电子(上海)有限公司;			发明人	陈文斌; 李啸麟; 韩克武; 方俊平; 刘刚;
摘要	本申请公开了种射频功率放大器的功率控制电路，主要由一个低压差稳压器、两个电流源、两个电流比较器组成。低压差稳压器根据控制电压输出供电电压和/或供电电流为功率晶体管供电。电流源一产生基准电流一。电流源二产生基准电流二。电流比较器一中产生与供电电流成比例的镜像电流一。电流比较器一根据镜像电流一与基准电流一的比较结果，或者向低压差稳压器输出电流，或者从低压差稳压器抽取电流。电流比较器二中产生与供电电流成比例的镜像电流二。电流比较器二根据镜像电流二与基准电流二的比较结果，向低压差稳压器输出电流。本申请针对天线端阻抗失配，一方面改善了射频功率放大器的输出功率平坦度，另一方面避免了晶体管被大电流损坏。
权利要求	1.一种射频功率放大器的功率控制电路，其特征是，所述功率控制电路主要由一个低压差稳压器、两个电流源、两个电流比较器组成；低压差稳压器根据控制电压输出供电电压和/或供电电流为射频功率放大器中的功率晶体管供电；电流源一产生基准电流一；电流源二产生基准电流二；电流比较器一中包含晶体管二，该晶体管二与低压差稳压器中的晶体管一构成电流镜一，电流镜一产生与供电电流成比例的镜像电流一；电流比较器一根据镜像电流一与基准电流一的比较结果，或者向低压差稳压器输出电流，或者从低压差稳压器抽取电流；电流比较器二中包含晶体管三，该晶体管三与低压差稳压器中的晶体管一构成电流镜二，电流镜二产生与供电电流成比例的镜像电流二；电流比较器二根据镜像电流二与基准电流二的比较结果，向低压差稳压器输出电流。 2.根据权利要求1所述的射频功率放大器的功率控制电路，其特征是，当镜像电流一小于基准电流一时，电流比较器一从低压差稳压器抽取电流，抬高供电电压；当镜像电流一大于基准电流一时，电流比较器一向低压差稳压器输出电流，降低供电电压。 3.根据权利要求1所述的射频功率放大器的功率控制电路，其特征是，当镜像电流二大于基准电流二时，电流比较器二向低压差稳压器输出电流，降低供电电压；当镜像电流二小于基准电流二时，电流比较器二既不向低压差稳压器输出电流，也不从低压差稳压器抽取电流。 4.根据权利要求1所述的射频功率放大器的功率控制电路，其特征是，所述低压差稳压器由一个运算放大器、PMOS管一、电阻一和电阻二构成；控制电压连接运算放大器的反相输入端，运算放大器的输出端连接PMOS管一的栅极；电阻一和电阻二之间的FB节点连接运算放大器的正相输入端；PMOS管一、电阻一和电阻二依次级联在电源电压和地之间；PMOS管一的源极连接电源电压；PMOS管一的漏极连接电阻一，同时作为低压差稳压器的输出端，也是整个功率控制电路的输出端。 5.根据权利要求4所述的射频功率放大器的功率控制电路，其特征是，所述电流比较器一至少包括PMOS管二，PMOS管二与PMOS管一构成了电流镜一；运算放大器的输出端连接PMOS管二的栅极；PMOS管二的源极连接电源电压；PMOS管二的漏极输出镜像电流一；电流比较器一的输出端反馈至低压差稳压器。 6.根据权利要求4所述的射频功率放大器的功率控制电路，其特征是，所述电流比较器二至少包括PMOS管三，PMOS管三与PMOS管一构成了电流镜二；运算放大器的输出端连接PMOS管三的栅极；PMOS管三的源极连接电源电压；PMOS管三的漏极输出镜像电流二；电流比较器二的输出端反馈至低压差稳压器。 7.根据权利要求5或6所述的射频功率放大器的功率控制电路，其特征是，PMOS管三的尺寸大于PMOS管二的尺寸。 8.根据权利要求1所述的射频功率放大器的功率控制电路，其特征是，所述电流比较器一中还包含电流镜三，用来产生与基准电流一成比例的镜像电流三；电流比较器一根据镜像电流一与镜像电流三的比较结果，或者向低压差稳压器输出电流，或者从低压差稳压器抽取电流；所述电流比较器二中还包含电流镜四，用来产生与基准电流二成比例的镜像电流四；电流比较器二根据镜像电流二与镜像电流四的比较结果产生补偿电流二；电流比较器二中还包含电流镜五、电流镜六，补偿电流二经过电流镜五、电流镜六后得到补偿电流三，向低压差稳压器输出电流。 9.根据权利要求8所述的射频功率放大器的功率控制电路，其特征是，当镜像电流一小于镜像电流三时，电流比较器一从低压差稳压器抽取电流，提高了供电电压；当镜像电流一大于镜像电流三时，电流比较器一向低压差稳压器输出电流，降低了供电电压。 10.根据权利要求8所述的射频功率放大器的功率控制电路，其特征是，当镜像电流二小于镜像电流四时，电流比较器二不向NMOS管三输出电流，不对低压差稳压器产生影响；当镜像电流二大于镜像电流四时，电流比较器二从B节点向NMOS管三输出补偿电流二；该补偿电流二依次经过电流镜五、电流镜六后，向低压差稳压器输出补偿电流三。 11.根据权利要求8所述的射频功率放大器的功率控制电路，其特征是，所述电流比较器一由PMOS管二、NMOS管五和NMOS管六构成；电流源一与NMOS管五依次级联在电源电压和地之间，电流源一输出的基准电流一流经NMOS管五；PMOS管二与NMOS管六依次级联在电源电压和地之间；PMOS管二与NMOS管六之间的A节点反馈至低压差稳压器；PMOS管二与PMOS管一构成了电流镜一，向A节点输出镜像电流一；NMOS管五与NMOS管六构成电流镜三，NMOS管六流过镜像电流三。 12.根据权利要求8所述的射频功率放大器的功率控制电路，其特征是，所述电流比较器二由PMOS管三、四个NMOS管、二个PMOS管构成；电流源二与NMOS管一依次级联在电源电压和地之间，电流源二输出的基准电流二流经NMOS管一；PMOS管三与NMOS管二依次级联在电源电压和地之间；PMOS管三与NMOS管二之间称为B节点，B节点连接NMOS管三；PMOS管三与PMOS管一构成了电流镜二，向B节点输出镜像电流二；NMOS管一与NMOS管二构成电流镜四，NMOS管二流过镜像电流四；NMOS管三与NMOS管四构成了电流镜五；PMOS管四与PMOS管五构成了电流镜六；B节点依次通过电流镜五、电流镜六后反馈至低压差稳压器。 13.一种射频功率放大器，其特征是，包括如权利要求1至12中任一项所述的功率控制电路，还包括放大电路和输出匹配电路；放大电路中包括一个或多个级联的功率晶体管，对射频输入信号执行放大；功率控制电路根据控制电压生成供电电压为放大电路中的功率晶体管供电；输出匹配电路对放大电路输出的射频信号进行阻抗匹配。
说明书全文	一种射频功率放大器及其功率控制电路技术领域 [0001] 本申请涉及一种射频功率放大器，特别是涉及一种射频功率放大器的功率控制电路。背景技术 [0002] 一般的功率放大器基本保持恒定的增益，输出功率与输入功率成正比，这种功率放大器被称为线性功率放大器。如果其中的功率晶体管为双极性晶体管（BJT），则功率晶体管工作在放大（active）区。 [0003] 有一种功率放大器的输出功率主要由功率晶体管的集电极和/或基极的偏置电压和/或偏置电流来决定，这种功率放大器被称为饱和功率放大器。如果其中的功率晶体管为双极性晶体管，则功率晶体管工作在饱和（saturation）区。饱和功率放大器包含有功率控制电路，用来根据控制信号调节提供给功率晶体管的偏置电压和/或偏置电流，进而调节功率晶体管的输出功率。 [0004] 请参阅图1，这是一种饱和功率放大器，主要由放大电路1、功率控制电路2和输出匹配电路3组成。放大电路1中包括一个或多个级联的功率晶体管11至13。功率晶体管11至13例如是双极性晶体管、场效应管（FET）、MOS管（MOSFET）、赝晶高电子迁移率晶体管（pHEMT）等，用来对射频输入信号RFin执行放大功能。功率控制电路2用来根据控制电压Vramp生成与控制电压Vramp的大小相关的供电电压Vout，供电电压Vout为放大电路1中的功率晶体管11至13供电。控制电压Vramp决定了功率控制电路2的输出电压Vout，也就是放大电路1中的功率晶体管11至13的供电电压Vout，进而决定了GSM功率放大器的输出功率。输出匹配电路3用来对放大电路1输出的射频信号进行阻抗匹配，输出射频输出信号RFout。 [0005] 请参阅图2，这是一种现有的功率控制电路2，仅由一个低压差稳压器（Low Dropout regulator，LDO）21实现。所述低压差稳压器21由一个运算放大器OPA、一个PMOS管P1和两个电阻R1、R2构成。控制电压Vramp连接运算放大器OPA的反相输入端，运算放大器OPA的输出端连接PMOS管一P1的栅极。电阻一R1和电阻二R2之间的FB节点连接运算放大器OPA的正相输入端。PMOS管一P1、电阻一R1和电阻二R2依次级联在电源电压Vdd和地之间。PMOS管一P1的源极连接电源电压Vdd。PMOS管一P1的漏极连接电阻一R1，同时作为低压差稳压器21的输出端，也是整个功率控制电路的输出端。该输出端输出供电电压Vout例如为放大电路1中的功率晶体管11的集电极供电，和/或输出供电电流Iout例如为放大电路1中的功率晶体管11的基极供电，这里假设功率晶体管11为双极性晶体管。假设该输出端为功率晶体管的集电极提供电电压Vout，Vout=（1+R1/R2）·Vramp，因此低压差稳压器21的输出电压Vout只由控制电压Vramp和两个电阻R1和R2的阻值决定。 [0006] 移动终端中的射频功率放大器用来将已调制的待发射射频信号进行功率放大，然后馈送到天线发射。常见的GSM功率放大器就是一种饱和功率放大器。目前，GSM功率放大器也要考虑对EDGE、TD‑SCDMA及TDD‑LTE等线性制式的兼容性，因此要求能在饱和状态与线性状态之间进行切换。射频功率放大器的线性度与其内部晶体管的工艺直接相关，而线性度与可靠性又存在折中的关系。如要提高线性度，则内部晶体管在选取工艺时需要适当牺牲可靠性，在此背景下就要求功率控制电路具有高可靠性以弥补放大电路损失的可靠性。 [0007] 移动终端的天线端负载的额定阻抗通常为50欧姆。但实际环境中，天线端负载并非理想的50欧姆，而是会出现阻抗失配。当天线端负载的阻抗偏小时，射频功率放大器的输出功率将变大，导致电流变大，容易造成放大电路被烧毁。反之，当天线端负载的阻抗偏大时，射频功率放大器的输出功率将比额定功率小，难度满足天线发射需求。GSM制式对发射功率平坦度有要求，要求在天线端实际负载出现阻抗失配时，射频功率放大器的输出功率不能偏差太大。图2所示的现有的功率控制电路无法检测并处理阻抗失配，既难以保护射频功率放大器的安全性，又不容易使射频功率放大器满足系统对功率平坦度的要求。 [0008] 请参阅图3，这是现有的功率控制电路在射频功率放大器输出中低功率下的供电电压Vout、供电电流Iout、输出功率Pout与输出负载Rload的仿真曲线图。假定射频功率放大器在天线端的额定输出负载为50Ω，而经过输出匹配电路3的阻抗匹配后在放大电路1的输出端的额定输出负载为2Ω，当输出负载由于失配而阻抗变小时，供电电流Iout将变大，同时供电电压Vout保持不变，这使得射频功率放大器的输出功率Pout急剧变大。当输出负载由于失配而阻抗变大时，供电电流Iout将变小，同时供电电压Vout保持不变，这也使得射频功率放大器的输出功率Pout急剧变小。因此现有的功率控制电路无法保证射频功率放大器的功率平坦度。 [0009] 请参阅图4，这是现有的功率控制电路在射频功率放大器输出高功率下的供电电压Vout、供电电流Iout与输出负载Rload的仿真曲线图。假定射频功率放大器在天线端的额定输出负载为50Ω，而经过输出匹配电路3的阻抗匹配后在放大电路1的输出端的额定输出负载为2Ω，当输出负载由于失配而阻抗变小时，供电电流Iout将变大，同时供电电压Vout将缓慢变小，这使得供电电流Iout的升高幅度较大，难以保护晶体管免受大电流烧毁。 [0010] 为提供对射频功率放大器的保护功能，一些现有的功率控制电路被提出。 [0011] 申请公布号为CN102013876A、申请公布日为2011年4月13日的中国发明专利申请《射频功率放大器混合功率控制系统及方法》中，提供了另一种功率控制电路。其是由一个检测电阻检测提供给功率晶体管的基极电流并转换为电压，再将该电压与控制电压进行比较从而调整提供给功率晶体管的基极电流。该方案的缺点是检测电阻直接决定了检测精度，但电阻精度受限于工艺，其阻值随着工艺而变化。同时，检测电阻的引入将改变功率控制电路的增益，导致射频功率放大器的开关谱恶化。 [0012] 申请公布号为CN104617886A、申请公布日为2015年5月13日的中国发明专利申请《一种用于改善功率放大器开关谱的功率控制方法及其电路》中，提供了一种功率控制电路。其在线性稳压电路的基础上增加了动态电流源，使得线性稳压电路的输出电压与电源电压之间有一个电压差，保证线性稳压电路的输出电压不至于太高，从而保护射频功率放大器。该方案的缺点是在所述电压差加在线性稳压电路的过通元件上，造成了热损耗，使得射频功率放大器的效率降低。同时由于线性稳压电路的输出电压被强制降低，使得射频功率放大器的最大输出功率被降低，对于以大功率工作的GSM功率放大器来说这是不能接受的弊端。发明内容 [0013] 本申请所要解决的技术问题是提供一种射频功率放大器的功率控制电路，既能保证射频功率放大器的功率平坦度，又能保护晶体管免受大电流烧毁。本申请还要提供包括所述功率控制电路的射频功率放大器。 [0014] 为解决上述技术问题，本申请提供了一种射频功率放大器的功率控制电路，主要由一个低压差稳压器、两个电流源、两个电流比较器组成。低压差稳压器根据控制电压输出供电电压和/或供电电流为射频功率放大器中的功率晶体管供电。电流源一产生基准电流一。电流源二产生基准电流二。电流比较器一中包含晶体管二，该晶体管二与低压差稳压器中的晶体管一构成电流镜一，电流镜一产生与供电电流成比例的镜像电流一。电流比较器一根据镜像电流一与基准电流一的比较结果，或者向低压差稳压器输出电流，或者从低压差稳压器抽取电流。电流比较器二中包含晶体管三，该晶体管三与低压差稳压器中的晶体管一构成电流镜二，电流镜二产生与供电电流成比例的镜像电流二。电流比较器二根据镜像电流二与基准电流二的比较结果，向低压差稳压器输出电流。这是本申请的实施例一，通过两个电流比较器，分别解决了功率平坦度改善、保护晶体管不被大电流烧毁两个问题。 [0015] 进一步地，当镜像电流一小于基准电流一时，电流比较器一从低压差稳压器抽取电流，抬高了供电电压。当镜像电流一大于基准电流一时，电流比较器一向低压差稳压器输出电流，降低了供电电压。这是本申请的电流比较器一改善功率平坦度的实现方式。 [0016] 进一步地，当镜像电流二大于基准电流二时，电流比较器二向低压差稳压器输出电流，降低了供电电压。当镜像电流二小于基准电流二时，电流比较器二既不向低压差稳压器输出电流，也不从低压差稳压器抽取电流。这是本申请的电流比较器二保护晶体管的实现方式。 [0017] 优选地，所述低压差稳压器由一个运算放大器、PMOS管一、电阻一和电阻二构成；控制电压连接运算放大器的反相输入端，运算放大器的输出端连接PMOS管一的栅极；电阻一和电阻二之间的FB节点连接运算放大器的正相输入端；PMOS管一、电阻一和电阻二依次级联在电源电压和地之间；PMOS管一的源极连接电源电压；PMOS管一的漏极连接电阻一，同时作为低压差稳压器的输出端，也是整个功率控制电路的输出端。这是本申请的低压差稳压器的实现电路，可用来为射频功率放大器的晶体管的集电极和/或基极提供偏置电压（供电电压）和/或偏置电流（供电电流）。 [0018] 优选地，所述电流比较器一至少包括PMOS管二，PMOS管二与PMOS管一构成了电流镜一；运算放大器的输出端连接PMOS管二的栅极；PMOS管二的源极连接电源电压；PMOS管二的漏极输出镜像电流一；电流比较器一的输出端反馈至低压差稳压器。这是本申请的电流比较器一的实现电路。 [0019] 优选地，所述电流比较器二至少包括PMOS管三，PMOS管三与PMOS管一构成了电流镜二；运算放大器的输出端连接PMOS管三的栅极；PMOS管三的源极连接电源电压；PMOS管三的漏极输出镜像电流二；电流比较器二的输出端反馈至低压差稳压器。这是本申请的电流比较器二的实现电路。 [0020] 优选地，PMOS管三的尺寸大于PMOS管二的尺寸。这样可以使电流比较器一主要用于控制电压较低、即射频功率放大器的输出功率较低的情形；使电流比较器二主要用于控制电压较高、即射频功率放大器的输出功率较高的情形。 [0021] 进一步地，所述电流比较器一中还包含电流镜三，用来产生与基准电流一成比例的镜像电流三。电流比较器一根据镜像电流一与镜像电流三的比较结果，或者向低压差稳压器输出电流，或者从低压差稳压器抽取电流。所述电流比较器二中还包含电流镜四，用来产生与基准电流二成比例的镜像电流四。电流比较器二根据镜像电流二与镜像电流四的比较结果产生补偿电流二。电流比较器二中还包含电流镜五、电流镜六，补偿电流二经过电流镜五、电流镜六后得到补偿电流三，向低压差稳压器输出电流。这是本申请的实施例二，给出了两个电流比较器的实现方式。 [0022] 进一步地，当镜像电流一小于镜像电流三时，电流比较器一从低压差稳压器抽取电流，提高了供电电压。当镜像电流一大于镜像电流三时，电流比较器一向低压差稳压器输出电流，降低了供电电压。这是本申请的电流比较器一改善功率平坦度的又一实现方式。 [0023] 进一步地，当镜像电流二小于镜像电流四时，电流比较器二不向NMOS管三输出电流，因此不对低压差稳压器产生影响补偿了镜像电流二与镜像电流四的差值，使经过NMOS管二的电流等于镜像电流四。当镜像电流二大于镜像电流四时，电流比较器二从B节点向NMOS管三输出补偿电流二；该补偿电流二依次经过电流镜五、电流镜六后，向低压差稳压器输出补偿电流三。这是本申请的电流比较器二保护晶体管的又一实现方式。 [0024] 优选地，所述电流比较器一由PMOS管二、NMOS管五和NMOS管六构成；电流源一与NMOS管五依次级联在电源电压和地之间，电流源一输出的基准电流一流经NMOS管五；PMOS管二与NMOS管六依次级联在电源电压和地之间；PMOS管二与NMOS管六之间的A节点反馈至低压差稳压器；PMOS管二与PMOS管一构成了电流镜一，向A节点输出镜像电流一；NMOS管五与NMOS管六构成电流镜三，NMOS管六流过镜像电流三。这是本申请的电流比较器一的具体实现电路。 [0025] 优选地，所述电流比较器二由PMOS管三、四个NMOS管、二个PMOS管构成；电流源二与NMOS管一依次级联在电源电压和地之间，电流源二输出的基准电流二流经NMOS管一；PMOS管三与NMOS管二依次级联在电源电压和地之间；PMOS管三与NMOS管二之间称为B节点，B节点连接NMOS管三；PMOS管三与PMOS管一构成了电流镜二，向B节点输出镜像电流二；NMOS管一与NMOS管二构成电流镜四，NMOS管二流过镜像电流四；NMOS管三与NMOS管四构成了电流镜五；PMOS管四与PMOS管五构成了电流镜六；B节点依次通过电流镜五、电流镜六后反馈至低压差稳压器。这是本申请的电流比较器二的具体实现电路。 [0026] 本申请提供的射频功率放大器包括前述功率控制电路，还包括放大电路和输出匹配电路。放大电路中包括一个或多个级联的功率晶体管，对射频输入信号执行放大；功率控制电路根据控制电压生成供电电压为放大电路中的功率晶体管供电。输出匹配电路对放大电路输出的射频信号进行阻抗匹配。 [0027] 本申请取得的技术效果是：针对天线端阻抗失配的情况，一方面改善了射频功率放大器的输出功率平坦度，另一方面避免了晶体管被大电流损坏。附图说明 [0028] 图1是一种GSM功率放大器的方框示意图。 [0029] 图2是一种现有的功率控制电路的电路结构示意图。 [0030] 图3是图2所示的功率控制电路在中低功率下的输出电压、输出电流、输出功率随着负载的变化曲线示意图。 [0031] 图4是图2所示的功率控制电路在高功率下的输出电压、输出电流随着负载的变化曲线示意图。 [0032] 图5是本申请的功率控制电路的实施例一的电路结构示意图。 [0033] 图6是本申请的功率控制电路的实施例二的电路结构示意图。 [0034] 图7是本申请的功率控制电路在中低功率下的输出电压、输出电流、输出功率随着负载的变化曲线示意图。 [0035] 图8是本申请的功率控制电路在高功率下的输出电压、输出电流随着负载的变化曲线示意图。 [0036] 图中附图标记说明：1为放大电路；11至13为功率晶体管；2为功率控制电路；21为低压差稳压器；22、23为电流源；24、25为电流比较器；3为输出匹配电路；RFin为射频输入信号；RFout为射频输出信号；Vramp为控制电压；Vout为供电电压；Iout为供电电流或补偿电流；Vdd为电源电压；OPA为运算放大器；P为PMOS晶体管；N为NMOS晶体管；R为电阻；Idet为镜像电流；Iref为基准电流。具体实施方式 [0037] 请参阅图5，这是本申请提供的射频功率放大器的功率控制电路的实施例一。其主要由一个低压差稳压器21、两个电流源22和23、两个电流比较器24和25组成。 [0038] 所述低压差稳压器21由一个运算放大器OPA、PMOS管一P1、电阻一R1和电阻二R2构成。控制电压Vramp连接运算放大器OPA的反相输入端，运算放大器OPA的输出端连接PMOS管一P1的栅极。电阻一R1和电阻二R2之间的FB节点连接运算放大器OPA的正相输入端。PMOS管一P1、电阻一R1和电阻二R2依次级联在电源电压Vdd和地之间。PMOS管一P1的源极连接电源电压Vdd。PMOS管一P1的漏极连接电阻一R1，同时作为低压差稳压器21的输出端，也是整个功率控制电路的输出端。该输出端输出供电电压Vout例如为放大电路1中的功率晶体管11的集电极供电，和/或输出供电电流Iout例如为放大电路1中的功率晶体管11的基极供电，这里假设功率晶体管11为双极性晶体管。假设该输出端为功率晶体管的集电极提供电电压Vout，Vout=（1+R1/R2）·Vramp。 [0039] 所述电流源一22输出基准电流一Iref1给电流比较器一24。 [0040] 所述电流源二23输出基准电流二Iref2给电流比较器二25。 [0041] 所述电流比较器一24至少包括PMOS管二P2，PMOS管二P2与PMOS管一P1构成了电流镜一。运算放大器OPA的输出端连接PMOS管二P2的栅极。PMOS管二P2的源极连接电源电压Vdd。PMOS管二P2的漏极输出镜像电流一Idet1。PMOS管二P2与PMOS管一P1的尺寸比例为TP2：TP1，一般TP1远大于TP2，即TP1大于或等于10倍的TP2。PMOS管二P2按照该比例采样流过PMOS管一P1的电流Iout，得到镜像电流一Idet1=(TP2/TP1)·Iout。电流比较器一24的输出端反馈至低压差稳压器21的FB节点。电流比较器一24根据输入的镜像电流一Idet1和基准电流一Iref1的比较结果，从所述低压差稳压器21中的FB节点抽取补偿电流一Iout1、或者向所述低压差稳压器21中的FB节点输出补偿电流一Iout1。 [0042] 当镜像电流一Idet1小于基准电流一Iref1时，电流比较器一24从FB节点抽取电流，抽取的补偿电流一Iout1=Idet1‑Iref1。此时Iout1为负值，大小为Iref1‑Idet1。此时供电电压Vout=（1+R1/R2）·Vramp‑Iout1·R1，即电流比较器一26抬高了供电电压Vout。 [0043] 当镜像电流一Idet1大于基准电流一Iref1时，电流比较器一24向FB节点输出电流，输出的补偿电流一Iout1=Idet1‑Iref1。此时Iout1为正值。此时供电电压Vout=（1+R1/R2）·Vramp‑Iout1·R1，即电流比较器一24降低（或限制）了供电电压Vout。 [0044] 所述电流比较器二25至少包括PMOS管三P3，PMOS管三P3与PMOS管一P1构成了电流镜二。运算放大器OPA的输出端连接PMOS管三P3的栅极。PMOS管三P3的源极连接电源电压Vdd。PMOS管三P3的漏极输出镜像电流二Idet2。PMOS管三P2与PMOS管一P1的尺寸比例为TP3：TP1，一般TP1远大于TP3，即TP1大于或等于10倍的TP3。PMOS管三P3按照该比例采样流过PMOS管一P1的电流Iout，得到镜像电流二Idet2=(TP3/TP1)·Iout。电流比较器二25的输出端反馈至低压差稳压器21的FB节点。电流比较器二25根据输入的镜像电流二Idet2和基准电流二Iref2的比较结果，向所述低压差稳压器21中的FB节点输出补偿电流二Iout2，电流比较器二25不会从所述低压差稳压器21中的FB节点抽取电流。 [0045] 当镜像电流二Idet2大于基准电流二Iref2时，电流比较器二25向FB节点输出电流，输出的补偿电流二Iout2=Idet2‑Iref2。此时Iout2为正值。此时供电电压Vout=（1+R1/R2）·Vramp‑Iout1·R1‑Iout2·R1，Iout1为正值或负值，Iout2只能为正值，即电流比较器二25降低（或限制）了供电电压Vout。 [0046] 当镜像电流二Idet2小于基准电流二Iref2时，电流比较器二25不会对FB节点进行任何操作，既不向FB节点输出电流，也不从FB节点抽取电流。 [0047] 优选地，PMOS管三P3的尺寸大于PMOS管二P2的尺寸。这样可以使电流比较器一24主要改善控制电压Vramp为中低值、即射频功率放大器的输出功率为中低值时的功率平坦度；而电流比较器二25则主要在控制电压Vramp为较高值、即射频功率放大器的输出功率为较高值时提高射频功率放大器的可靠性。 [0048] 所述MOS管的尺寸是指MOS管的沟道宽长比。 [0049] 所述电流比较器一24用来针对天线端负载的阻抗失配情况，向上或向下调节低压差稳压器21的输出电压Vout，进而改善射频功率放大器的输出功率平坦度。电流比较器一24特别适用于控制电压Vramp较小、即射频功率放大器的输出功率较低（或中低）的情形。 [0050] 当天线端负载出现阻抗失配导致输出阻抗变小时，流经PMOS管一P1的供电电流Iout变大，镜像到PMOS管二P2的镜像电流一Idet1变大，经由电流比较器一24后，流入FB节点的补偿电流一Iout1将增加（或者从FB节点抽取的补偿电流一Iout1的绝对值将变小），这便降低了低压差稳压器21的输出电压Vout，进而降低了射频功率放大器的输出功率。 [0051] 反之，当天线端负载出现阻抗失配导致输出阻抗变大时，流经PMOS管一P1的供电电流Iout变小，镜像到PMOS管二P2的镜像电流一Idet1变小，经由电流比较器一24后，流入FB节点的补偿电流一Iout1将减少（或者从FB节点抽取的补偿电流一Iout1的绝对值将变大），这便提高了低压差稳压器21输出电压Vout，进而增加了射频功率放大器的输出功率。综上所述，电流比较器一24可以改善射频功率放大器的功率平坦度。 [0052] 所述电流比较器二25用来针对天线端负载的阻抗失配情况，限制低压差稳压器21的输出电压Vout，进而保护射频功率放大器中的晶体管不会损坏。电流比较器二25特别适用于控制电压Vramp较大、即射频功率放大器的输出功率较高的情形。 [0053] 当天线端负载出现阻抗失配导致输出阻抗变小时，流经PMOS管一P1的供电电流Iout变大，镜像到PMOS管三P3的镜像电流二Idet2变大，经由电流比较器二25后，流入FB节点的补偿电流二Iout2将增加，这便降低了低压差稳压器21的输出电压Vout，进而降低了流经PMOS管一P1的供电电流Iout，保护了PMOS管一P1免受大电流烧毁的风险，同时也降低了射频功率放大器的输出功率。 [0054] 反之，当天线端负载出现阻抗失配导致输出阻抗变大时，流经PMOS管一P1的供电电流Iout变小，因此PMOS管一P1被大电流烧毁的风险随之降低。此时电流比较器二25不向FB节点输出电流，不会对电路产生影响。 [0055] 请参阅图6，这是本申请提供的射频功率放大器的功率控制电路的实施例二。与实施例一相比，实施例二示例性地给出了两个电流比较器24和25的具体实现电路，其余电路均与实施例一相同因此不再赘述。 [0056] 所述电流比较器一24由PMOS管二P2、NMOS管五N5和NMOS管六N6构成。电流源一22与NMOS管五N5依次级联在电源电压Vdd和地之间，电流源一22输出的基准电流一Iref1流经NMOS管五N5。PMOS管二P2与NMOS管六N6依次级联在电源电压Vdd和地之间。PMOS管二P2与NMOS管六N6之间称为A节点，A节点连接低压差稳压器21中的FB节点。PMOS管二P2与PMOS管一P1构成了电流镜一，如同实施例一中分析的，PMOS管二P2向A节点输出镜像电流一Idet1。NMOS管五N5与NMOS管六N6构成电流镜三。NMOS管六N6与NMOS管五N5的尺寸比例为TN6：TN5，NMOS管六N6按照该比例采样流过NMOS管五N5的基准电流一Iref1，得到镜像电流三Idet3=(TN6/TN5)·Iref1。 [0057] 当镜像电流一Idet1小于镜像电流三Idet3时，所有的镜像电流一Idet1都将流入NMOS管六N6中，同时还会从低压差稳压器21的FB节点抽取补偿电流一Iout1到NMOS管六N6中，Iout1=Idet1‑Idet3。此时供电电压Vout=（1+R1/R2）·Vramp‑Iout1·R1，Iout1为负值，这便提高了低压差稳压器21的输出电压Vout。 [0058] 当镜像电流一Idet1大于镜像电流三Idet3时，流过NMOS管六N6的电流等于镜像电流三Idet3，同时还向低压差稳压器21的FB节点输出补偿电流一Iout1，Iout1=Idet1‑Idet3。此时供电电压Vout=（1+R1/R2）·Vramp‑Iout1·R1，Iout1为正值，这便降低了低压差稳压器21的输出电压Vout。 [0059] 所述电流比较器二25由PMOS管三P3、四个NMOS管N1至N4、二个PMOS管P4和P5构成。电流源二23与NMOS管一N1依次级联在电源电压Vdd和地之间，电流源二23输出的基准电流二Iref2流经NMOS管一N1。PMOS管三P3与NMOS管二N2依次级联在电源电压Vdd和地之间。 PMOS管三P3与NMOS管二N2之间称为B节点，B节点连接NMOS管三N3的漏极和栅极。PMOS管三P3与PMOS管一P1构成了电流镜二，如同实施例一中分析的，PMOS管三P3向B节点输出镜像电流二Idet2。NMOS管一N1与NMOS管二N2构成电流镜四。NMOS管二N2与NMOS管一N1的尺寸比例为TN2：TN1，NMOS管二N2按照该比例采样流过NMOS管一N1的基准电流二Iref2，得到镜像电流四Idet4=(TN2/TN1)·Iref2。NMOS管三N3与NMOS管四N4构成了电流镜五。PMOS管四P4与PMOS管五P5构成了电流镜六。B节点依次连接电流镜五、电流镜六后，连接到电压比较器一 24中的A节点，也就连接到低压差稳压器21中的FB节点。 [0060] 当镜像电流二Idet2小于镜像电流四Idet4时，所有的镜像电流二Idet2都将流入NMOS管二N2中，还会降低电压比较器二25中的B节点电压Vdet2，使得流过NMOS管N2的电流Idet4等于镜像电流Idet2，进而使得没有电流流经NMOS管三N3。因此没有电流通过电流镜五、电流镜六输出到FB节点，不会对低压差稳压器产生影响。 [0061] 当镜像电流二Idet2大于镜像电流四Idet4时，流过NMOS管二N2的电流等于镜像电流四Idet4，多余的电流就从B节点向NMOS管三N3输出补偿电流二Iout2，Iout2=Idet2‑Idet4。该补偿电流二Iout2依次经过电流镜五、电流镜六后，向低压差稳压器21中的FB节点输出补偿电流三Iout3。补偿电流三Iout3与补偿电流二Iout2之间，具有电流镜五、电流镜六相叠加的比例关系。由于补偿电流二Iout2只能为正值，因此补偿电流三Iout3也只能为正值。 [0062] 所述电流比较器二25与电流比较器一24相比较，增加了电流镜五、电流镜六，因此只能向低压差稳压器21中的FB节点输出电流，而不能从低压差稳压器21中的FB节点抽取电流。这是由于PMOS电流镜只能从电源向FB节点输出电流，不能从FB节点抽取电流到地。 [0063] 所述电流比较器一24改善射频功率放大器的输出功率平坦度、所述电流比较器二25保护射频功率放大器中的晶体管不受大电流损坏的原理均与实施例一相同，不再赘述。 [0064] 综合以上两个实施例，本申请提供的射频功率放大器的功率控制电路还具有如下特点和有益效果。其一，电路中用到的电流源可从射频功率放大器芯片内部的基准模块产生，这既不会增加电路成本，也能使精度得到满足。其二，电路省略了检测电阻，降低了工艺偏差导致的控制精度偏差。其三，电流比较器的输出阻抗很高，约为MOS管的源漏电阻Rds，所以不会对低压差稳压器的增益产生影响，进而不会恶化开关谱。其四，电路并未在电源电压Vdd与输出电压Vout之间强制加入压差，降低了控制电路内部产生的热损耗，同时提高了射频功率放大器的输出功率与效率。其五，电路既能在高功率下有效保护电路免受大电流烧毁，也能在中低功率下提高功率平坦度。其六，由于不依赖于检测电源电压，所以电路在高、低电源电压下都能正常工作。其七，虽然两个实施例都是由低压差稳压器21向功率晶体管的集电极提供供电电压，然而基于相同原理也可改为由低压差稳压器21向功率晶体管的基极提供供电电流。或者，低压差稳压器21也可向场效应管（FET）、MOS管（MOSFET）、赝晶高电子迁移率晶体管功率晶体管类型的功率晶体管提供供电电压和/或供电电流。 [0065] 请参阅图7，这是本申请提供的功率控制电路在射频功率放大器输出中低功率下的供电电压Vout、供电电流Iout、输出功率Pout与输出负载Rload的仿真曲线图。假定射频功率放大器在天线端的额定输出负载为50Ω，而经过输出匹配电路3的阻抗匹配后在放大电路1的输出端的额定输出负载为2Ω，当输出负载由于失配而阻抗变小时，供电电流Iout将变大，同时供电电压Vout将变小，这使得射频功率放大器的输出功率Pout的变化幅度不大。当输出负载由于失配而阻抗变大时，供电电流Iout将变小，同时供电电压Vout将变大，这也使得射频功率放大器的输出功率Pout的变化幅度不大。因此本申请提供的功率控制电路能够保证射频功率放大器的功率平坦度。 [0066] 请参阅图8，这是本申请提供的功率控制电路在射频功率放大器输出高功率下的供电电压Vout、供电电流Iout与输出负载Rload的仿真曲线图。假定射频功率放大器在天线端的额定输出负载为50Ω，而经过输出匹配电路3的阻抗匹配后在放大电路1的输出端的额定输出负载为2Ω，当输出负载由于失配而阻抗变小时，供电电流Iout将变大，同时供电电压Vout将急剧变小，这使得供电电流Iout的升高幅度较小，有效保护了晶体管免受大电流烧毁。 [0067] 本申请提供的射频功率放大器也如图1所示，其中包括本申请提供的功率控制电路，还包括放大电路和输出匹配电路。放大电路中包括一个或多个级联的功率晶体管，对射频输入信号执行放大。功率控制电路根据控制电压生成供电电压为放大电路中的功率晶体管供电。输出匹配电路对放大电路输出的射频信号进行阻抗匹配。 [0068] 以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

意见反馈