一种任意波形扫频方法 |
|||||||
| 申请号 | CN202211004591.0 | 申请日 | 2022-08-22 | 公开(公告)号 | CN115333483B | 公开(公告)日 | 2023-08-25 |
| 申请人 | 成都仕芯半导体有限公司; | 发明人 | 谢丹; | ||||
| 摘要 | 本 发明 公开了一种任意 波形 扫频方法，涉及 频率 调制连续波领域，应用于扫频装置中，扫频模 块 、delta‑sigma小数 调制器 模块和 锁 相环；扫频模块和delta‑sigma小数调制器的时钟分别受控于 锁相环 的鉴相时钟和分频时钟，锁相环输出的锁定指示 信号 LDT连接扫频模块的输入，delta‑sigma小数调制器输出分频比至锁相环；所述方法包括以下步骤：设定扫频装置的若干个工作状态；从扫频装置开始扫频至扫频装置结束扫频，控制扫频装置在若干个工作状态中进行切换使得扫频装置输出满足预设要求的扫频信号，通过本方法能够高性能的实现任意波形的扫频。 | ||||||
| 权利要求 | 1.一种任意波形扫频方法，其特征在于，应用于扫频装置中，扫频装置包括：扫频模块、delta‑sigma小数调制器模块和锁相环；扫频模块和delta‑sigma小数调制器的时钟分别受控于锁相环的鉴相时钟和分频时钟，锁相环输出的锁定指示信号LDT连接扫频模块的输入，delta‑sigma小数调制器输出分频比至锁相环； |
||||||
| 说明书全文 | 一种任意波形扫频方法技术领域背景技术[0002] 频率调制连续波（Frequency‑modulated continuous wave，FMCW）广泛应用于现代雷达、无人机、汽车自动驾驶等领域中，相较于多普勒雷达，具有分辨率高、灵敏度高和可测信息量更多的优点，频率调制连续波的产生方法通常采用直接数字频率合成（Direct Digital Synthesis，DDS）结合锁相环（phase‑lock loop,PLL）技术，即通过DDS产生线性调频信号激励PLL，从而实现扫频功能，但由于DDS本身杂散抑制差，会恶化整体性能。 发明内容[0003] 为了克服现有技术中的不足，本发明提供了一种任意波形扫频方法，通过本方法能够高性能的实现任意波形的扫频。 [0004] 为实现上述发明目的，本发明提供了一种任意波形扫频方法，其特征在于，应用于扫频装置中，扫频模块、delta‑sigma小数调制器模块和锁相环；扫频模块和delta‑sigma小数调制器的时钟分别受控于锁相环的鉴相时钟和分频时钟，锁相环输出的锁定指示信号LDT连接扫频模块的输入，delta‑sigma小数调制器输出分频比至锁相环； [0005] 所述方法包括以下步骤： [0006] 设定扫频装置的若干个工作状态； [0007] 从扫频装置开始扫频至扫频装置结束扫频，控制扫频装置在若干个工作状态中进行切换使得扫频装置输出满足预设要求的扫频信号。 [0008] 在本发明中，申请人通过连续控制delta‑sigma小数调制器的分频比的方式，通过数字电路实现扫频功能。在实际的工程应用中，需要提供不同波形的扫频模式，如锯齿波、三角波、梯形波和多段任意组合等，本发明通过设置扫频模块和delta‑sigma小数调制器的时钟分别受控于锁相环的鉴相时钟和分频时钟，锁相环输出的锁定指示信号LDT连接扫频模块的输入，delta‑sigma小数调制器输出分频比至锁相环，并设定扫频装置的若干个工作状态，从扫频装置开始扫频至扫频装置结束扫频，控制扫频装置在若干个工作状态中进行切换使得扫频装置输出满足预设要求的扫频信号，能够通过连续控制delta‑sigma小数调制器的分频比的方式，通过数字电路实现这些波形（如果连续改变小数分频比，那么锁相环路的输出频率就会随之变化。当分频比的小数部分变化足够小，VCO 控制电压不会发生跳变，因此 VCO 的输出是相位连续的扫频信号），既满足不同场景的工程需要，对比采用DDS的扫频方式，只需要在小数分频外增加扫频控制单元，就能实现扫频，减小了电路规模，提高集成度。 [0010] 优选的，为了提升扫频功能的实施效率，本发明通过合理设置各个状态，将扫频步骤进行有条理有逻辑性的分解，极大地提升了扫频功能的实施效率，具体方式为： [0011] 扫频装置包括9个工作状态，分别为：初始化状态S1、锁定与触发判决状态S2、扫频方向判决状态S3、上行扫频状态S4、下行扫频状态S5、初始失锁处理状态S6、上行失锁处理状态S7、下行失锁处理状态S8和波段切换状态S9； [0012] 从扫频装置开始扫频至扫频装置结束扫频，扫频装置在若干个工作状态中进行切换的方式为： [0013] 启动扫频开始进入S1，在S1中完成初始化参数的配置后，切换至S2； [0014] 在S2中进行锁相环锁定判决，若锁相环失锁则切换至S6，S6等待锁相环重新锁定后再切回S2，若锁相环锁定则在S2中进行触发模式判决，并切换至S3； [0015] 在S3中进行扫频模式判决，若判决为平行扫频则切换至S7，若判决为上行扫频，则切换至S4，若判决为下行扫频，则切换至S5； [0016] 在S4中进行锁相环锁定判决，若锁相环失锁则切换至S7，S7等待锁相环重新锁定后再切回S4，若锁相环锁定则切换至S9； [0017] 在S5中进行锁相环锁定判决，若锁相环失锁则切换至S8，S8等待锁相环重新锁定后再切回S5，若锁相环锁定则切换至S9； [0018] S9根据实际应用需要判断是否进入下一段扫频或是否进入下一轮扫频，若需要进入下一段扫频，则切换至S2，若需要进入下一轮扫频，则切换至S1，若均不需要，则结束扫频。 [0019] 优选的，扫频信号包括多段依次连接的扫频信号段，每段扫频信号段的扫频方向为上行扫频、下行扫频和平行扫频中的任意一种，每段扫频信号段分别对应相应的扫频时长。将扫频信号设计为由多段组成，并且每段均有各自的方向，这样设计能够使得在实际扫频中通过不同的段组成出符合实际需求的任意扫频波形。 [0020] 优选的，为了为区分各个段的起始分频比，在扫频前本方法还包括对每段扫频信号段的起始整数分频比和起始小数分频比分别进行标记获得标记信息，并根据扫频信号配置标记信息需满足的条件信息。 [0021] 优选的，为了实现上锯齿波型扫频信号，上锯齿波可表征为一段上行的扫频段，本方法进行了相应的设计，具体为当扫频信号为上锯齿波型扫频信号时，在扫频前本方法还包括： [0022] 配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1和nfrac_ramp1，配置满足以下两种条件中的至少一个： [0023] 条件1：nint_ramp0＜nint_ramp1；条件2：nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1； [0024] 第一段扫频信号段的起始整数分频比标记为nint_ramp0，第一段扫频信号段的起始小数分频比标记为nfrac_ramp0，第一段扫频信号段的扫频步进标记为step_ramp0；第二段扫频信号段的起始整数分频比标记为nint_ramp1，第二段扫频信号段的起始小数分频比标记为nfrac_ramp1，第二段扫频信号段的扫频步进标记为step_ramp1。 [0025] 优选的，为了实现下锯齿波型扫频信号，下锯齿波可表征为一段下行的扫频段，本方法进行了相应的设计，具体为当扫频信号为下锯齿波型扫频信号时，在扫频前本方法还包括： [0026] 配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1和nfrac_ramp1，配置满足以下两种条件中的至少一个： [0027] 条件3：nint_ramp0＞nint_ramp1；条件4：nint_ramp0＝nint_ramp1 且 nfrac_ramp0＞nfrac_ramp1； [0028] 第一段扫频信号段的起始整数分频比标记为nint_ramp0，第一段扫频信号段的起始小数分频比标记为nfrac_ramp0，第一段扫频信号段的扫频步进标记为step_ramp0；第二段扫频信号段的起始整数分频比标记为nint_ramp1，第二段扫频信号段的起始小数分频比标记为nfrac_ramp1，第二段扫频信号段的扫频步进标记为step_ramp1。 [0029] 优选的，为了实现三角波型扫频信号，三角波可表征为一段上行的扫频段连接一段下行的扫频段，本方法进行了相应的设计，具体为当扫频信号为三角波型扫频信号时，在扫频前本方法还包括： [0030] 配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1、step_ramp1、nint_ramp2和nfrac_ramp2，配置满足以下四种条件中的至少一个： [0031] 条件5：nint_ramp0＜nint_ramp1且 nint_ramp1＞nint_ramp2；条件6：nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1且 nint_ramp1＞nint_ramp2；条件7：nint_ramp0＜nint_ramp1 且 nint_ramp1＝nint_ramp2 且 nfrac_ramp1＞nfrac_ramp2； 条件8：nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1 且 nint_ramp1＝nint_ramp2 且 nfrac_ramp1＞nfrac_ramp2； [0032] 第一段扫频信号段的起始整数分频比标记为nint_ramp0，第一段扫频信号段的起始小数分频比标记为nfrac_ramp0，第一段扫频信号段的扫频步进标记为step_ramp0；第二段扫频信号段的起始整数分频比标记为nint_ramp1，第二段扫频信号段的起始小数分频比标记为nfrac_ramp1，第二段扫频信号段的扫频步进标记为step_ramp1，第三段扫频信号段的起始整数分频标记为nint_ramp2，第三段扫频信号段的起始小数分频比标记为nfrac_ramp2，第三段扫频信号段的扫频步进标记为step_ramp2。 [0033] 优选的，为了实现梯形波型扫频信号，梯形波可表征为一段上行的扫频段连接一段平行的扫频段再连接一段下行的扫频段，本方法进行了相应的设计，具体为当扫频信号为梯形波型扫频信号时，在扫频前本方法还包括： [0034] 配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1、step_ramp1、nint_ramp2、nfrac_ramp2、step_ramp2、nint_ramp3和nfrac_ramp3，配置满足以下四种条件中的至少一个： [0035] 条件9：nint_ramp0＜nint_ramp1 且 nint_ramp2＞nint_ramp3 且nint_ramp1＝nint_ramp2 且nfrac_ramp1＝nfrac_ramp2；条件10：nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1 且 nint_ramp2＞nint_ramp3且nint_ramp1＝nint_ramp2 且nfrac_ramp1＝nfrac_ramp2；条件11：nint_ramp0＜nint_ramp1 且 nint_ramp2＝nint_ramp3且 nfrac_ramp2＞nfrac_ramp3且nint_ramp1＝nint_ramp2 且nfrac_ramp1＝nfrac_ramp2；条件12：nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1 且 nint_ramp2＝nint_ramp3且 nfrac_ramp2＞nfrac_ramp3且nint_ramp1＝nint_ramp2 且nfrac_ramp1＝nfrac_ramp2； [0036] 第一段扫频信号段的起始整数分频比标记为nint_ramp0，第一段扫频信号段的起始小数分频比标记为nfrac_ramp0，第一段扫频信号段的扫频步进标记为step_ramp0；第二段扫频信号段的起始整数分频比标记为nint_ramp1，第二段扫频信号段的起始小数分频比标记为nfrac_ramp1，第二段扫频信号段的扫频步进标记为step_ramp1，第三段扫频信号段的起始整数分频标记为nint_ramp2，第三段扫频信号段的起始小数分频比标记为nfrac_ramp2，第三段扫频信号段的扫频步进标记为step_ramp2，第四段扫频信号段的起始整数分频比标记为nint_ramp3，第四段扫频信号段的起始小数分频比标记为nfrac_ramp3，第四段扫频信号段的扫频步进标记为step_ramp3。 [0037] 优选的，为了实现灵活的触发满足实际要求，本方法中的触发模式包括连续模式和外部触发模式，连续模式表现为在启动第一次扫频时，在锁相环锁定以后自动启动扫频，或在一次扫频结束后并在锁相环锁定以后，自动进入下一次扫频；外部触发模式表现为在启动第一次扫频时，在锁相环锁定以后，需等待外部触发信号激励启动下一次扫频，或在一次扫频结束后并在锁相环锁定以后，需等待外部触发信号激励启动下一次扫频。 [0038] 本发明的扫频模块的工作频率受控于锁相环的鉴相频率fref，在锁定状态下，与delta‑sigma小数调制器的工作频率应当保证频率相同且相差固定，即在锁相状态下，输入两个时钟同频且相差固定。在电路上，表现为扫频模块的扫频输出响应于扫频时钟的上升沿，扫频模块输出整数分频比nint和小数分频比nfrac，基于整数分频比nint和小数分频比nfrac获得扫频模块的输出频率fout；fout=fref×nint.nfrac，fref为锁相环的鉴相频率。 [0039] 本发明提供的一个或多个技术方案，至少具有如下技术效果或优点： [0040] 本发明通过合理设置各个状态，将扫频步骤进行有条理有逻辑性的分解，极大地提升了扫频功能的实施效率； [0041] 本发明提出了采用分段式的扫频波形生成方法，通过依次衔接的方式，能够实现锯齿波、三角波、梯形波及任意波形的扫频模式； [0042] 本发明加入的异常处理手段，能够对在扫频过程中出现的失锁进行灵活有效的中断处理，解决了实际应用中出现信号丢失等造成的失锁等故障的问题； [0043] 本发明提出的连续模式和外部触发模式能够满足不同应用场景的需要； [0044] 本发明的扫频模块结合现有的技术delta‑sigma小数调制器，采用基于连续控制delta‑sigma小数调制器的分频比，从而实现任意波形扫频功能的方法，克服了以往采用DDS+PLL等产生扫频功能时造成的杂散差等问题，能够极大地提升性能。附图说明 [0045] 此处所说明的附图用来提供对本发明实施例的进一步理解，构成本发明的一部分，并不构成对本发明实施例的限定； [0046] 图1为本方法的原理示意图； [0047] 图2为本方法中的各个状态的切换示意图。 具体实施方式[0048] 为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。 [0049] 在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。 [0050] 实施例一 [0051] 请参考图1，图1为本方法的原理示意图，本发明实施例提供了一种通过连续控制delta‑sigma小数调制器的分频比，从而实现任意波形扫频功能的方法。 [0052] 本发明主要通过以下技术方案实现：实现任意波形模式的扫频模块、delta‑sigma小数调制器模块。两个模块的算法通过硬件描述语言(Hardware Description Language，HDL)（如verilog语言等，本发明实施例不对具体的语言类型或种类进行限定）综合成数字电路实现，扫频模块的输出的整数分频比和小数分频比作为delta‑sigma小数调制器的输入。 [0053] 本发明的扫频模块的工作频率受控于锁相环的鉴相频率fref，在锁定状态下，与delta‑sigma小数调制器的工作频率应当保证频率相同且相差固定。在电路上，表现为扫频模块的时钟clk_swp连接锁相环的鉴相时钟clk_ref，为便于说明，本发明约定扫频输出响应于扫频时钟clk_swp的上升沿，即当clk_swp的上升沿来临时，扫频输出的整数分频比nint和小数分频比nfrac的值完成更新。 [0054] 扫频模块和delta‑sigma小数调制器模块两个模块的连接图如图1所示。扫频模块和delta‑sigma小数调制器的时钟分别受控于锁相环的鉴相时钟和分频时钟，另一方面锁相环输出的锁定指示信号LDT连接扫频模块的输入，delta‑sigma小数调制器输出分频比输出给锁相环，有关delta‑sigma小数调制器和锁相环的具体构造非本发明的内容，不在此赘述。 [0055] 扫频模块的输出可变的整数分频比nint和小数分频比nfrac，这两个信号与扫频模块的输出频率fout的关系式为： [0056] fout=fref×nint.nfrac。 [0057] fref为锁相环的鉴相频率，由于nint.nfrac按照固定的扫频步进step进行累加或者递减，所以输出的频率fout是线性的，通过这种方式就实现了FMCW（频率调制连续波）。 [0058] 本发明提出的基于连续控制delta‑sigma小数调制器的任意波形扫频方法中扫频装置有9个工作状态，包括：初始化状态（标记为S1）、锁定与触发判决状态（标记为S2）、扫频方向判决状态（标记为S3）、上行扫频状态（标记为S4）、下行扫频状态（标记为S5）、初始失锁处理状态（标记为S6）、上行失锁处理状态（标记为S7）、下行失锁处理状态（标记为S8）、波段切换状态（标记为S9），各个状态之间的切换如图2所示。 [0059] 本发明所述的扫频方向包括上行扫频、下行扫频和平行扫频。所述的上行扫频即扫频的初始频率fstr小于终止频率ftrm，在以时间轴为横轴以频率轴为纵轴的关系图上表现为斜坡向上；所述的下行扫频即扫频的初始频率fstr大于终止频率ftrm，在以时间轴为横轴以频率轴为纵轴的关系图上表现为斜坡向下；所述的平行扫频即扫频的初始频率fstr等于终止频率ftrm，在以时间轴为横轴以频率轴为纵轴的关系图上表现为固定频率状态。 [0060] 本发明中每段扫频信号段的扫频时长为从起始至终止频率的历经时间t，扫频的斜率k可由下列公式可得：k=(ftrm‑fstr)/t； [0061] 所述的扫频步进step与扫频时长t的关系式如下所示：step=t×fref； [0062] 上式表征扫频时长与扫频步进和鉴相频率成正比关系。 [0063] 本发明的任意波形扫频表现为由多段依次连接组成，每段的扫频方向可为上行扫频、下行扫频和平行扫频的任意一种，每一段可对应不同的扫频时长；对于相邻的相同方向的扫频段，若扫频时间不同，可认为是不同段；为便于说明，本发明的实例采用3段进行举例，实际应用中可对任意波形的段数进行拓展。锯齿波分为上锯齿波和下锯齿波，上锯齿波可表征为一段上行的扫频段；下锯齿波可表征为一段下行的扫频段；三角波可表征为一段上行的扫频段连接一段下行的扫频段；梯形波可表征为一段上行的扫频段连接一段平行的扫频段再连接一段下行的扫频段。 [0064] 为了实现对任意波形的扫描，需要对根据实际需要对每段扫频信号段进行标记，其中，扫频信号段的个数可以根据实际扫频信号的需求进行设计，本实施例仅举例到第8段，但并不是限定为8段，仅是提供一种可以实现的方式额思路。 [0065] 为便于说明，本发明的第一段的起始整数分频比标记为nint_ramp0，第一段的起始小数分频比标记为nfrac_ramp0，第一段的扫频步进标记为step_ramp0；第二段的起始整数分频比即第一段的终止整数分频比，标记为nint_ramp1，第二段的起始小数分频比即第一段的终止小数分频比，标记为nfrac_ramp1，第二段的扫频步进标记为step_ramp1；第三段的起始整数分频比即第二段的终止整数分频比，标记为nint_ramp2，第三段的起始小数分频比即第二段的终止小数分频比，标记为nfrac_ramp2，第三段的扫频步进标记为step_ramp2；第四段的起始整数分频比即第三段的终止整数分频比，标记为nint_ramp3，第四段的起始小数分频比即第三段的终止小数分频比，标记为nfrac_ramp3，第四段的扫频步进标记为step_ramp3；第五段的起始整数分频比即第四段的终止整数分频比，标记为nint_ramp4，第五段的起始小数分频比即第四段的终止小数分频比，标记为nfrac_ramp4，第五段的扫频步进标记为step_ramp4；第六段的起始整数分频比即第五段的终止整数分频比，标记为nint_ramp5，第六段的起始小数分频比即第五段的终止小数分频比，标记为nfrac_ramp5，第六段的扫频步进标记为step_ramp5；第七段的起始整数分频比即第六段的终止整数分频比，标记为nint_ramp6，第七段的起始小数分频比即第六段的终止小数分频比，标记为nfrac_ramp6，第七段的扫频步进标记为step_ramp6；第八段的起始整数分频比即第七段的终止整数分频比，标记为nint_ramp7，第八段的起始小数分频比即第七段的终止小数分频比，标记为nfrac_ramp7，第八段的扫频步进标记为step_ramp7；第八段的终止整数分频比标记为nint_ramp8，第八段的终止小数分频比标记为nfrac_ramp8。上述的分频比和步进需根据应用波形进行设置，并通过选通器进行段数选择，对于无效的扫频段进行屏蔽。 [0066] 所述的上锯齿波扫频，需按照设计要求配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1，屏蔽其它分频比和步进，同时需至少保证满足以下两种条件之一： [0067] （1）nint_ramp0＜nint_ramp1；（2）nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1 [0068] 所述的下锯齿波扫频，需按照设计要求配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1，屏蔽其它分频比和步进，同时需至少保证满足以下两种条件之一： [0069] （1）nint_ramp0＞nint_ramp1；（2）nint_ramp0＝nint_ramp1 且 nfrac_ramp0＞nfrac_ramp1； [0070] 所述的三角波扫频，需按照设计要求配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1、step_ramp1、nint_ramp2、nfrac_ramp2，屏蔽其它分频比和步进，同时需至少保证满足以下四种条件之一： [0071] （1）nint_ramp0＜nint_ramp1且 nint_ramp1＞nint_ramp2；（2）nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1且 nint_ramp1＞nint_ramp2；（3）nint_ramp0＜nint_ramp1 且 nint_ramp1＝nint_ramp2 且 nfrac_ramp1＞nfrac_ramp2；（4）nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1 且 nint_ramp1＝nint_ramp2 且 nfrac_ramp1＞nfrac_ramp2； [0072] 所述的梯形波扫频，需按照设计要求配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1、step_ramp1、nint_ramp2、nfrac_ramp2、step_ramp2、nint_ramp3、nfrac_ramp3，屏蔽其它分频比和步进，同时需至少保证满足以下四种条件之一： [0073] （1）nint_ramp0＜nint_ramp1 且 nint_ramp2＞nint_ramp3 且nint_ramp1＝nint_ramp2 且nfrac_ramp1＝nfrac_ramp2；（2）nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1 且 nint_ramp2＞nint_ramp3且nint_ramp1＝nint_ramp2 且nfrac_ramp1＝nfrac_ramp2；（3）nint_ramp0＜nint_ramp1 且 nint_ramp2＝nint_ramp3且 nfrac_ramp2＞nfrac_ramp3且nint_ramp1＝nint_ramp2 且nfrac_ramp1＝nfrac_ramp2；（4）nint_ramp0＝nint_ramp1 且 nfrac_ramp0＜nfrac_ramp1 且 nint_ramp2＝nint_ramp3且 nfrac_ramp2＞nfrac_ramp3且nint_ramp1＝nint_ramp2 且nfrac_ramp1＝nfrac_ramp2； [0074] 本方法中的触发模式包括连续模式和外部触发模式，触发模式表现为如何启动第一次扫频以及在一次扫频结束后如何启动下一次扫频。连续模式表现为在启动第一次扫频时，在锁相环锁定以后自动启动扫频，无需外部干预，或者在一次扫频结束后并保证锁相环锁定以后，立即进入下一次扫频；外部触发模式表现为在启动第一次扫频时，在锁相环锁定以后，需等待外部触发信号激励才启动下一次扫频，或者在一次扫频结束后并保证锁相环锁定以后，需等待外部触发信号激励才启动下一次扫频。触发模式通过外部配置，标记为trig_mode。 [0075] 所述的S1状态的步骤为将配置的nint_ramp0存于临时寄存器nint_tmp，将nfrac_ramp0存于临时寄存器nfrac_tmp，将step_ramp0存于临时寄存器step_tmp，同时在clk_swp上升沿来临时输出给delta‑sigma小数调制器，此时的输出频率表现为第一段的起始输出频率，即如下式： [0076] fout=fref×（nint_ramp0+nfrac_ramp0/2^n），其中，n为小数调制器的位数； [0077] S1状态的步骤结束以后立即进入S2状态，所述的S2状态的步骤为首先通过锁定指示LDT判决当前锁相环的状态，若锁相环为失锁状态，则从S2状态切换至S6状态；若锁相环为锁定状态，则继续本状态（S2）的下一步骤——触发判决：通过外部配置的trig_mode来选择启动第一次扫频的方式，如前所述，若trig_mode为连续模式，则扫频模块立即进入第一次扫频，并由S2状态切换至S3状态；若trig_mode为外部触发模式，则扫频模块需要等待外部的触发信号的指示来临以后，才能进入第一次扫频，同时由S2状态切换至S3状态。 [0078] 所述的S3状态的步骤为通过比较起始和终止分频比来判决是选择上行、下行或平行扫频，将起始整数分频比标记为nint_str，起始小数分频比标记为nfrac_str，终止整数分频比标记为nint_trm，终止小数分频比标记为nfrac_trm. [0079] 当满足以下两个条件之一时，可判决为上行扫频，同时由S3状态切换至S4状态： [0080] （1）nint_str＜nint_trm；（2）nint_str＝nint_trm 且 nfrac_str＜nfrac_trm； [0081] 当满足以下两个条件之一时，可判决为下行扫频，同时由S3状态切换至S5状态： [0082] （1）nint_str＞nint_trm；（2）nint_str＝nint_trm 且 nfrac_str＞nfrac_trm； [0083] 当满足nint_str＝nint_trm 且 nfrac_str＜nfrac_trm时，可判决为平行扫频，保持S3状态，并计时至扫频时长t结束，由S3状态切换至S9状态。在平行扫频过程中，因为整数分频比和小数分频比维持不变，输出给delta‑sigma小数调制器，因此输出频率保持不变，表征为定频输出。 [0084] 所述的S4状态的步骤为首先通过以步进step_tmp累加nfrac_tmp来获得扫频模块分频比的递增，以实现上行扫频，该步进受控于clk_swp时钟，即是每当clk_swp的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新，当此步骤完成后，若出现失锁的异常，需要立即转入失锁后异常处理阶段，即通过锁定指示LDT判决是否进行状态切换，当出现失锁，则从S4状态切换至S7状态；若仍保持锁定，则继续本状态（S4），同时对nint_tmp和nfrac_tmp是否到达第一段的终止整数分频比和终止小数分频比进行判决，当不满足，则继续本状态（S4），直至nint_tmp和nfrac_tmp达到终止整数分频比的终止小数分频比，同时从S4状态切换至S9状态。 [0085] 所述的S5状态的步骤为首先通过以步进step_tmp递减nfrac_tmp来获得扫频模块分频比的逐渐减小，以实现下行扫频，该步进受控于clk_swp时钟，即是每当clk_swp的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新，当此步骤完成后，若出现失锁的异常，需要立即转入失锁后异常处理阶段，即通过锁定指示LDT判决是否进行状态切换，当出现失锁，则从S5状态切换至S8状态；若仍保持锁定，则继续本状态（S5），同时对nint_tmp和nfrac_tmp是否到达第一段的终止整数分频比和终止小数分频比进行判决，当不满足，则继续本状态（S5），直至nint_tmp和nfrac_tmp达到终止整数分频比的终止小数分频比，同时从S5状态切换至S9状态。 [0086] 所述的S6状态的步骤为通过外部配置定时器的时长，让定时器从0计时，当计满以后由S6状态切换回到S2状态，目的是让扫频模块进入休眠，在休眠过程中等待锁相环完成从失锁到重新锁定。 [0087] 所述的S7状态的步骤为通过外部配置定时器的时长，让定时器从0计时，当计满以后由S7状态切换回到S4状态，目的是让扫频模块进入休眠，在休眠过程中等待锁相环完成从失锁到重新锁定。 [0088] 所述的S8状态的步骤为通过外部配置定时器的时长，让定时器从0计时，当计满以后由S8状态切换回到S5状态，目的是让扫频模块进入休眠，在休眠过程中等待锁相环完成从失锁到重新锁定。 [0089] 所述的S9状态的步骤为首先对是否进入新一段进行判决，若需要进入新一段，则进行以下步骤：将临时寄存器nint_tmp的值更新为配置的nint_ramp1，将临时寄存器nfrac_tmp的值更新为配置的nfrac_ramp1，将临时寄存器step_tmp的值更新为配置的step_ramp1，通过此步骤，将输出的整数分频比和小数分频比更新为第二段的起始整数分频比和起始小数分频比，由于第一段的终止整数分频比和终止小数分频比与第二段的起始整数分频比和起始小数分频比是重合的，由此实现了第二段和第一段的连续衔接，在完成更新之后，立即由S9状态切换至S2状态，进入新一段的扫频。 [0090] 若不再需要进入新一段，则表征该扫频波已经成型，再对是否进入新一轮扫频进行判决，若需要进入新一轮扫频，则进行以下步骤：由S9状态切换至S1状态，将临时寄存器nint_tmp的值更新为配置的nint_ramp0，将临时寄存器nfrac_tmp的值更新为配置的nfrac_ramp0，将临时寄存器step_tmp的值更新为配置的step_ramp0，通过此步骤，将输出的整数分频比和小数分频比更新为第一段的起始整数分频比和起始小数分频比，通过此步骤，重新进入了第一段的扫频，由此进入了新一轮的扫频。 [0091] 若不再进入新一段扫频，则表征扫频的整个过程已经结束，按照实际应用场景，将临时寄存器nint_tmp的值更新为配置的nint_bypass，将临时寄存器nfrac_tmp的值更新为配置的nfrac_bypass，并输出给delta‑sigma小数调制器，在这种情况下，无扫频。 [0092] 上述的各个状态的转换图如图2所示。 [0093] 从启动扫频开始进入S1状态，在S1中完成初始化参数的配置后，切换至S2状态；S2经过锁定判决，若失锁则切换至S6状态，S6等待锁相环重新锁定后再切回S2状态，若锁定则在S2状态中进行触发判决，并切换至S3状态；S3进行扫频模式判决，若判决为平行扫频则切换至S7状态，若判决为上行扫频，则切换至S4状态，若判决为下行扫频，则切换至S5状态；S4经过锁定判决，若失锁则切换至S7状态，S7等待锁相环重新锁定后再切回S4，若锁定则切换至S9；S5经过锁定判决，若失锁则切换至S8状态，S8等待锁相环重新锁定后再切回S5，若锁定则切换至S9；S9状态根据实际应用需要决定是否进入下一段扫频或是否进入下一轮扫频，若需要进入下一段扫频，则切换至S2，若需要进入下一轮扫频，则切换至S1，若都不需要，则表明扫频结束。 [0094] 实施例二 [0095] 在实施例一的基础上，实施例二结合具体的数据对本方法进行详细介绍。本发明的实施例以实现梯形波扫频为例，梯形波的最低频率为2012.5MHz，最高频率为2512.5MHz，上行扫频部分的时长为5us，平行部分（即定频部分）的时长为10us，下行扫频部分的时长为15us，锁相环输出给扫频模块的时钟的鉴相频率为50MHz，输出给delta‑sigma小数调制器的时钟的分频频率为50MHz。可得所配置的最低分频比的整数分频比为40，小数分频比为 0.25，最高分频比的整数分频比为50，小数分频比为0.25，由公式step=t×fref可得扫频步进。对应配置如下参数： [0096] nint_ramp0＝40；nfrac_ramp0＝0.25；step_ramp0＝250；nint_ramp1＝50；nfrac_ramp1＝0.25；step_ramp1＝500；nint_ramp2＝50；nfrac_ramp2＝0.25；step_ramp2＝750；nint_ramp3＝40；nfrac_ramp3＝0.25； [0097] 以上配置满足前述的梯形波的设计要求。 [0098] 启动扫频，进入S1状态，将配置的nint_ramp0=40存于临时寄存器nint_tmp，将nfrac_ramp0=0.25存于临时寄存器nfrac_tmp，将step_ramp0=250存于临时寄存器step_tmp，同时在clk_swp上升沿来临时输出给delta‑sigma小数调制器，此时的输出频率表现为第一段的起始输出频率2012.5MHz。 [0099] S1配置完成后立即进入S2，首先通过锁定指示LDT判决当前锁相环的状态，若锁相环为失锁状态，则从S2状态切换至S6状态；本实例的锁相环初始状态为失锁状态，则从S2状态切换至S6状态，在S6通过外部配置定时器的时长，扫频模块进入休眠，在休眠过程中等待锁相环完成从失锁到重新锁定，再由S6状态切换回到S2状态，此时的锁相环为锁定状态，则继续本状态（S2）的下一步骤——触发判决：外部配置trig_mode为连续模式，则扫频模块立即进入第一次扫频，并由S2状态切换至S3状态。 [0100] S3通过比较起始和终止分频比来判决是选择上行、下行或平行扫频，由于nint_str＜nint_trm，可判决为上行扫频，同时由S3状态切换至S4状态。 [0101] S4以步进step_tmp=500累加nfrac_tmp来获得扫频模块分频比的递增，以实现上行扫频，该步进受控于clk_swp时钟，即是每当clk_swp的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新，当此步骤完成后，若出现失锁的异常，需要立即转入失锁后异常处理阶段，即通过锁定指示LDT判决是否进行状态切换，本发明实例中锁相环仍保持锁定，则继续本状态（S4），同时对nint_tmp和nfrac_tmp是否到达第一段的终止整数分频比的终止小数分频比进行判决，当不满足，则继续本状态（S4），直至nint_tmp和nfrac_tmp达到终止整数分频比50和终止小数分频比0.25，同时从S4状态切换至S9状态。 [0102] S9对是否进入新一段进行判决，根据梯形波产生条件，需要进入第二段，即平行段，则进行以下步骤：将临时寄存器nint_tmp的值更新为配置的nint_ramp1=50，将临时寄存器nfrac_tmp的值更新为配置的nfrac_ramp1=0.25，将临时寄存器step_tmp的值更新为配置的step_ramp1=500，由S9状态切换至S2状态，进入平行段的扫频。 [0103] 在S2首先通过锁定指示LDT判决当前锁相环的状态，若锁相环为失锁状态，则从S2状态切换至S6状态；本实例的锁相环为锁定状态，则继续本状态（S2）的下一步骤——触发判决：外部配置trig_mode为连续模式，则扫频模块立即进入第二段扫频（定频），并由S2状态切换至S3状态。 [0104] S3通过比较起始和终止分频比来判决是选择上行、下行或平行扫频，由于nint_str=nint_trm，可判决为平行扫频，在S3中计时至扫频时长t=10u结束，由S3状态切换至S9状态。在平行扫频过程中，因为整数分频比和小数分频比维持不变，输出给delta‑sigma小数调制器，因此输出频率保持不变，表征为定频输出，输出频率为2512.5MHz。 [0105] S9对是否进入新一段进行判决，根据梯形波产生条件，需要进入第三段，即下行段，则进行以下步骤：将临时寄存器nint_tmp的值更新为配置的nint_ramp2=50，将临时寄存器nfrac_tmp的值更新为配置的nfrac_ramp2=0.25，将临时寄存器step_tmp的值更新为配置的step_ramp2=750，由S9状态切换至S2状态，进入下行段的扫频。 [0106] 在S2首先通过锁定指示LDT判决当前锁相环的状态，若锁相环为失锁状态，则从S2状态切换至S6状态；本实例的锁相环为锁定状态，则继续本状态（S2）的下一步骤——触发判决：外部配置trig_mode为连续模式，则扫频模块立即进入第三段扫频，并由S2状态切换至S3状态。 [0107] S3通过比较起始和终止分频比来判决是选择上行、下行或平行扫频，由于nint_str＞nint_trm，可判决为下行扫频，同时由S3状态切换至S5状态。 [0108] S5通过以步进step_tmp=750递减nfrac_tmp来获得扫频模块分频比的逐渐减小，以实现下行扫频，该步进受控于clk_swp时钟，即是每当clk_swp的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新，当此步骤完成后，若出现失锁的异常，需要立即转入失锁后异常处理阶段，即通过锁定指示LDT判决是否进行状态切换，本发明实例中锁相环仍保持锁定，则继续本状态（S5），同时对nint_tmp和nfrac_tmp是否到达第一段的终止整数分频比的终止小数分频比进行判决，当不满足，则继续本状态（S5），直至nint_tmp和nfrac_tmp达到终止整数分频比40的终止小数分频比0.25，同时从S5状态切换至S9状态。此时的输出频率表现为最高输出频率2512.5MHz [0109] S9对是否进入新一段进行判决，根据梯形波产生条件，不需要进入新一段，则表征该扫频的梯形波已经成型，再对是否进入新一轮扫频进行判决，本发明实例需要进入新一轮扫频，则进行以下步骤：由S9状态切换至S1状态，将临时寄存器nint_tmp的值更新为配置的nint_ramp0=40，将临时寄存器nfrac_tmp的值更新为配置的nfrac_ramp0=0.25，将临时寄存器step_tmp的值更新为配置的step_ramp0=250，通过此步骤，将输出的整数分频比和小数分频比更新为第一段的起始整数分频比和起始小数分频比，通过此步骤，重新进入了第一段的扫频，由此进入了新一轮的扫频。 [0110] 尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。 [0111] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 |
||||||
QQ群二维码
意见反馈
意见反馈