近来，在电子设备中，推进了信号处理的加速和高密度封装，而 重要的问题在于减小EMI(电磁干扰)噪声。由于电子设备产生了辐 射噪声，EMI是引起失灵的电磁故障。已知的是该EMI噪声主要由 PLL(锁相环)电路的压控振荡电路(VCO)产生的系统时钟信号引 起的。也就是说，通过以基于具有通常高频的系统时钟信号的高速在 电子设备中执行切换操作，就产生了切换噪声，即EMI噪声。
因此，所谓的扩频技术引起了关注，诸如调制系统时钟信号的频 率以便衰减或扩展与系统时钟信号频率相关的功率谱的峰值电平。该 功率谱是时间轴上显示的每个信号频率分量的电平(功率)，其利用 频率轴对功率轴来表示。
图6显示了利用传统扩频技术的PLL电路的配置(例如，日本 专利申请公开号No.2001-7700)。
传统的PLL电路包括参考频率分割器610，压控振荡器(以下称 为VCO)620，比较频率分割器630，631，选择器532，相位比较器 640，电荷泵650和低通滤波器(以下称为LPF)660。
参考频率分割器610是这样的频率分割器，其将预定振荡电路产 生的振荡时钟信号的频率分割以便将参考信号fr提供给相位比较器 640。VCO 620根据施加的电压控制振荡频率。VCO 620的振荡输出 fo通常用作为结合了PLL电路的电子设备的系统时钟系统。
比较频率分割器630是在普通操作时使用的频率分割器，其根据 预定的频率分割数量(1/N1)将VCO 620的振荡输出fo的频率分割 以便将输出提供给选择器632。比较频率分割器630的频率分割数量 (1/N1)是根据VCO 620的振荡输出fo需要的频率(以下称为参考 频率f1)而设置的。
比较频率分割器631是当为VCO 620的振荡输出fo执行频率调 制时使用的频率分割器，其根据预定的频率分割数量(1/N2)将VCO 620的振荡输出fo的频率分割以便将输出提供给选择器632。比较频 率分割器631的频率分割数量(1/N2)是根据VCO 620的振荡输出fo 的振荡频率调制之后的频率(以下称为扩展频率f2)而设置的。
选择器632基于切换信号SEL选择比较频率分割器630的输出 或者选择比较频率分割器631的输出，以便将比较信号fv提供给相位 比较器640。该相位比较器640比较从选择器632提供的比较信号fv 的相位和参考信号fr的相位。
假设选择器632选择比较频率分割器630的输出。
当参考信号fr的相位先于比较信号fv的相位时，相位比较器640 将对应于相位差的相位差信号Φr提供给电荷泵650。相反，当参考信 号fr的相位落后于比较信号fv的相位时，相位比较器640将对应于相 位差的相位差信号Φv提供给电荷泵650。
电荷泵650将具有对应于相位差信号Φr、Φv的电平的电压信号 CP提供给LPF 660。LPF 660将谐波分量从电压信号CP中去除，并 将通过从电压信号CP中形成直流而获得的直流电压Vr提供给VCO 620。
结果，如果提供对应于相位差信号Φr的直流电压Vr，那么VCO 620就操作来提高振荡电平以便提前比较信号fv的相位。相反，如果 提供对应于相位差信号Φv的直流电压Vr，那么VCO 620就操作来 降低振荡电平以便延迟比较信号fv的相位。最后，在参考信号fr和比 较信号fv之间没有产生相位差，而VCO 620的振荡输出fo的振荡频 率被锁定为参考频率f1(锁定状态)。
附带地，与VCO 620的振荡输出fo的振荡频率相关的功率谱通 常在相位锁定状态的参考信号f1处产生峰值。因此，PLL电路执行 VCO 620的振荡输出fo的振荡频率调制以便在参考信号f1处扩展频 谱。
如果执行频率调制，选择器632选择比较频率分割器631的输出， 并且暂时释放相位锁定状态。PLL电路执行相似的PLL控制以便锁定 参考信号fr的相位和比较频率分割器631输出的相位。结果，虽然 VCO 620的振荡输出fo的振荡频率偏离参考频率f1，并且暂时变为不 稳定状态(未锁定状态)，但是振荡频率最终被锁定在扩展频率f2。
作为重复上述操作的结果，VCO 620的振荡输出fo的功率谱在 参考频率f1和扩展频率f2之间的带宽(频谱宽度)上扩展，而不是 集中在参考频率f1，因此，功率谱的峰值电平在参考频率f1处被衰减。 因此，基于VCO 620的振荡输出fo的EMI噪声被减小。
本申请要求申请日为2004年2月27日的日本专利申请 2004-055280的优先权，其内容结合于此。
附带地，如果比较比较器的频率分割比率的切换时刻不合适，那 么参考频率和扩展频率之间的带宽将变得不稳定，并且不能从扩展功 率谱中获得期望的效果。例如，如图7所示，如果频率分割比率切换 时刻落在最佳时刻之后，那么功率谱的波形具有在参考频率f1和扩展 频率f2处的两个峰值。因此，为了设置最佳频率分割比率切换时刻， 必须执行复杂的调整以便优化PLL电路的循环时间常数等等，并且 PLL电路必须配置复杂的机制，用于设置频率分割比率切换时刻。

为了解决上述问题，根据本发明的第一方面，提供一种PLL电 路，包括：振荡电路，其基于提供的电压产生具有振荡频率的振荡信 号；频率分割器，其基于预定频率分割数量对产生的振荡信号的频率 进行分割以产生比较信号；相位比较器，其产生指示所产生的比较信 号和参考信号之间的相位差的相位差信号；低通滤波器，其由产生的 相位差信号中产生形成为直流的电压信号并将该电压信号提供到振荡 电路；控制单元，其在预定的时刻切换以使能/禁止从相位比较器提供 到低通滤波器的相位差信号；和电阻元件，其放置在预定电位和信号 线之间用于将相位差信号从相位比较器提供到低通滤波器，当相位差 信号被使能时，振荡电路基于对应于相位差信号的电压信号执行振荡 操作，当相位差信号被禁止时，低通滤波器通过电阻元件被提供预定 电位，以允许振荡电路基于根据提供的预定电位产生的电压信号执行 振荡操作。
根据本发明的第二方面是如本发明第一方面所述的PLL电路， 其中电荷泵被放置在相位比较器和低通滤波器之间，以转换相位差信 号的电平，以及其中当控制信号被提供来禁止相位差信号时，所述控 制单元执行控制使得将电荷泵的输出电平设置为高阻抗。
根据本发明的第三方面是如本发明第一方面所述的PLL电路， 其中根据与振荡信号的振荡频率相关的功率谱扩展程度来设置电阻元 件的电阻值。
根据本发明的第四方面是如本发明第一方面所述的PLL电路， 其中根据与振荡信号的振荡频率相关的功率谱的峰值衰减程度来设置 相位差信号被禁止的时间段。
根据本发明的第五方面是如本发明第一方面所述的PLL电路， 其中根据与振荡信号的振荡频率相关的功率谱的扩展程度来设置相位 差信号被禁止的时间段。
本发明的其他特征将从该说明书的附图和描述中变得显而易见。

为了更彻底地理解本发明和其优点，将参考以下附图来描述本发 明。
图1是根据本发明一个实施例的配置了PLL电路的系统的配置 示意图；
图2是根据本发明一个实施例的PLL电路的配置图；
图3是根据本发明一个实施例描述PLL电路操作的时序图；
图4显示了根据本发明一个实施例的对应于电阻值的功率谱波 形；
图5显示了根据本发明一个实施例的对应于复位周期的功率谱波形。
图6是传统PLL电路的配置图；以及
图7显示了传统功率谱波形。

从说明书和附图的内容中，至少以下细节是清楚的。
<信息处理装置>
图1是根据本发明一个实施例的配置了PLL电路的信息处理装 置的系统配置图。该信息处理装置是根据本发明的配置了PLL电路的 电子设备，诸如电视接收机、FM接收机和移动通信设备。
该信息处理装置配备了负责系统总控制的CPU 300，和用于执行 预定数字信号处理的DSP(数字信号处理器)400。PLL电路100被 配置来同步CPU 300和DSP 400，并向CPU 300和DSP 400提供系统 时钟信号SCLK，该系统时钟信号SCLK是压控振荡电路(以下称为 VCO)20的振荡输出。
该信息处理装置为PLL电路100利用扩频技术以便减小在PLL 电路100中产生的EMI噪声，诸如基于VCO 20的系统时钟信号SCLK 的电路元件的切换噪声。锁定检测单元200和计数器210被配置为实 现扩频技术的机构。
锁定检测单元200基于指示相位比较器40中的相位比较结果的 相位差信号(Φr、Φv)检测PLL电路100是否处于相位锁定状态。 如果检测到相位锁定状态，那么锁定检测单元200就向计数器210提 供锁定检测信号。
当从锁定检测单元200提供锁定检测信号时，计数器210就复位 计数值并基于预定的时钟信号启动计数器操作。计数器210向相位比 较器40提供复位信号CX用来禁止相位差信号。
复位信号CX被使能，直到计数器210计数了规定的次数，当计 数器210计数规定的次数时就解除复位信号CX。在该说明书中，“复 位时间”表示在相位锁定状态中相位比较器40被提供复位信号CX之 后直到解除复位信号CX之间的时间段。
当相位比较器40被提供复位信号CX时，PLL电路100执行之 后将介绍的本发明的频率调制，并且VCO 20的振荡频率波动。在解 除复位信号CX之后，再一次获得相位锁定状态，并且相位检测单元 200向计数器210提供锁定检测信号以便复位计数器210的计数值并 且重新开始计数操作。

以下将参考图2的电路图和图3的时序图介绍根据本发明一个实 施例的利用扩频技术的PLL电路100的配置和操作。
PLL电路包括参考频率分割器10、压控振荡器(以下称为VCO) 20，比较频率分割器30、相位比较器40、电荷泵50、低通滤波器(以 下称为LPF)60和上拉电阻70。PLL电路100是集成的(除了LPF 60)， 而LPF是外部连接的。
首先，将描述(在普通操作时间中)没有从计数器210提供复位 信号CX到相位比较器40的情况。
参考频率分割器10是根据预定频率分割数量将振荡时钟信号(以 下称为振荡CLK)的频率分割以便向相位比较器40提供参考信号fr 的频率分割器。该振荡CLK可以由振荡电路(诸如晶体振荡器)中 的自激励振荡提供，或可以由独立激励的振荡外部地提供。
VCO 20根据施加的电压的电平和应用时间控制振荡频率。通常， 使用可变电容二极管，该可变电容二极管具有根据偏置电压变化的静 电电容。VCO 20的振荡输出fo被用作为信息处理装置的系统时钟信 号SCLK。
比较频率分割器30是用于根据预定频率分割数量(1/N1)将VCO 20的振荡输出fo的频率分割以便向相位比较器40提供比较信号fv的 频率分割器。比较频率分割器30的频率分割数量(1/N1)是根据VCO 20的振荡输出fo需要的频率(以下称为参考频率f1)而设置的。该 比较频率分割器30可以是具有固定频率分割数量的固定频率分割器， 或者可以是具有可以任意设置的频率分割数量的可编程频率分割器。
在普通操作情况中，相位比较器40比较参考信号fr的相位和比 较信号fv的相位。当参考信号fr的相位先于比较信号fv的相位时(参 见图3(a)和3(b)的周期Ta)，相位比较器40将对应于相位差的 相位差信号Φr提供给电荷泵50(参见图3(c)的周期Ta)。相反， 当参考信号fr的相位落后于比较信号fv的相位时(参见图3(a)和3 (b)的周期Tb)，相位比较器40将对应于相位差的相位差信号Φv 提供给电荷泵50(参见图3(d)的周期Tb)。也就是说，在普通操 作时间中，使能相位差信号Φr、Φv。
电荷泵50包括在供电电压VCC和接地GND之间串联的 PMOSFET和NMOSFET。PMOSFET的栅电极被提供了相位差信号 Φr的反转信号，NMOSFET的栅电极被提供了相位差信号Φv。LPF 60 被提供了在PMOSFET和NMOSFET连接点产生的电压信号CP。
在电荷泵50中，如果相位差信号Φr和相位差信号Φv都是低电 平(L-level)，那么PMOSFET和NMOSFET都被截止并且输出 (PMOSFET和NMOSFET连接点)显示为高阻抗。
如果相位差信号Φr是高电平(H-level)，而相位差信号Φv是 低电平(L-level)，因为PMOSFET被接通而NMOSFET被截止，因 此对应于供电电压VCC的电压信号CP被输出(参见图3(e)的周 期Ta)。另一个方面，如果相位差信号Φr是低电平(L-level)，而 相位差信号Φv是高电平(H-level)，因为PMOSFET被截止而 NMOSFET被接通，因此对应于接地GND的电压信号CP被输出(参 见图3(e)的周期Tb)。
如果使能相位差信号Φr、Φv，那么LPF 60被提供基于来自电 荷泵50的相位差信号Φr、Φv的电压信号CP。LPF 60从电压信号 CP中去除谐波分量并向VCO20提供通过从电压信号CP中形成直流 而获得的直流电压Vr。
如果对应于相位差信号Φr的直流电压Vcp被提供，那么VCO 20 就操作来提高振荡频率以便提前比较信号fv的相位。相反，如果对应 于相位差信号Φv的直流电压Vcp被提供，那么VCO 20就操作来降 低振荡电平以便延迟比较信号fv的相位。结果最后，在参考信号fr 和比较信号fv之间不产生相位差，而VCO 20的振荡输出fo的振荡频 率被锁定为参考频率f1(锁定状态)。
接下来，将描述(在频率调制操作时间中)当相位检测单元200 检测到相位锁定状态时，复位信号CX从计数器210提供到相位比较 器40的情况。
相位比较器40包括复位处理单元41(“控制单元”)。复位处理 单元41在普通操作的情况中使能相位差信号Φr、Φv，而如果相位比 较器40被提供了复位信号CX那么就禁止相位差信号Φr、Φv。禁止 相位差信号Φr、Φv表示相位差信号Φr、Φv的电平被强制转换成低 电平(L-level)，以便将电荷泵50的输出设置为高阻抗。复位处理单 元41可以放置在相位比较器40的外面。
如果电荷泵50的输出被设置为高阻抗，那么就通过放置在从电 荷泵50提供电压信号CP到LPF 60的信号线和供电电压VCC之间的 上拉电阻70向LPF 60提供上拉电压VCC(当忽略上拉电阻70的电 压降时)。相似的，LPF 60从上拉电压VCC中去除谐波分量并向 VCO20提供通过从上拉电压VCC中形成直流而获得的直流电压 Vpu。
当对应于上拉电压VCC的直流电压Vpu被提供时，VCO 20根 据直流电压Vpu被提供期间的时间周期(即复位时间)来操作以提高 振荡频率，直到复位信号CX基于计数器210被解除。当复位信号CX 随后被解除时，复位处理单元41再一次使能相位差信号Φr、Φv，并 且VCO 20被提供对应于相位差信号Φr或相位差信号Φv的直流电压 Vcp。如上所述执行普通PLL操作以便将VCO 20的振荡频率锁定为 参考频率f1。
通过以这种方式基于复位信号CX重复普通操作和频率调制操 作，VCO 20的振荡输出fo的功率谱从参考频率f1开始以高频方向扩 展，而不是集中在参考频率f1，因此功率谱的峰值电平在参考频率f1 处被衰减。因此，基于VCO 20的振荡输出的EMI噪声被减小了。
与传统情况不同，相对于VCO 20的振荡频率输出fo，根据随着 复位时间的领先，振荡频率被持续提高。因此，与传统情况不同，在 频率变换之后，功率谱并不集中在某个频率(扩展频率)。因此，可 以通过仅仅添加简单的机构，诸如禁止相位差信号Φr、Φv的机构(复 位处理单元41)和上拉电阻70，可以进一步降低EMI噪声的影响。
<对应于电阻值的扩频效果>
图4是描述当复位时间恒时刻在对应于上拉电阻70的电阻值的 功率谱波形中的变化的图。功率谱是出现在时间轴上每个信号频率分 量的电平(功率)，其由频率轴对功率轴来表示。当基于时间轴上的 信号电平的采样数据执行傅立叶级数扩展时，功率谱的电平通常获得 为傅立叶系数(Sin和Cos的系数)的幅值。
图4中实线所示的功率谱波形显示了PLL电路100执行普通PLL 操作的情况。因为由于PLL操作，VCO 20的振荡频率集中在参考频 率f1，所以功率谱在参考频率f1处具有峰值电平。
图4中虚线、点-划线、双点-划线所示的功率谱波形显示了基于 复位信号CX在VCO 20的相位锁时刻间中执行振荡频率(参考频率 f1)的频率调制的情况。在复位时间恒定的情况下，上拉电阻70的电 阻值以虚线、点-划线、双点-划线的顺序被降低。
如图4所示，在频率调制时的功率谱峰值比在PLL普通操作时 的功率谱峰值衰减的多，而与上拉电阻70的电阻值无关。因为复位时 间恒定，所以功率谱的峰值的衰减总量没有被上拉电阻70的电阻值的 变化而改变。
另一方面，如果上拉电阻70的电阻值很小，那么与上拉电阻70 的电阻值很大的情况相比，上拉电阻70的电压降被减小，从而提供到 VCO 20的直流电压Vpu的电平被提高。因此，因为VCO的振荡频 率在较高频率方向改变，所以频谱宽度被扩展而功率谱被扩展的更广。
通过这种方式根据扩展功率谱的程度设置上拉电阻70的电阻值， 扩展功率谱的效果可以进一步改善。
<对应于复位时间的扩频的效果>
图5是描述当上拉电阻70的电阻值恒定时对应于复位时间长度 的功率谱波形中改变的图。
图5的实线所示的功率谱波形显示了PLL电路100执行普通PLL 操作的情况。因为由于PLL操作，VCO 20的振荡频率集中在参考频 率f1，所以功率谱在参考频率f1处具有峰值电平。
图5中虚线、点-划线、双点-划线所示的功率谱波形显示了基于 复位信号CX在VCO 20的相位锁时刻间中执行振荡频率(参考频率 f1)的频率调制的情况。在上拉电阻70的电阻值恒定的情况下，复位 时间以虚线、点-划线、双点-划线的顺序被降低。
如图5所示，在频率调制时的功率谱峰值比在PLL普通操作时 的功率谱峰值衰减的多。因为随着复位时间的提高，功率谱远离参考 频率f1较长的时间，因此功率谱的峰值的衰减总量被提高。因为随着 复位时间的提高，VCO 20的振荡频率改变为较高的频率，因此频谱 宽度被扩展而功率谱被扩展的更广。
通过这种方式根据功率谱的峰值衰减程度或者扩展功率谱的程 度设置复位时间，可以进一步提高扩展功率谱的效果。无需说明，通 过将上述上拉电阻70的电阻值设置为合适的值并且结合设置复位时 间的长度就可以进一步提高扩展功率谱的效果。
虽然上述详细说明已经以实例的方式和目前本发明优选实施例 的方式进行，但是本发明的概念仍然可以进行各种变化来实施和应用， 并且附加的权利要求涵盖了除了现有技术范围之外的各种修改。
例如，由于上述实施例中的PLL电路的配置，可以不配置电荷 泵50。在这种情况下，例如，与电荷泵50类似的串联的PMOSFET 和NMOSFET被放置在相位比较器40的输出级以便对应于上述电压 信号CP的输出相位差信号。当复位信号CX被提供时，复位处理单 元41执行控制，这样在相位比较器40的输出级的PMOSFET和 NMOSFET都截止以便将相位比较器40的输出电平设置为高阻抗。
在上述实施例中，可以使用下拉电阻并将其放置在电荷泵50和 LPF 60之间的接地GND和信号线之间，来代替上拉电阻70。如果使 用下拉电阻，那么当基于复位信号CX在VCO 20的相位锁时刻间中 为振荡频率(参考频率f1)执行频率调制时，提供到VCO 20的直流 电压Vpu的电平就是低电平(L-level)。因此，VCO 20的振荡频率 在较低频率的方向上改变，那么就可以获得如上拉电阻70的情况一样 的扩展功率谱的效果。