一种跳频相位连续频率合成器及其控制方法 |
|||||||
| 申请号 | CN202211596034.2 | 申请日 | 2022-12-13 | 公开(公告)号 | CN116131766A | 公开(公告)日 | 2023-05-16 |
| 申请人 | 成都联帮微波通信工程有限公司; | 发明人 | 张宝柱; 徐浪平; | ||||
| 摘要 | 本 发明 公开了一种跳频 相位 连续 频率 合成器，包括有恒温晶振、功分器、时钟分配器、梳状谱发生器、FPGA、双工器、第一 滤波器 、DDS、M路S波段 开关 滤波器组 、第二滤波器、第一 放大器 、 混频器 、N路S波段开关滤波器组、第二放大器、二 倍频器 、第三滤波器、第三放大器，本发明还公开了一种跳频相位连续频率合成器控制方法。本发明的频率合成器采用全新的频标频率、中频频率及控制逻辑计算方法，实现了DDS输出频率的跳频相位连续问题，解决了频率合成器小步进跳变相位连续性问题。该频率合成器既具有直接模拟式频率合成技术低噪声、可大步进跳变的优势，又具有直接数字式可以小步进跳变的特点。 | ||||||
| 权利要求 | 1.一种跳频相位连续频率合成器，包括有恒温晶振、功分器、时钟分配器、梳状谱发生器、FPGA、双工器、第一滤波器、DDS、M路S波段开关滤波器组、第二滤波器、第一放大器、混频器、N路S波段开关滤波器组、第二放大器、二倍频器、第三滤波器、第三放大器，其特征在于： |
||||||
| 说明书全文 | 一种跳频相位连续频率合成器及其控制方法技术领域背景技术[0002] 频率合成技术为有多种，可分为直接式频率合成和间接式频率合成技术。直接式频率合成技术包括直接模拟式和直接数字式频率合成技术。目前采用锁相环等间接式频率合成方式实现的频率合成器无法实现高速频率跳变，且跳频后无法实现相位连续；通过参考频率的“加”、“减”、“乘”等运算实现的直接模拟式频率合成器可以实现跳频后的相位连续，但是该方式实现的跳频步进频率一般为参考频率的整数倍，无法实现小步进的频率跳变，且产品体积大，功耗高，不能满足当前对频率合成器需求。 [0003] 针对上述问题，本发明提供了一种小步进跳频后的相位连续的一种跳频相位连续频率合成器及其控制方法。 发明内容[0004] 本发明提供了一种小步进跳频后的相位连续的一种跳频相位连续频率合成器及其控制方法。 [0005] 本发明的目的是提供一种跳频相位连续频率合成器，包括有恒温晶振、功分器、时钟分配器、梳状谱发生器、FPGA、双工器、第一滤波器、DDS、M路S波段开关滤波器组、第二滤波器、第一放大器、混频器、N路S波段开关滤波器组、第二放大器、二倍频器、第三滤波器、第三放大器，恒温晶振的输出端口与功分器的输入端口连接，功分器的两个输出端口分别连接到梳状谱发生器和时钟分配器的输入端口，时钟分配器的输出端口与FPGA的时钟输入端口连接，FPGA的I/0端口分别与DDS的D0‑DN和I0/UPDATA端口连接，梳状谱发生器的输出端口与双工器的输入公共端口连接，双工器的输出端口H端口与第一滤波器的输入端口连接，双工器的输出端口L端口与M路S波段开关滤波器组的射频输入端口连接，FPGA的多路I0端口与M路S波段开关滤波器组的逻辑控制输入端连接，M路S波段开关滤波器组射频输出端与第一放大器连接，第一放大器的输出端口与混频器的本振输入端口连接，DDS的输出端口与第二滤波器的输入端口连接，第二滤波器的输出端口与混频器的中频输入端口连接，混频器的射频输出端口与N路S波段开关滤波器组射频输入端连接，N路S波段开关滤波器组的射频输出端口与第二放大器的输入端口连接，第二放大器的输出端口与二倍频器的输入端口连接，二倍频器的输出端口与第三滤波器的输入端口连接，第三滤波器的输出端口与第三放大器的输入端口连接。 [0006] 进一步的，恒温晶振产生的高稳定时钟提供整体的高稳定度系统时钟f1. [0008] 进一步的，FPGA对DDS的频率、相位和幅度进行控制。 [0009] 进一步的，第一滤波器提取梳状谱发生信号中DDS所需的参考时钟REF‑CLK，为DDS提供高频时钟参考信号。 [0010] 进一步的，M路S波段开关滤波器组产生M个S波段标，FPGA对M个S波段频标信号进行选择输出。 [0011] 进一步的，第一放大器对滤波产生的M个频标信号进行放大，并为混频器提供本振驱动信号。 [0012] 进一步的，DDS在FPGA的控制下，产生步进为Δf/2MHz的中频信号，第二滤波器将DDS产生的中频信号带外杂散滤除，第二滤波器为混频提供中频信号。 [0013] 进一步的，混频器将输入的本振信号与中频信号进行混频，并产生步进频率为Δf/2MHz的S波段射频信号，N路S波段开关滤波器组在FPGA的控制下，分段滤波将非需求交互调信号滤除，第二放大器将分段滤波产生的S波段信号进行放大，二倍频器对输入的步进为Δf/2MHz的S波段信号fx进行倍频，第三滤波器将二倍频器产输出的基频fx、3fx和4fx等进行滤除，得到步进为ΔfMHz的C波段信号，第三放大器对所需的C波段信号进行放大到所需功率。 [0014] 一种跳频相位连续频率合成器控制方法，应用于一种跳频相位连续频率合成器，其控制方法如下： [0015] 由时钟分配器分发的时钟(clk)作为FPGA的系统时钟。clk作为下发DDS频率控制字和相位控制字(D0…DN)，频率合成器健康状态检测等功能的检测控制时钟。对clk时钟在FPGA内部进行K分频处理得到SYCN_FPGA信号，取SYCN_FPGA信号频率为DDS输出信号2.5MHz、中频输出频率和DDS系统工作时钟的最大公约数。 [0016] F_EN为外部频率控制锁存信号，F0…FN为对频率合成器频率控制信号。当外部控制信号下发到频率合成器时，F_EN指令到达后，频率合成器将外部频率控制指令进行锁存译码，并将DDS的频率字和相位控制字同步于clk下发到DDS，IO/UPDATA同步于SYCN_FPGA信号下发到DDS和开关驱动器。 [0017] 本发明具有以下优势：本发明的频率合成器采用新的逻辑控制时钟计算方法，实现了DDS输出频率的跳频相位连续，解决了频率合成器小步进跳变相位连续性问题。该频率合成器既具有直接模拟式频率合成技术低噪声、可大步进跳变的优势，又具有直接数字式可以小步进跳变的特点。此外，通过修改开关滤波器组的频率开关滤波器的路数，可以实现更大带宽频率合成，具有很强的扩展性。同时该专利提供的该频率合成器中，DDS取代了大量的开关滤波器组，可以大幅度降低产品功耗和体积。附图说明 [0018] 图1为本发明的原理框图； [0019] 图2为本发明的控制原理框图。 [0020] 图中：1、恒温晶振；2、功分器；3、时钟分配器；4、梳状谱发生器；5、FPGA；6、双工器；7、第一滤波器；8、DDS；9、M路S波段开关滤波器组；10、第一放大器；11、第二滤波器；12、混频器；13、N路S波段开关滤波器组；14、第二放大器；15、二倍频器；16、第三滤波器；17、第三放大器。 具体实施方式[0021] 本发明提供了一种跳频相位连续频率合成器，包括有恒温晶振1、功分器2、时钟分配器3、梳状谱发生器4、FPGA5、双工器6、第一滤波器7、DDS8、M路S波段开关滤波器9组、第二滤波器11、第一放大器10、混频器12、N路S波段开关滤波器组13、第二放大器14、二倍频器15、第三滤波器16、第三放大器17，恒温晶振1的输出端口与功分器2的输入端口连接，功分器2的两个输出端口分别连接到梳状谱发生器4和时钟分配器3的输入端口，时钟分配器3的输出端口与FPGA5的时钟输入端口连接，FPGA5的I/0端口分别与DDS8的D0‑DN和I0/UPDATA端口连接，梳状谱发生器4的输出端口与双工器6的输入公共端口连接，双工器6的输出端口H端口与第一滤波器7的输入端口连接，双工器6的输出端口L端口与M路S波段开关滤波器组 9的射频输入端口连接，FPGA5的多路I0端口与M路S波段开关滤波器组9的逻辑控制输入端连接，M路S波段开关滤波器组9射频输出端与第一放大器10连接，第一放大器10的输出端口与混频器12的本振输入端口连接，DDS8的输出端口与第二滤波器11的输入端口连接，第二滤波器11的输出端口与混频器12的中频输入端口连接，混频器12的射频输出端口与N路S波段开关滤波器组13射频输入端连接，N路S波段开关滤波器组13的射频输出端口与第二放大器14的输入端口连接，第二放大器14的输入端口与二倍频器15的输入端口连接，二倍频器 15的输出端口与第滤波器的输入端口连接，第三滤波器16的输出端口与第三放大器17的输入端口连接。 [0022] 本实施例中，恒温晶振1产生的高稳定时钟提供整体的高稳定度系统时钟f1.[0023] 本实施例中，梳状谱发生器产生频率间隔f1的梳状谱信号，恒温晶振1通过时钟分配器为FPGA提供系统运行时钟clk。 [0024] 本实施例中，FPGA5对DDS8的频率、相位和幅度进行控制。 [0025] 本实施例中，第一滤波器7提取梳状谱发生信号中DDS8所需的参考时钟REF‑CLK，为DDS8提供高频时钟参考信号。 [0026] 本实施例中，M路S波段开关滤波器组9产生M个S波段标，FPGA5对M个S波段频标信号进行选择输出。 [0027] 本实施例中，第一放大器10对滤波产生的M个频标信号进行放大，并为混频器12提供本振驱动信号。 [0028] 本实施例中，DDS8在FPGA5的控制下，产生步进为Δf/2MHz的中频信号，第二滤波器11将DDS8产生的中频信号带外杂散滤除，第二滤波器11为混频提供中频信号。 [0029] 本实施例中，混频器12将输入的本振信号与中频信号进行混频，并产生步进频率为Δf/2MHz的S波段射频信号，N路S波段开关滤波器组13在FPGA5的控制下，分段滤波将非需求交互调信号滤除，第二放大器14将分段滤波产生的S波段信号进行放大，二倍频器15对输入的步进为Δf/2MHz的S波段信号fx进行倍频，第三滤波器16将二倍频器15输出的基频fx、3fx和4fx等进行滤除，得到步进为ΔfMHz的C波段信号，第三放大器17对所需的C波段信号进行放大到所需功率。 [0030] 本发明还提供了一种跳频相位连续频率合成器控制方法，应用于一种跳频相位连续频率合成器，其控制方法如下： [0031] 由时钟分配器分发的时钟(clk)作为FPGA的系统时钟。clk作为下发DDS频率、相位和幅度控制字(D0…DN),频率合成器健康状态检测等功能的检测控制时钟。在FPGA内部对clk时钟进行K分频处理得到SYCN_FPGA信号，取SYCN_FPGA信号频率为Δf/2、DDS输出中频频率和DDS系统工作时钟的最大公约数。 [0032] F_EN为外部频率控制锁存信号，F0…FN为外部对频率合成器频率控制信号。当外部控制信号下发到频率合成器时，频率合成器将外部频率控制指令进行译码处理，并将DDS的频率、相位、幅度控制字同步于clk下发到DDS，等待F_EN指令到达后，IO/UPDATA同步于SYCN_FPGA信号下发到DDS，同时将N路S波段开关滤波组和M路S波段开关滤波组开关控制信号同步SYCN_FPGA下发实现频率选择。 |
||||||
