压控振荡器的电路配置专利检索-零部件专利检索查询-专利查询网

压控振荡器的电路配置
申请号	CN201080057799.8	申请日	2010-12-07	公开(公告)号	CN102959857B	公开(公告)日	2016-11-30
申请人	意法半导体有限公司;			发明人	亚历山德罗·伊塔利; 萨尔瓦托雷·迪玛蒂纳; 卡洛杰罗·马尔科·伊波利托; 朱塞佩·帕尔米萨诺;
摘要	压控振荡器电路（1）包括：电桥结构，包括两个N型交叉耦合的晶体管（M3、M4）以及两个P型交叉耦合的晶体管（M5、M6）；电流镜（3），连接到两个N型交叉耦合的晶体管（M3、M4）中并且配置为产生用于电路（1）的偏置电流（IB）；LC 谐振器（2），并联放置在两个N型交叉耦合的晶体管（M3、M4）和两个P型交叉耦合的晶体管（M5、M6）之间。电路（1）的特征在于LC谐振器（2）包括：两对差分电感器（L1、L2），通过互感系数（M）互相耦合，每对包括配置在外部环路的各个分支（10a）上的第一电感器（L1）以及安装在内部环路的各个分支（12a）上的第二电感器（L2）；第一变抗器（CV33），连接到公共节点（A）以及内部环路的第一分支（12a）；第二变抗器（CV33），连接到公共节点（A）以及内部环路的第二分支（12a）。
权利要求	1.一种压控振荡器电路，包括：电桥结构，包括两个N型交叉耦合的晶体管以及两个P型交叉耦合的晶体管；电流镜，连接至两个N型交叉耦合的晶体管并且配置成产生用于电路的偏置电流； LC 谐振器，并联地放置在两个N型交叉耦合的晶体管和两个P型交叉耦合的晶体管之间；所述电路的特征在于LC谐振器包括：以互感系数互相耦合的两对差分电感器，每对差分电感器包括配置在外部环路的各个分支上的第一电感器以及配置在内部环路的各个分支上的第二电感器，其中所述外部环路的分支彼此相连并且所述内部环路的分支彼此相连，以及所述外部环路的相应分支连接至所述内部环路的相应分支；第一变抗器，连接到公共节点以及所述内部环路的第一分支；第二变抗器，连接到公共节点以及所述内部环路的第二分支；开关，耦合在所述内部环路上的两个第二电感器之间。 2.根据权利要求1所述的电路，其中，两个第一电感器具有共同的端子，两个第二电感器通过用由栅极电压偏置的N型MOS晶体管获得的开关彼此连接，并且开关配置成连接或断开与第一电感器并联的第二电感器。 3.根据权利要求1或2所述的电路，其中，所述外部环路的分支通过各自的去耦电容器连接到所述内部环路的分支，去耦电容器配置成以直流从两个N型交叉耦合的晶体管以及从两个P型交叉耦合的晶体管去耦两个第二电感器以及两个变抗器。 4.根据权利要求2所述的电路，其中，所述内部环路的分支通过两个偏置电阻器连接到接地，以便通过接地电压偏置开关、第一和第二变抗器。 5.根据权利要求1或2所述的电路，其中，第一和第二变抗器经受施加给公共节点的控制电压。 6.根据权利要求1或2所述的电路，其中，第一电感器和第二电感器通过硅衬底上的导电材料的两个各自的同心环路获得。
说明书全文	压控振荡器的电路配置技术领域 [0001] 本发明涉及压控振荡器(VCO)的电路。 [0002] 更具体地说，本发明涉及包括变抗器的压控振荡器的电路。背景技术 [0003] 在现代数字无线通信系统中，由于用于锁相环路(PLL)，压控振荡器(VCO)表示合成载频的基本部分。 [0004] 在这种应用中，由于合成信号的频率高以及功耗造成的限制，所以特别难以设计振荡器。 [0005] 具有LC 谐振器的传统拓扑是满足光谱纯度的规格和现有通信标准导致的功耗的最常用解决方案。 [0006] 然而，存在如下几种不同的原因推动寻求创新的拓扑： [0007] CMOS技术的使用，越来越小的沟道长度需要使用越来越低的供电电压； [0008] 无线传感器网络的低数据速率类型的应用程序施加的低功耗限制； [0009] 需要设计用于宽带无线系统的调谐范围广的振荡器电路。 [0010] 图1示出了根据第一现有技术的宽带振荡器的电路1。 [0011] 电路1以本身已知的方式包括电桥结构(bridge structure)，包括两个N型交叉耦合的MOS晶体管M3和M4以及两个P型交叉耦合的MOS晶体管M5和M6。 [0012] 电路1也包括LC谐振器2，并联放置在所述两对N型晶体管M3和M4和P型晶体管M5和M6之间。 [0013] 晶体管M3、M4、M5和M6全体为电路1的有源部分，其任务在于补偿LC谐振器2的损耗。 [0014] 本身已知的电流镜用3表示，所述电流镜包括一对晶体管M1和M2，供电电压VDD施加到该对晶体管。电流镜3产生用于偏置电路1的电流IB。 [0015] 通过相关的电压电源给两个P型晶体管M5和M6施加相同的供电电压VDD。或者，电流镜3的供电电压与两个P型晶体管M5和M6的供电电压不同。 [0016] LC谐振器2包括电感器LD以及控制电压Vtune提供的两个变抗器CV。 [0017] 通过调制控制电压Vtune，电路1使用两个变抗器CV以连续的方式控制振荡频率，该频率与LC谐振器2的谐振频率相等。 [0018] 为了增大振荡频率的变化范围，从而获得宽带振荡器，电路1包括第一组4a电容器CSW1、...、CSWN和分别与第一组4a电容器CSW1、...、CSWN相同的第二组4b电容器CSW1、...、CSWN。第一组4a和第二组4b的每个电容器CSW1、...、CSWN分别连接到用N型MOS晶体管获得的各个开关MSW1、...、MSWN，N型MOS晶体管由相关的栅极电压B1、...、BN控制。 [0019] 第一组4a和第二组4b的电容器CSW1、...、CSWN使得能够获得振荡频率的离散变化。 [0020] 这种解决方案的主要优点在于，能够获得宽带振荡器，无需使用具有高值品质因数KV的变抗器，其中品质因数KV定义如下： [0021] [0022] 其中，△C为在控制电压变化△Vtune下变抗器(varactor，变容二极管)容量的增量变化。 [0023] 实际上，由于噪声转换AM-PM的已知现象，高值KV危及相位噪声的性能。 [0024] 这样的方案的主要缺点如下： [0025] 在电容器的第一组4a和第二组4b电容器CSW1～CSWN所识别的不同振荡频率子带内，未优化相位噪声； [0026] 电路1的电流消耗(以及功耗)过大；需要这种过大消耗，以便确保较低的频带限制内具有可靠的振荡起始条件，即，具有容量大的变抗器CV以及相关的低品质因数KV。 [0027] 图2示出了根据第二现有技术的宽带振荡器的电路1，其中相似的元件采用与图1中相同的数字。 [0028] 在该电路1中，使用品质因数KV高的变抗器结构CV。 [0029] 为了消除AM-PM效应产生的相位噪声退化的问题，每个变抗器CV再分为并联的N部分，每部分通过相关的偏置电压VB1、...、VBN进行偏置。 [0030] 电阻器RB和电容器CD表示变抗器CV的偏置网络。电容器CD用于以直流将变抗器CV从晶体管M3、M4、M5和M6的漏极节点去耦。电阻器RB为用于防止变抗器CD短路的偏置电阻器。 [0031] 电路1使得能够将品质因数KV线性化并且将其相对于控制电压Vtune的导数的最大值最小化，用于变抗器CV容量的相同的整体变化。 [0032] 然而，这种方案增大了相位噪声。 [0033] 图3示出了根据第三现有技术的宽带振荡器的电路1，其中相似的元件采用与图1和图2中相同的数字。 [0034] 在该电路1中，使用两个变抗器CV和四个开关电感器(switched inductor)LD1和LD2。因此，通过改变LC谐振器2的电感和电容元件执行振荡频率的离散变化。 [0035] 在图3的电路1中，第一组4a和第二组4b电容器包括单个电容器CSW1，其连接到通过栅极电压B1控制、由N型MOS晶体管制成的各个开关MSW1。 [0036] 就相位噪声和功耗的优化而言，图3的电路1使得能够克服前述电路的限制。 [0037] 如上所述，LC谐振器2包括四个电感器，分别为配置在LC谐振器2的第一分支5上的第一电感器LD1和第二电感器LD2以及配置在LC谐振器2的第二分支6上的第三电感器LD1和第四电感器LD2。LC谐振器2的第一分支5和第二分支6通过用N型MOS晶体管获得的开关MSW彼此连接，然而，N型MOS晶体管危及第一和第三电感器LD1的质量因数。 [0038] 这就是LC谐振器2的质量因数降低造成在相位噪声或过多的功耗方面受限的原因。 [0039] 使用电阻低以及W/L比率高的开关MSW，可克服这些限制。然而，这减小了调谐范围。 [0040] 图4示出了根据第四现有技术的宽带振荡器的电路1，其中相似的元件采用与图1、2和3中相同的数字。 [0041] 在电路1中，根据并联设置的开关电感器，使用LC谐振器2。 [0042] 这种电路1包括两个差分电感器L1，通过互感系数M和插入的与电感器L2串联的开关MSW互相耦合这两个差分电感器。 [0043] 由于并联设置不会由于开关MSW的电阻而降低等效并联电感的质量因数，所以与先前的方案相比，这种方法具有若干个优点。这种设置能够以不同的振荡频率优化相位噪声并且获得可靠的起始条件，避免电路的消耗和功率过大。 [0044] 然而，由于实现开关MSW的MOS晶体管的漏极(源极)的偏置电压等于VDD-VGSPMOS(其中，VGSPMOS为晶体管MSW的栅极-源极电压)，所以未优化开关MSW的连接。 [0045] 结果，在接通条件下的栅极-源极电压等于VGSPMOS，因此，由于W/L比率固定，三极管电阻并非可能达到的最小电阻。 [0046] 使用互补开关，可解决这种问题，但是这会大幅增大其寄生容量。发明内容 [0047] 因此，本发明的目的是提出，与现有技术的上述方案相比，具有更好的性能以及更低的功耗的压控振荡器的电路。 [0048] 通过特征在权利要求1中限定的压控振荡器的电路，实现了上述目的及其他目的。 [0049] 特定实施例是从属权利要求的主体，其内容应视为该说明书的组成和重要部分。附图说明 [0050] 参照附图、通过下面的具体描述，本发明的进一步特征和优点将变得显而易见的，这些说明仅仅是示例性的而非限制性的，其中： [0051] 图1为根据上述第一现有技术的压控振荡器的电路的示意图； [0052] 图2为根据上述第二现有技术的压控振荡器的电路的示意图； [0053] 图3为根据上述第三现有技术的压控振荡器的电路的示意图； [0054] 图4为根据上述第四现有技术的压控振荡器的电路的示意图； [0055] 图5为根据本发明的压控振荡器的电路的示意图； [0056] 图6a为根据本发明的电路的谐振器布置的示例性实施方式的顶视示意图；以及[0057] 图6b为图6a的谐振器示意图。具体实施方式 [0058] 图5示出了根据本发明的压控振荡器的电路，其中相似的元件采用与上述图1至图4中相同的参考数字。 [0059] 电路1包括电桥结构，电桥结构包括两个N型交叉耦合的MOS晶体管M3和M4以及两个P型交叉耦合的MOS晶体管M5和M6。 [0060] 电路1还包括LC谐振器2，并联放置在所述两对N型晶体管M3和M4与P型晶体管M5和M6之间。晶体管M3、M4、M5和M6全体表示电路1的有源部分，其任务在于补偿LC谐振器2的损耗。 [0061] 两个晶体管M3和M4连接到电流镜3中，电流镜3包括一对晶体管M1和M2，供电电压VDD施加到该对晶体管中。电流镜3产生用于偏置电路1的电流IB。 [0062] 通过相关的电压电源给两个P型晶体管M5和M6施加相同的供电电压VDD。或者，电流镜3的供电电压与两个P型晶体管M5和M6的供电电压不同。 [0063] LC谐振器电路2包括两对差分电感器L1和L2，这两对差分电感器通过互感系数M互相耦合，每对差分电感器包括配置在外部环路的各个分支10a上的第一电感器L1和配置在内部环路的各个分支12a上的第二电感器L2。 [0064] 这两个第一电感器L1具有共同的端子。 [0065] 两个第二电感器L2通过用N型MOS晶体管获得的开关MSW彼此连接，该晶体管通过栅极电压B0偏置。开关MSW连接或者断开与第一电感器L1并联的第二电感器L2。 [0066] 内部环路的分支12a通过第一和第二变抗器CV33彼此连接，第一和第二变抗器经受施加至公共节点A的控制电压Vtune。 [0067] 外部环路的分支10a通过各自的去耦电容器CD连接到内部环路的分支12a，去耦电容器配置成以直流从晶体管M3、M4、M5和M6的漏极节点去耦两个第二电感器L2以及变抗器CV33。 [0068] 控制电压Vtune也连接到第三和第四变抗器CV12。 [0069] 内部环路的分支12a通过两个偏置电阻器RB连接到接地GND，以便通过接地电压偏置开关MSW、第一和第二变抗器CV33。 [0070] 这组去耦电容器CD以及偏置电阻器RB使得能够偏置开关MSW，以便确保低损耗。 [0071] 通过用具有不同的氧化物厚度的MOS累积晶体管获得所述变抗器CV12和CV33实现LC谐振器2的变抗器CV12和CV33的线性化，所述氧化物厚度在变抗器CV12和变抗器CV33之间变化。 [0072] 因此，关于电路中已经可用的那些，线性化变抗器的拓扑不需要替换偏置点。 [0073] 本发明的电路的操作原理与参考图1至图4描述的电路的操作相似，现在进行描述。 [0074] 包括两个N型交叉耦合的MOS晶体管M3和M4以及两个P型交叉耦合的MOS晶体管M5和M6的电桥结构实现负电阻。这种负电阻的任务在于补偿LC谐振器2的损耗电阻，以便在所述谐振器2上以恒定的宽度保持振荡。振荡频率由下面的表达式决定： [0075] [0076] 其中，Leq和Ceq分别表示电路LC谐振器2的总体等效电感和总体等效电容。为了以连续的方式改变振荡频率，通过改变施加给变抗器CV12和CV33的共同节点A的控制电压Vtune的值，改变Ceq。控制电压Vtune具有连续值，包含在接地电压和供电电压之间。 [0077] 为了以离散的方式改变振荡频率，使用通过互感系数M互相耦合的两对差分电感器L1和L2。通过使用开关MSW激活或停用与第一电感器L1并联的第二电感器L2，从而以离散的方式改变LC谐振器2的电感Leq。为此，开关MSW经受具有两个离散值的栅极电压B0(接地电压或供电电压VDD)。 [0078] 图6a示出了谐振器2的布置的顶视示意图，其中，通过硅衬底上制成的导电材料的两个各自的同心环路获得第一电感器L1和第二电感器L2。图6b示出了谐振器2的示图，其中，各个端子a-f与图6a中所示的那些端子相同。 [0079] 已经特别设计这种布置，以便将第一电感器L1和第二电感器L2之间的互感最大化，同时减小第一电感器和第二电感器占据的硅面积。 [0080] 根据本发明的压控振荡器的电路的优点在于： [0081] 由于具有开关电感器的拓扑以及所使用的变抗器结构，在非常高的频率范围优化相位噪声； [0082] 由于低寄生容量，与现有技术相比，增大了调谐范围； [0083] 由于所使用的变抗器结构，改善了相位噪声和调谐范围之间的平衡； [0084] 由于使用适当的布置，将开关电感器结构的硅面积最小化； [0085] 由于开关电感器结构，减少了压控振荡器的功耗。 [0086] 当然，在不影响本发明的原理的情况下，实施方式和制作细节可相对于已经描述和阐述的仅作为非限制性实例的内容而有很大变化，而不会因此偏离所附权利要求书所限定的本发明的保护范围。

意见反馈