基于皮尔斯振荡器的低功耗晶振电路及其工艺角测试方法 |
|||||||
| 申请号 | CN202311196509.3 | 申请日 | 2023-09-18 | 公开(公告)号 | CN117220608A | 公开(公告)日 | 2023-12-12 |
| 申请人 | 南通大学; | 发明人 | 张智超; 刘宏宇; 季心洁; 王志亮; 谭庶欣; | ||||
| 摘要 | 一种基于皮尔斯 振荡器 的低功耗晶振 电路 的工艺 角 测试方法，IPC分类号为G01R31/28，其特征在于：所述低功耗晶振电路包括上电复位电路、稳压电路、Pierce‑CMOS晶振电路、输出缓冲整形电路；将奇数个Pierce‑CMOS晶振电路 串联 构成环形振荡器，每一个Pierce‑CMOS晶振电路的输出端口作所述环形振荡器的输出端口，以输出振荡 信号 ；在每个周期中以高电平和低电平测量振荡信号的周期和振荡信号的持续时间；和基于所述振荡信号的周期和所述振荡信号在每个周期中处于高电平和低电平的持续时间，确定所述Pierce‑CMOS晶振电路的工艺角，工艺角包括快NFET和快PFET(ff)、慢NFET和慢PFET(ss)、慢NFET和快PFET(sf)及快PFET和慢NFET(fs)。 | ||||||
| 权利要求 | 1.一种基于皮尔斯振荡器的低功耗晶振电路的工艺角测试方法，其特征在于：所述低功耗晶振电路包括上电复位电路、稳压电路、Pierce‑CMOS晶振电路、输出缓冲整形电路；将奇数个Pierce‑CMOS晶振电路串联构成环形振荡器，每一个Pierce‑CMOS晶振电路的输出端口作所述环形振荡器的输出端口，以输出振荡信号；在每个周期中以高电平和低电平测量振荡信号的周期和振荡信号的持续时间；和基于所述振荡信号的周期和所述振荡信号在每个周期中处于高电平和低电平的持续时间，确定所述Pierce‑CMOS晶振电路的工艺角。 |
||||||
| 说明书全文 | 基于皮尔斯振荡器的低功耗晶振电路及其工艺角测试方法技术领域[0001] 本发明涉及一种晶振电路及测试方法，具体指基于皮尔斯(Pierce)振荡器的低功耗晶振电路及其工艺角测试方法，IPC分类号为G01R31/28。 背景技术[0002] 许多电子设备仅仅只具有短暂的工作时间，大部分状态则处于空闲状态，在不影响其性能的前提下，为了有效提高电子设备的待机时长，降低其空闲状态的功耗成为最有效的措施。而空闲状态下唯一工作的电路往往只有时钟电路，它负责唤醒和同步系统。正因如此低功耗的时钟源的设计便成为其核心突破口。时钟信号一般由振荡器产生，例如石英晶体振荡器、RC振荡器、LC振荡器和环形振荡器。石英晶体振荡器以其极高的频率稳定性，和对温度电压敏感性较低等优点而被广泛应用。 [0003] 近几年，国内外在晶振驱动电路启动时间和功耗方面的研究取得了一定的成果，提出了不少解决方案。文献4为了降低晶振驱动电路的启动时间，在晶振两端通过增加负电阻的方法，来将起振时长降低至160ms，但电路的功耗却攀升至11μW。文献5则通过设计了一种自动振幅控制电路来控制输出波形的振荡幅度，借此来将电路的静态工作电流降低至755nA，但这一电流仍旧有很大的下降空间。文献6则提出了一种基于施密特触发电路，使其能够在超低电压下工作的晶振电路，其静态工作电流仅为37.7nA，但长达14.5s起振时间和极易受驱动电路噪声影响的30mV极低振幅，局限了它的应用范围。 [0004] 在现有的晶振电路设计中，皮尔斯(Pierce)振荡器是一种常见的类型。然而，传统的皮尔斯振荡器存在着一定的功耗问题，尤其是在需要高频、高精度的情况下，其功耗问题更加突出。因此，急需一种低功耗的晶振电路设计，以提高电路设备的续航能力和性能。迫切需要一种准确、可靠的方法。 [0005] 相关文献如下： [0006] [1]LantaoWang，etal.，A55MHz Integrated Crystal Oscillator with Chirp Injection Using a 28‑nmTechnology[R].online.SMACD/PRIME 2021；International Conference on SMACD and 16th Conference on PRIME，2021. [0007] [2]Sarah Shahraini，et al.，Resilient Ultra Stable CMOS‑MEMS Oscillator with Receiver in Intel 22FFL Technology[R].Gainesville，FL，USA.IEEE 34th International Conference on Micro Electro Mechanical Systems(MEMS)，2021.[0008] [3]葛兴杰，邓玉清，高宁，等.一种低电源敏感度线性可调的RC振荡器设计[J].电子与封装，2019，19(5):27‑30. [0009] [4]Puneeth Kumar，et al.，Fast start crystal oscillator design with negative resistance control[J].Integration，the VLSI Journal:2019，65:138–148.[0010] [5]秦缤，李天望.一种自动振幅控制的快速起振晶体振荡器设计[J].中国集成电路，2021，30(10):34‑37+41. [0011] [6]Mariana Siniscalchi，et al.，Ultra‑Low‑Voltage MOS Crystal Oscillators[J].IEEE Transactions on Circuits and Systems I:Regular Papers，2020，67(6):1846‑1856. [0012] [7]Abhirup Lahiri，et al.，A 0.5V Supply，49nW Band‑Gap Reference and Crystal Oscillator in 40nm CMOS[R].Austin，TX，USA.IEEE Custom Integrated Circuits Conference(CICC)，2017. [0013] [8]Xiaomin Li，et al.，115nA@3V ULPMark‑CP Score 1205SCVR‑Less Dynamic Voltage‑Stacking Scheme for IoT MCU[R].San Francisco，CA，USA.IEEE International Solid‑State Circuits Conference(ISSCC)，2021. [0014] [9]Sujin Park，et al.，A 43nW 32kHz Pulsed Injection TCXO with 4.2ppm Accuracy UsingΔ ΣModulated Load Capacitance[R].Kyoto，Japan.Symposium on VLSI Circuits，2021. 发明内容[0015] 本发明的目的在于提供一种基于皮尔斯(Pierce)振荡器的低功耗晶振电路及其测试方法。该电路设计通过优化皮尔斯振荡器的工作模式和调整电路元件参数，实现了低功耗和高性能的目标。 [0016] 具体技术方案是： [0017] 本发明基于华宏90nm CMOS工艺，设计了一种能够在低电压工作，有着低静态工作电流且输出时钟信号为50％占空比方波的Pierce‑CMOS低功耗晶振电路，其主体由上电复位电路、稳压电路、Pierce‑CMOS晶振电路、输出缓冲整形电路组成，其中CMOS表示本发明的皮尔斯振荡器基于CMOS工艺实现。本发明的Pierce‑CMOS低功耗晶振电路在功耗和起振时[0018] 间之间进行了折中。在0.8V电压下，电路起振时间为3.1s，输出振幅约为760mV，静态工作电流为14nA，功耗为11.2nW，输出波形的占空比为49.8％，输出4096Hz和32678Hz的时钟信号，实现了低功耗晶振驱动电路的要求。 [0019] 在本发明中，Pierce‑CMOS晶振电路由反相器、反馈电阻、石英晶体、外部负载电容这四部分组成。其中，反相器在提供180°相移的同时，被MΩ级的大阻值反馈电阻将工作状态钳位在放大区，作为一个放大器来提供增益，用以放大在并联谐振区内的噪声。另外所需的180°相移，则由外部负载电容组成的反馈网络提供。这样便满足了巴克豪森准则在稳态下对电路整体相移为360°的要求。外部负载电容是大小特性均相同的俩个电容，分别为电路提供正反馈和负反馈。因为晶振两端的电势正好相反，所以平衡位置是零电势点，两个完全相同的电容，使晶振电路两端完全对称，来得到完全对称的正弦波。石英晶体则作为高Q值谐振回路元件接入，并与外部负载电容组成的反馈网络构成π形网络带通滤波器。通过对负载电容值的微调，可以起到将并联谐振频率调整到晶体的标称频率。 [0020] 采用稳压电路给反向放大器和分频器供电，输出第一电压V1、第二电压V2和第三电压V3。稳压电路实际为一串分压电阻，输出电压与振荡器的工作电流形成一个负反馈的反馈调节机制。稳压电路实际为一串分压电阻，在滤除电源中高频信号的干扰后，第一电压V1和第二电压V2分别为后续整形缓冲模块的分频器和反相器提供偏置电压。第三电压V3则与振荡器的工作电流形成一个负反馈的反馈调节机制。通过将放大器输出信号回收到放大器输入端与输入信号进行比较，借此提高放大器增益的稳定性。 [0021] 在设计反相器时，其P管和N管的跨导之和gm要大于晶振的本征增益g0，且增益裕量不小于5，满足此条件来设计P管和N管的宽长比W/L，可以保证电路起振的稳定性。 [0022] 上电复位模块(POR)选用的是积分型上电复位电路，通过电容和电阻的充放电来控制复位时间，并产生一个低电平有效的上电复位信号。当电源电压从0V开始上升，利用电容电压不能突变的原理，在上电时刻，因为电容没有充电，所以两端电压为零，此时，提供复位脉冲，让电源不断的给电容充电，当电容的上极板电压达到下一级反相器的翻转阈值之后，将导致反相器翻转，此时输出有效的复位信号低电平，复位结束，电路进入正常工作状态。 [0023] POR的持续时间直接与振荡器的启动时间有关。这里选用的是积分型上电复位电路，通过电容和电阻的充放电来控制复位时间，并产生一个低电平有效的上电复位信号。当电源电压从0V开始上升，利用电容电压不能突变的原理，在上电时刻，因为电容没有充电，所以两端电压为零，此时，提供复位脉冲，让电源不断的给电容充电，当电容的上极板电压达到下一级反相器的翻转阈值之后，将导致反相器翻转，此时输出有效的复位信号低电平，复位结束，电路进入正常工作状态。上电复位模块中的电容和电阻均由CMOS组成，在满足低功耗的同时，起到了节省芯片面积，降低成本的目的，采用多级反相器级联的结构，有效降低上电过程产生的噪声对后续晶振电路的干扰。 [0024] Pierce‑CMOS晶振电路的输出OSCI和OSCO端连接至的输出缓冲整形模块。由于Pierce‑CMOS晶振电路的输出OSCI和OSCO端的信号均为非标准的正弦波信号，所以为了得到输出波形稳定且占空比为50％的方波时钟信号。所以在振荡器的输出端设计了整形电路，对晶振产生的正弦波进行整形。 [0025] 为了满足对于不同工作频率的需求，引入了分频模块，该模块为三级级联的触发器，用来输出一个八分频信号。使得电路在输出一个32768Hz工作频率信号的同时，还产生了一个4096Hz工作频率的信号。通过改变触发器的数量，可以得到不同工作频率信号借此来满足不同场景的需要。 [0026] 在CMOS工艺中，不同晶圆之间和不同批次之间，MOS管参数的变化会很大。工艺角分为ff、ss、tt、fs及sf，其中心思想是：把NMOS和PMOS晶体管的速度波动范围限制在四个角所确定的范围内，这四个角分别是快NFET和快PFET(ff)、慢NFET和慢PFET(ss)、慢NFET和快PFET(sf)及快PFET和慢NFET(fs)。各个工艺角和各种芯片可达到的最高温及最低温下对电路进行仿真决定成品率的基础。 [0027] 本发明还提供了一种上述基于皮尔斯振荡器的低功耗晶振电路工艺角的测试方法。其方法特征在于：将奇数个Pierce‑CMOS晶振电路串联构成环形振荡器，每一个Pierce‑CMOS晶振电路的输出端口作所述环形振荡器的输出端口，以输出振荡信号；在每个周期中以高电平和低电平测量振荡信号的周期和振荡信号的持续时间；和基于所述振荡信号的周期和所述振荡信号在每个周期中处于高电平和低电平的持续时间，确定所述Pierce‑CMOS晶振电路的工艺角。 [0028] 本发明受到江苏省高等学校自然科学研究重大项目(17KJA470007)、江苏省产学研合作项目(BY2019128)、南通市科技项目(JC2019112)、南通大学南通智能信息技术联合研究中心开放课题(KFKT2016A05)的资助。至此，发明人已经详细阐述了本发明的工作原理及技术方案、技术效果。本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。 [0029] 本发明的有益效果： [0030] 通过改变皮尔斯振荡器内部的反馈电阻、反馈电容以及偏置电流等关键元件，实现了降低功耗和提高频率稳定性的目的。引入可变偏置电压调节技术：采用可变偏置电压调节技术，根据Pierce‑CMOS晶振电路的频率波动情况动态调整偏置电压，从而实现了实时动态功耗控制，其中CMOS表示本发明的皮尔斯振荡器基于CMOS工艺实现。 [0031] 本发明提供的基于皮尔斯振荡器的低功耗晶振电路工作电压较宽，而且能够在较低的电源电压下进行工作，在起振时间较短的情况下，电路的整体功耗大幅降低，且能够输出波形稳定的方波时钟信号。上电复位模块产生一个低电平有效的上电复位信号，且有效降低上电过程产生的噪声对后续晶振电路的干扰。稳压模块用于滤除电源中高频信号的干扰和为后续模块提供偏置电压。皮尔斯晶振模块产生一个精确的32768Hz的正弦波时钟信号；输出缓冲整形模块用于正弦波的整形，分别输出可作为时钟信号使用的两个不同工作频率且占空比接近50％的方波。同时，利用集成电路工艺将其小型化和集成化，使其更加适用于实际应用场景。本发明具有广阔的应用前景和市场潜力。附图说明 [0032] 图1为石英晶体的等效电路。 [0033] 图2为石英晶体等效电路的电抗频率特性。 [0034] 图3为振荡器原理框图。 [0035] 图4为传统Pierce‑CMOS晶振电路。 [0036] 图5为本发明改进的Pierce‑CMOS晶振电路原理框图。 [0037] 图6为基本上电复位模块架构。 [0038] 图7为Pierce‑CMOS晶振电路的上电复位模块。 [0039] 图8为Pierce‑CMOS晶振电路的稳压电路。 [0040] 图9为本发明改进的Pierce CMOS晶振电路。 [0041] 图10为Pierce‑CMOS晶振电路的工作状态。 [0042] 图11为振荡器输出缓冲整形模块。 [0043] 图12为工作电流、起振时间随电压的变化曲线。 [0044] 图13为Pierce‑CMOS晶振电路的瞬态响应波形。 [0045] 图14为Pierce‑CMOS晶振电路的瞬态响应波形局部放大图。 [0046] 图15为输出波形占空比。 [0047] 图16为Pierce‑CMOS晶振电路芯片版图。 具体实施方式[0048] 为便于理解本发明，下面结合实例来具体介绍本发明的技术方案。 [0049] 一种能够在低电压工作、有着低静态工作电流且输出时钟信号为50％占空比方波的基于皮尔斯振荡器的低功耗晶振电路，基于华宏90nm CMOS工艺设计，其主体由上电复位电路、稳压电路、Pierce‑CMOS晶振电路、输出缓冲整形电路组成。皮尔斯振荡器的低功耗晶振电路驱动石英晶体实现稳定信号输出。 [0050] 石英晶体可实现机械能与电能的转换，其等效电路如图1所示，在等效电路中，动态等效电感Lm、动态等效电容Cm和动态等效电阻Rm构成串联谐振回路，串联谐振频率为动态等效电感Lm、动态等效电容Cm和并联电容C0构成并联谐振回路，并联谐振频率为 [0051] 图2为石英晶体等效电路的电抗频率特性，当它的工作频率f [0052] 只有当晶振的工作频率在fs [0053] 图3为振荡器原理框图，它由一个主动元件和一个被动反馈元件组成，主动元件Ajfα(f)(f)是放大器部分，其中：A(f)＝|A(f)|.e 。它负责为这个闭环提供增益，满足其振荡所需要的能量。被动反馈元件B(f)则起到的则是频率选择的作用，借此来决定振荡器的工作jfβ(f) 频率，其中：B(f)＝|B(f)|.e 。而为了保证振荡器的正常起振，首先要满足的便是巴克豪森准则。它要求电路的环路增益应大于或等于1，且在稳态下的整体相移为360°。通常情况下，为保证振荡器起振的可靠性，要尽量使|A(f)|.|B(f)|>>1，往往我们对环路增益的设计不会小于5。同时，到达稳定振荡所需开环增益大小的设计还决定了振荡器到达稳定振荡所需的时间。一般来说，上电的能量瞬变以及噪声可以提供振荡器启动所需的电能，但为了保证通过触发使振荡器在所需的频率工作，启动能量应该尽可能的多。 [0054] 在振荡器的工作中，我们需要注意的是，这种正反馈闭环系统的工作状态是非常不稳定的，它极易受到源于上电，器件的开关以及晶振热噪声等信号的干扰，引发振荡启动。因此做好抗干扰措施是非常有必要的。同时，噪声虽然可以提供振荡器启动所需的电能，但由于只有在晶振工作频率范围内的这一小部分噪声才能被放大，它相对于全部能量来说只是很小的一部分，从而使得振荡器需要相当长的时间才能启动，所以在降低功耗的同时缩短起振时间也是我们所要注意的。 [0055] 典型的传统Pierce‑CMOS晶振电路如图4所示。它由反相器、反馈电阻、石英晶体、外部负载电容这四部分组成。其中，反相器在提供180°相移的同时，被MΩ级的大阻值反馈电阻将工作状态钳位在三级管区，作为一个放大器来提供增益，用以放大在并联谐振区内的噪声。另外所需的180°相移，则由外部负载电容C1、C2组成的反馈网络提供。这样便满足了巴克豪森准则在稳态下对电路整体相移为360°的要求。外部负载电容C1、C2是大小特性均相同的俩个电容，分别为电路提供正反馈和负反馈。因为晶振两端的电势正好相反，所以平衡位置是零电势点，俩个完全相同的电容，使晶振电路两端完全对称，来得到完全对称的正弦波。石英晶体则作为高Q值谐振回路元件接入，并与外部负载电容C1、C2组成的反馈网络构成π形网络带通滤波器。通过对负载电容C1、C2值的微调，可以起到将并联谐振频率调整到晶体的标称频率。 [0056] 本发明的Pierce‑CMOS晶振电路如图5所示，与传统Pierce‑CMOS晶振电路相比，改进后的电路起振时间短，电路的稳定性高，且电路的功耗得到大幅降低。电路的主体结构包含一个反馈电阻和一个反向放大器，输入和输出端内部集成1.18pF电容，通过分频器可给数字部分输出4096Hz和32678Hz的时钟信号，为减低功耗，采用稳压电路给反向放大器和分频器供电。稳压电路实际为一串分压电阻，输出电压与振荡器的工作电流形成一个负反馈的反馈调节机制。32768Hz石英晶体等效电路主要由并联电容C0、动态等效电容Cm、动态等效电感Lm和动态等效电阻Rm组成。 [0057] 表132768Hz晶振等效参数 [0058]等效元件 参数数值 动态电阻Rm/KΩ 50 动态电感Lm/KH 9.3 动态电容Cm/fF 2.54 并联电容C0/pF 1.3 [0059] 对于晶振，我们需要关心的参数有： [0060] 串联谐振频率 并联谐振频率 负载电容标称频率 [0061] 根据表1中的数据，计算可得fs＝32746Hz，fP＝32778Hz。可以看到这是个极窄的频率范围。而我们的标称频率(fN)的值应该介于串联谐振频率(fs)的值和并联谐振频率(fP)的值之间。本文所选用的石英晶体标称频率(fN)为32768Hz。从式(8)中可以看出，通过调节外部负载电容CL的值，可以起到微调振荡电路频率的作用。若想让晶体振荡时能达到标称频率，负载电容CL值则为0.59pF。在设计反相器时，其P管和N管的跨导之和gm要大于晶振的本征增益g0，且增益裕量不小于5，满足此条件来设计P管和N管的宽长比W/L，可以保证电路起振的稳定性。 [0062] 本发明的Pierce‑CMOS晶振电路工作电压较为宽泛，而且能够在较低的电源电压下进行工作，在起振时间较短的情况下，电路的整体功耗大幅降低，且能够输出波形稳定的方波时钟信号。上电复位模块产生一个低电平有效的上电复位信号，且有效降低上电过程产生的噪声对后续晶振电路的干扰。稳压模块用于滤除电源中高频信号的干扰和为后续模块提供偏置电压。皮尔斯晶振模块产生一个精确的32768Hz的正弦波时钟信号；输出缓冲整形模块用于正弦波的整形，分别输出可作为时钟信号使用的两个不同工作频率且占空比为50％的方波。 [0063] POR的持续时间直接与振荡器的起动时间有关。基本POR架构如图6所示，这里选用的是积分型上电复位电路，通过电容和电阻的充放电来控制复位时间，并产生一个低电平有效的上电复位信号。当电源电压从0V开始上升，利用电容电压不能突变的原理，在上电时刻，因为电容没有充电，所以两端电压为零，此时，提供复位脉冲，让电源不断的给电容充电，当电容的上极板电压达到下一级反相器的翻转阈值之后，将导致反相器翻转，此时输出有效的复位信号低电平，复位结束，电路进入正常工作状态。图7为上电复位模块，其功能框图中的电容和电阻均由CMOS组成，在满足低功耗的同时，起到了节省芯片面积，降低成本的目的采用多级反相器级联的结构，有效降低上电过程产生的噪声对后续晶振电路的干扰。 [0064] 如图8，稳压模块为一串分压电阻，在滤除电源中高频信号的干扰后，V1和V2分别为后续整形缓冲模块的分频器和反相器提供偏置电压。V3的输出电压则与振荡器的工作电流形成一个负反馈的反馈调节机制。通过将放大器输出信号回收到放大器输入端与输入信号进行比较，借此提高放大器增益的稳定性。 [0065] 如图9所示电路为Pierce‑CMOS晶振电路，主电路包括一个反向放大器，两组倒比管串，一个对地反相器，一组小阻值电阻串，Pierce‑CMOS晶振电路与石英晶体并联，输入和输出端内部集成俩只完全相等的电容构成基本的振荡器电路。通过增加反相器的宽长比W/L，来增强整个Pierce‑CMOS晶振电路输出的驱动能力。分别串联50个宽长比W/L为1/20的倒比管构成PMOS管和NMOS管串，通过使其偏置在放大区，来代替大阻值的反馈电阻，将放大器的直流工作点偏置在VDD/2处，使其获得较大增益，这样不仅大幅节省面积，且由于倒比管具有很小的Gm可以限制从电源或者地线上的噪音到偏置电压的耦合，降低了对晶振电路的干扰，且满足了低功耗的设计需求。 [0066] 图10为Pierce‑CMOS晶振电路的几个工作状态，当晶振电路正常起振，其工作状态的切换经历了以下几个过程，(1)偏置过程。当电路开始上电，伴随着电源电压的逐步上升，反向放大器的静态工作点逐渐被偏置在大约电压的一半处；(2)起振过程。在静态工作点开始建立之后，反向放大器开始对晶振在并联谐振区内的噪声进行放大；(3)锁定过程。因为反向放大器的线性工作范围始终是存在上限的，当振荡幅度的达到一定程度时，就将由放大区进入饱和或截止区，这时增益也会随之下降，最终让放大器工作在非线性的甲乙类状态，使信号的幅度受到限制；(4)稳定过程。当放大器增益下降导致环路增益下降到1时，振荡幅度的将不会增长，振荡器会进入一个等幅振荡的平衡状态，此时将得到一个振幅稳定的正弦波信号。 [0067] 振荡器输出缓冲整形模块如图11所示。由于晶体振荡器电路的输出OSCI和OSCO端的信号均为非标准的正弦波信号，所以为了得到输出波形稳定且占空比为50％的方波时钟信号。所以在振荡器的输出端设计了整形电路，对晶振产生的正弦波进行整形。 [0068] 为了满足对于不同工作频率的需求，引入了分频模块，该模块为三级级联的触发器，用来输出一个八分频信号。使得电路在输出一个32768Hz工作频率信号的同时，还产生了一个4096Hz工作频率的信号。通过改变触发器的数量，可以得到不同工作频率信号借此来满足不同场景的需要。 [0069] 由于在振荡器部分电容的充放电较慢，引入部分电流，导致晶振的整个工作电流偏大，为了满足晶振的低功耗要求，故增加第一级反相器中的PMOS管的长度，使得反相器的翻转阈值减小，缩短因电容充放电引入的电流，降低电流功耗。同时，这样还起到了降低输出波形占空比的作用。当反相器的输入端达到一定的翻转电压，可以使输出电平发生翻转，故可在一定的电压范围内实现电平移位。输出缓冲整形电路采用多级反相器级联的结构，通过逐级增大MOS管的宽长比W/L，使得在时钟路径中，信号驱动能力大大增加，让时钟信号具有更好的上升沿和下降沿，并进一步增大输出摆幅，减小噪声对输出波形的干扰。两个抗pvt变化较强的电平转换器用以减小上拉路径和下拉路径之间的竞争。利用OSCI和OSCO端信号的相位差严格为180°的特性来进行调制，保证了整形输出方波的占空比为50％。 [0070] 本发明的Pierce‑CMOS晶振电路基于华宏90nm CMOS工艺实现，为了验证本文的设计相较于传统的晶振电路功耗有所降低，在仿真环境设置TT工艺角、环境温度25℃下，用Cadence Spectre软件进行仿真验证。整体电路的工作电流随电压的变化曲线如图12所示，该曲线是在TT工艺角、环境温度25℃下得到的。随着电源电压的上升，电路的静态工作电流也随之上升。当电源电压为0.75V时，电路的静态工作电流最低，最低为12.75nA。当电源电压为1V时，电路的静态工作电流最高，最高为24.58nA。晶振电路的起振时间随电压的变化曲线如图12所示，随着电源电压的上升，引起电路的静态工作电流上升，进而导致起振时间的缩短。当电源电压为0.75V时，起振时间最长，最长为10.1s。当电源电压为1V时，起振时间最短，最短为0.55s。因为功耗为该电路设计的主要因素，对起振时间进行折中考虑，故电路的最佳工作电压为0.8V。 [0071] 图13为32768Hz晶振电路的瞬态响应波形，仿真条件为25℃，TT工艺角，电源电压为0.8V，石英晶体模型选取了1.18pF负载电容的石英晶体等效模型，仿真结果显示，使能信号在100ns时有效，振荡器逐渐起振，输出在约3.1s处达到最大振幅的90％，之后逐渐趋于稳定，振幅稳定在‑95m V～759mV之间。正常工作时，起振前的工作电流为3.3nA。起振后，平均工作电流为14nA。可以通过调整偏置电路的输出电压来调整电路中的工作电流。 [0072] 晶振电路的瞬态响应波形局部放大图如图14所示，晶振的输入输出两端OSCI和OSCO上的波形为近似标准的正弦波。晶振的OSCI端振荡幅度为0.86V，OSCO端输出幅度为0.68V，两端频率均为32768Hz。输出缓冲整形电路输出的波形为频率为32768Hz和4096Hz的方波。起振后的瞬时最小电流为12.85nA，整体平均电流为14nA。 [0073] 输出波形占空比如图15所示，经过振荡器输出缓冲整形模块的整形和校准，32768Hz频率的方波占空比为51％，4096Hz频率的方波占空比为49.8％，占空比修正精度为 50％±1％，符合电路的设计需求。 [0074] 在Cadence Virtuoso中对电路进行版图设计，晶振芯片电路版图如图16所示。利用Calibre工具，对设计电路的版图进行寄生参数的提取，通过Cadence Spectre软件仿真器完成了后仿的验证工作。电路后仿结果的性能指标与前仿基本一致，可以用于各种时钟输入模块中作为基准频率源。 [0075] 表2本发明与其他文献中的晶振电路的参数对比 [0076] [0077] 本发明的晶振电路与近年来已发表文献所提出的晶振电路性能对比如表2所示。与同类型设计相比，本发明的晶振电路能够在较低的电压下工作，其静态工作电流和功耗也有了显著的降低。在具有良好工作电压范围的同时，还能够输出波形稳定且占空比为 50％的方波，充分满足了低电压低功耗的设计需求。 [0078] 本发明所设计的低功耗Pierce‑CMOS晶振电路，在0.7V～5V之间都能够起振，在电源电压0.8V下，起振时间为3.1s，静态工作电流为14nA，功耗为11.2nW，输出波形为0.8V幅值的方波，且占空比为49.8％。与其他晶振电路相比较，本发明的Pierce‑CMOS晶振电路驱动电路具有低工作电压、低静态工作电流、低功耗、输出波形稳定和版图面积小的特点，大大提高了产品性能，降低了使用成本、提高市场竞争力，作为时钟输入模块可被广泛应用于数模混合电路，具有较高的实用价值。 [0079] 以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。 |
||||||
QQ群二维码
意见反馈
意见反馈