一种环形RC振荡电路专利检索-使用工作于非开关状态的有源元件电路直接或经频率变换产生振荡由这样的电路产生噪声专利检索查询-专利查询网

一种环形RC振荡电路
申请号	CN202310289374.9	申请日	2023-03-23	公开(公告)号	CN116346035B	公开(公告)日	2024-02-09
申请人	北京伽略电子股份有限公司;			发明人	毛洪卫; 赵显西; 勇智强;
摘要	本申请公开了一种环形RC振荡电路，包括：环形振荡电路，用于产生振荡时钟信号，其使能输入端接使能信号，反相器输出端为一路振荡时钟信号输出端，另一路带延时反相时钟信号输出端与强制充放电电路的一路输入端相连；强制充放电电路，两路信号输入端分别连接所述环形振荡电路输出的振荡时钟信号和带延时反相时钟信号，其输出端接环形振荡电路充电电压；输出整形电路，其电源输入端接电源电压，其信号输入端连接所述环形振荡电路输出的振荡时钟信号，其输出端输出最终时钟信号。本申请实施例提供的环形RC振荡电路能够克服现有环形RC 振荡器非满摆幅振荡，且难以稳定振荡频率的问题，在不增加电路复杂度的情况下，解决该技术问题。
权利要求	1.一种环形RC振荡电路，其特征在于，包括：环形振荡电路，用于产生振荡时钟信号，其电源输入端接电源电压，使能输入端接使能信号，反相器输出端为一路振荡时钟信号输出端，其与输出整形电路信号输入端、强制充放电电路一路输入端相连，另一路带延时反相时钟信号输出端与强制充放电电路的一路输入端相连，振荡器充电电压为一路信号输入端，与强制充放电电路输出端相连；强制充放电电路，其电源电压接电源输入端，两路信号输入端分别连接所述环形振荡电路输出的振荡时钟信号和带延时反相时钟信号，其输出端接环形振荡电路充电电压，用于在时钟翻转边沿强制向环形振荡电路灌入或泄放电荷，以使得环形振荡电路充电电压在电源电压和信号地之间满摆幅；输出整形电路，其电源输入端接电源电压，其信号输入端连接所述环形振荡电路输出的振荡时钟信号，其输出端输出最终时钟信号；所述环形振荡电路包括RC延时电路，所述RC延时电路包括第二PMOS管P2、第二NMOS管N2、第八PMOS管P8、第一电阻R1和第一电容C1，其中：所述第八PMOS管P8，其源极接入电源电压VDD，栅极连接使能信号，漏极连接至所述第二PMOS管P2的源极；所述第二PMOS管P2，其栅极与所述第二NMOS管N2的栅极连接，其漏极与所述第二NMOS管N2的漏极；所述第二NMOS管N2，其源极接地，漏极连接至第一电阻R1的一端；所述第一电容C1连接在第八NMOS管N8的漏极与地之间；所述环形振荡电路还包括：第一PMOS管P1、第一NMOS管N1、第三PMOS管P3、第三NMOS管N3、第八NMOS管N8和第二电容C2，其中：所述第一PMOS管P1，其源极接入电源电压VDD，栅极与所述第一NMOS管N1的栅极连接，漏极连接至所述第一NMOS管N1的漏极、第二PMOS管P2的栅极、第二NMOS管N2的栅极；所述第一NMOS管N1，其源极接地，其漏极通过所述第二电容C2接地，其漏极连接至第二PMOS管P2的栅极、第二NMOS管N2的栅极，其漏极输出带延时反相时钟信号；所述第八NMOS管N8，其源极接地，栅极连接使能信号，漏极通过所述第一电容C1接地，所述第八NMOS管N8的漏极作为振荡器充电电压为一路信号输入端；所述第三PMOS管P3，其源极接入电源电压VDD，栅极与所述第三NMOS管N3的栅极连接，其栅极还连接至第一电阻R1的另一端，漏极连接至所述第三NMOS管N3的漏极；所述第三NMOS管N3，其源极接地，栅极与所述第三PMOS管P3的栅极、第一电阻R1的另一端、第八NMOS管N8的漏极连接，其漏极输出振荡时钟信号。 2.如权利要求1所述的环形RC振荡电路，其特征在于，所述强制充放电电路包括：第四NMOS管N4‑第七NMOS管N7，第四PMOS管P4‑第七PMOS管P7，其中；第四PMOS管P4，其源极接入电源电压VDD，栅极连接至第四NMOS管N4的栅极并接入振荡时钟信号，其漏极连接至第五PMOS管P5的源极；第五PMOS管P5，其栅极与第五NMOS管N5连接并接入带延时反相时钟信号，其栅极还连接至第七PMOS管P7、第七NMOS管N7的栅极，其漏极连接至第五NMOS管N5的漏极、第七PMOS管P7的漏极、第七NMOS管N7的漏极、第八NMOS管N8的漏极；第五NMOS管N5，其源极连接至第四NMOS管N4的漏极，其漏极连接至第五PMOS管P5的漏极、第七PMOS管P7的漏极、第七NMOS管N7的漏极、第八NMOS管N8的漏极；第四NMOS管N4，其源极接地；第六PMOS管P6，其源极接入电源电压VDD，栅极连接至第六NMOS管N6的栅极并接入振荡时钟信号，其漏极连接至第七PMOS管P7的源极；第七PMOS管P7，其栅极与第七NMOS管N7连接并接入带延时反相时钟信号，其漏极连接至第七NMOS管N7的漏极；第七NMOS管N7，其源极连接至第六NMOS管N6的漏极；第六NMOS管N6，其源极接地。 3.如权利要求1所述的环形RC振荡电路，其特征在于，所述输出整形电路包括串联的第一反相器和第二反相器，其中串联后，第一反相器的输入端接入振荡时钟信号，所述第二反相器的输出端输出最终时钟信号。 4.一种电子设备，其特征在于，包括如权利要求1‑3任一项所述的环形RC振荡电路。
说明书全文	一种环形RC振荡电路技术领域 [0001] 本申请涉及集成电路技术领域，尤其涉及一种环形RC振荡电路。背景技术 [0002] 时钟产生电路是现代集成电路系统必不可少的组成部分。电子工程设计中，高精度时钟电路一般由外部晶振产生，而在对时钟信号要求不是很高的应用下，时钟信号则主要由片上振荡器电路产生，环形振荡器因其结构简单、功耗低被广泛应用于电路设计中，但其缺陷也较为明显，内部节点类似于正弦波振荡，不是满摆幅振荡，使得频率不可控，而电流饥饿型环形振荡和张弛振荡结构由于需要附加的基准充电电流或基准电压、比较器等，增加了电路复杂性和功耗。发明内容 [0003] 本申请实施例提供一种环形RC振荡电路，用以克服现有环形RC振荡器非满摆幅振荡，且难以稳定振荡频率的问题，在不增加电路复杂度的情况下，解决上述问题。 [0004] 本申请实施例提供一种环形RC振荡电路，包括： [0005] 环形振荡电路，用于产生振荡时钟信号，其电源输入端接电源电压，使能输入端接使能信号，反相器输出端为一路振荡时钟信号输出端，其与输出整形电路信号输入端、强制充放电电路一路输入端相连，另一路带延时反相时钟信号输出端与强制充放电电路的一路输入端相连，振荡器充电电压为一路信号输入端，与强制充放电电路输出端相连； [0006] 强制充放电电路，其电源电压接电源输入端，两路信号输入端分别连接所述环形振荡电路输出的振荡时钟信号和带延时反相时钟信号，其输出端接环形振荡电路充电电压，用于在时钟翻转边沿强制向环形振荡电路灌入或泄放电荷，以使得环形振荡电路充电电压在电源电压和信号地之间满摆幅； [0007] 输出整形电路，其电源输入端接电源电压，其信号输入端连接所述环形振荡电路输出的振荡时钟信号，其输出端输出最终时钟信号。 [0008] 可选的，所述环形振荡电路包括RC延时电路，所述RC延时电路包括第二PMOS管P2、第二NMOS管N2、第八PMOS管P8、第一电阻R1和第一电容C1，其中： [0009] 所述第八PMOS管P8，其源极接入电源电压VDD，栅极连接使能信号，漏极连接至所述第二PMOS管P2的源极； [0010] 所述第二PMOS管P2，其栅极与所述第二NMOS管N2的栅极连接，其漏极与所述第二NMOS管N2的漏极； [0011] 所述第二NMOS管N2，其源极接地，漏极通过所述第一电阻R1和第一电容C1的串联接地。 [0012] 可选的，所述环形振荡电路还包括：第一PMOS管P1、第一NMOS管N1、第三PMOS管P3、第三NMOS管N3、第八NMOS管N8和第二电容C2，其中： [0013] 所述第一PMOS管P1，其源极接入电源电压VDD，栅极与所述第一NMOS管N1的栅极连接，漏极连接至所述第一NMOS管N1的漏极； [0014] 所述第一NMOS管N1，其源极接地，其漏极通过所述第二电容C2接地，其漏极输出带延时反相时钟信号； [0015] 所述第八NMOS管N8，其源极接地，栅极连接使能信号，漏极通过所述第一电容C1接地； [0016] 所述第三PMOS管P3，其源极接入电源电压VDD，栅极与所述第三NMOS管N3的栅极连接，漏极连接至所述第三NMOS管N3的漏极； [0017] 所述第三NMOS管N3，其源极接地，其漏极输出振荡时钟信号。 [0018] 可选的，所述强制充放电电路包括：第四NMOS管N4‑第七NMOS管N7，第四PMOS管P4‑第七PMOS管P7，其中； [0019] 第四PMOS管P4，其源极接入电源电压VDD，栅极连接至第四NMOS管N4的栅极并接入振荡时钟信号，其漏极连接至第五PMOS管P5的源极； [0020] 第五PMOS管P5，其栅极与第五NMOS管N5连接并接入带延时反相时钟信号，其栅极还连接至第七PMOS管P7、第七NMOS管N7的栅极，其漏极连接至第五NMOS管N5的漏极； [0021] 第五NMOS管N5，其源极连接至第四NMOS管N4的漏极； [0022] 第四NMOS管N4，其源极接地； [0023] 第六PMOS管P6，其源极接入电源电压VDD，栅极连接至第六NMOS管N6的栅极并接入振荡时钟信号，其漏极连接至第七PMOS管P7的源极； [0024] 第七PMOS管P7，其栅极与第七NMOS管N7连接并接入带延时反相时钟信号，其漏极连接至第七NMOS管N7的漏极； [0025] 第七NMOS管N7，其源极连接至第六NMOS管N6的漏极； [0026] 第六NMOS管N6，其源极接地。 [0027] 可选的，所述输出整形电路包括串联的第一反相器和第二反相器，其中串联后，第一反相器的输入端接入振荡时钟信号，所述第二反相器的输出端输出最终时钟信号。 [0028] 本申请实施例还提出一种电子设备，包括如前述的环形RC振荡电路。 [0029] 别于传统环形RC振荡电路，本申请实施例通过引入强制充放电电路，使内部充电电压在电源和信号地间满摆幅变化，从而使实现相同延时所需电容面积与传统结构相比减小，且频率变得稳定可求，电路采用单级RC延时，简化电路结构，有效降低了电路的面积。 [0030] 上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。附图说明 [0031] 通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中： [0032] 图1为传统环形RC振荡电路原理示例； [0033] 图2为传统环形RC振荡电路关键节点仿真波形示例； [0034] 图3为本申请实施例的环形RC振荡电路的架构示例； [0035] 图4为本申请实施例的环形RC振荡电路的电路结构示例； [0036] 图5为本申请实施例的环形RC振荡电路的仿真波形示例。具体实施方式 [0037] 下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。 [0038] 传统环形RC振荡电路如图1所示，其由于结构限制，需要奇数级RC反相充放电结构，至少三级RC结构，其关键节点的仿真波形图如图2所示，由于电容特有的充放电性质，需要3～5个RC时间常数才能充、放电到VDD和GND，三级环形RC仅能提供1.5RC，所以仿真结果显示其中间电位摆幅在0.74～4V间，未能充分利用电容，且该频率易随电源电压变化。 [0039] 本申请实施例提供一种环形RC振荡电路，如图3所述，包括： [0040] 环形振荡电路308，用于产生振荡时钟信号，其电源输入端接电源电压，使能输入端接使能信号，反相器输出端为一路振荡时钟信号304输出端，其与输出整形电路310信号输入端、强制充放电电路309一路输入端相连，另一路带延时反相时钟信号305输出端与强制充放电电路309的一路输入端相连，振荡器充电电压306为一路信号输入端，与强制充放电电路309输出端相连。 [0041] 强制充放电电路309，其电源电压接电源输入端，两路信号输入端分别连接所述环形振荡电路输出的振荡时钟信号304和带延时反相时钟信号305，其输出端接环形振荡电路充电电压306，用于在时钟翻转边沿强制向环形振荡电路灌入或泄放电荷，以使得环形振荡电路308充电电压在电源电压和信号地之间满摆幅。 [0042] 输出整形电路310，其电源输入端接电源电压301，其信号输入端连接所述环形振荡电路308输出的振荡时钟信号304，其输出端输出最终时钟信号。 [0043] 在一些实施例中，所述环形振荡电路包括RC延时电路307，所述RC延时电路307包括第二PMOS管P2、第二NMOS管N2、第八PMOS管P8、第一电阻R1和第一电容C1，其中： [0044] 所述第八PMOS管P8，其源极接入电源电压VDD，栅极连接使能信号，漏极连接至所述第二PMOS管P2的源极； [0045] 所述第二PMOS管P2，其栅极与所述第二NMOS管N2的栅极连接，其漏极与所述第二NMOS管N2的漏极； [0046] 所述第二NMOS管N2，其源极接地，漏极通过所述第一电阻R1和第一电容C1的串联接地。 [0047] 在一些实施例中，所述环形振荡电路308还包括：第一PMOS管P1、第一NMOS管N1、第三PMOS管P3、第三NMOS管N3、第八NMOS管N8和第二电容C2，其中： [0048] 所述第一PMOS管P1，其源极接入电源电压VDD，栅极与所述第一NMOS管N1的栅极连接，漏极连接至所述第一NMOS管N1的漏极； [0049] 所述第一NMOS管N1，其源极接地，其漏极通过所述第二电容C2接地，其漏极输出带延时反相时钟信号； [0050] 所述第八NMOS管N8，其源极接地，栅极连接使能信号，漏极通过所述第一电容C1接地； [0051] 所述第三PMOS管P3，其源极接入电源电压VDD，栅极与所述第三NMOS管N3的栅极连接，漏极连接至所述第三NMOS管N3的漏极； [0052] 所述第三NMOS管N3，其源极接地，其漏极输出振荡时钟信号304。 [0053] 在一些实施例中，所述强制充放电电路309包括：第四NMOS管N4‑第七NMOS管N7，第四PMOS管P4‑第七PMOS管P7，其中； [0054] 第四PMOS管P4，其源极接入电源电压VDD，栅极连接至第四NMOS管N4的栅极并接入振荡时钟信号，其漏极连接至第五PMOS管P5的源极； [0055] 第五PMOS管P5，其栅极与第五NMOS管N5连接并接入带延时反相时钟信号，其栅极还连接至第七PMOS管P7、第七NMOS管N7的栅极，其漏极连接至第五NMOS管N5的漏极； [0056] 第五NMOS管N5，其源极连接至第四NMOS管N4的漏极； [0057] 第四NMOS管N4，其源极接地； [0058] 第六PMOS管P6，其源极接入电源电压VDD，栅极连接至第六NMOS管N6的栅极并接入振荡时钟信号，其漏极连接至第七PMOS管P7的源极； [0059] 第七PMOS管P7，其栅极与第七NMOS管N7连接并接入带延时反相时钟信号，其漏极连接至第七NMOS管N7的漏极； [0060] 第七NMOS管N7，其源极连接至第六NMOS管N6的漏极； [0061] 第六NMOS管N6，其源极接地。 [0062] 在一些实施例中，所述输出整形电路310包括串联的第一反相器I1和第二反相器I2，其中串联后，第一反相器I1的输入端接入振荡时钟信号，所述第二反相器I2的输出端输出最终时钟信号。 [0063] 本申请实施例的环形RC振荡电路，如图3所示、图4，未使能时，ENX＝VDD，使能控制管P8管截止，N8管导通，节点Vc、clkn_td都被放电到GND，输出clk、out为高电平，该电路功耗为0；使能情况下，ENX＝GND，使能管P8导通，N8截止，而在节点电容C1、C2的影响下，各节点仍保持未使能状态时的电平：clk＝VDD，clkn_td＝GND，Vc＝GND，所以环形振荡电路中的N1、P2、P3、P8管导通，N2、N3、P1管截止。由于clk和clkn_td电平反相，强制充放电电路无可导通支路(四个支路P4、P5；P6、P7；N4、N5； [0064] N6、N7，各支路上的两个管子的控制信号反相，不同时导通，无电流产生)，电流为零。因此VDD通过P8、P2、R1通路向主延时电容C1充电，电容上极板电压Vc逐渐升高，满足下式： [0065] 充电阶段：Vflip＝VDD[1‑exp(‑t1/RC)](1) [0066] 其中Vflip为P3、N3组成的反相器的翻转阈值，该值为VDD/2。 [0067] 经过延时t1后，Vc电位充电到Vflip，达到翻转阈值，clk信号翻转为GND，此时N1截止，P1导通，想将节点clkn_td拉高，但由于存在一个小延时电容C2，在clk信号下降沿后的一小段时间内，clkn_td仍保持为低电平，此时强制充放电电路由于两个控制信号clk、clkn_td同相，都为GND，所以两路充电支路P4、P5；P6、P7导通，放电支路N4、N5；N6、N7关断，电源VDD由充电通路灌入大电流，将Vc电位从Vflip强制充电到VDD，由于电流很大，该部分延时可忽略。经过C2带来的小延时后，clkn_td信号变为VDD，clk和clkn_td电平又变为反相信号，四路强制充放电支路全部关断。环形振荡电路中的N2、N3、P1管导通，N1、P2、P3、P8管截止，进入放电阶段，Vc通过R1、N2向GND放电，由于Vc已被强制充电到VDD，放电阶段满足下式： [0068] 放电阶段：Vflip＝VDD*exp(‑t2/RC)(2) [0069] 经过延时t2后，Vc电位从VDD放电到Vflip，达到翻转阈值，clk信号翻转为VDD，此时N1导通，P1截止，想将节点clkn_td拉低，由于存在一个小延时电容C2，在clk上升沿后的一小段时间内，clkn_td也保持为高电平，此时强制充放电电路由于两个控制信号clk、clkn_td同相，都为VDD，所以两路放电支路N4、N5；N6、N7导通，充电通路P4、P5；P6、P7关断，由该通路泄放大电流，将Vc电位从Vflip强制放电到GND，经过C2带来的小延时后，clkn_td信号变为GND，此时clk和clkn_td电平又变为反相信号，四路强制充放电支路全部关断。环形振荡电路中P2管导通，N2管截止，进入充电阶段，VDD通过P8、P2、R1通路向主延时电容C1充电，各MOS管回到使能充电初始前。 [0070] 重复进行上面两个过程，得到一定频率的方波信号clk，该信号作为输出整形电路的输入，经过两级反相器整形，得到带有一定驱动能力的时钟信号从OUT输出。 [0071] 如上所述，电容C1上极板电压Vc在充放电过程中在VDD和GND间满摆幅变化，且结合式(1)、式(2)和Vflip＝VDD/2，解得： [0072] [0073] 其中f为时钟信号振荡频率。该振荡电路的理论输出频率与电源电压无关，可通过使用不同温度特性的电阻串联减少温度对振荡频率的影响。 [0074] 图5是本申请实施例提供的环形RC振荡电路关键节点仿真波形图，如该图所示，Vc电位满摆幅变化，clkn_td存在0.5us左右延时，保证能够完全完成强制充放电功能。传统环形RC振荡电路中的电容C1+C2+C3面积与图4中C1相同，但中间电平在0.74～4V变化，延时只有7.3us，本申请实施例的振荡延时为10.0us，满摆幅充放电，使得电容容值利用更充分，且电路采用单级RC延时，仅需一个主延时电容，与传统需三个电容的三级环形振荡电路相比，节省了不必要的电容隔离面积。 [0075] 与传统环形振荡电路相比频率稳定，本申请实施例的振荡电路的理论输出频率与电源电压无关，可通过使用不同温度特性的电阻串联减轻温度对振荡频率的影响，与振荡频率稳定的电流饥饿型环形振荡和张弛振荡结构相比，不需要附加的基准充电电流或基准电压、比较器等，电路结构简单、功耗低。 [0076] 本申请实施例的振荡电路充电中间电平在电源和地之间满摆幅变化，提高了RC环路中电容容值的使用率，与传统环形振荡器相比，达到相同延时所需电容面积变小。 [0077] 区别于传统环形RC振荡电路的每级都需要RC通路，本申请实施例的振荡电路采用单级RC延时，仅需一个主延时电容，与传统需三个电容的三级环形振荡电路相比，节省了不必要的电容隔离面积。 [0078] 本申请实施例还提出一种电子设备，包括如前述的环形RC振荡电路。 [0079] 需要说明的是，在本申各实施例中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。 [0080] 上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。 [0081] 上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本申请的保护之内。

意见反馈