低闪烁噪声的低温压控振荡器电路、芯片及量子测控系统 |
|||||||
| 申请号 | CN202211072965.2 | 申请日 | 2022-09-02 | 公开(公告)号 | CN115549587B | 公开(公告)日 | 2024-04-02 |
| 申请人 | 电子科技大学; | 发明人 | 王成; 张耕南阳; | ||||
| 摘要 | 本 发明 实施例 提供了一种低闪烁噪声的低温压控 振荡器 电路 、芯片及量子测控系统，在该低闪烁噪声的低温压控振荡器电路中，通过采用双层电感耦合结构和 变压器 结构，能够同时构建双二次谐波谐振点以及三次谐波谐振点，在低温下谐波调谐技术维持有效，使谐波可准确对齐，进而成功抑制低温闪烁噪声；同时，利用第一差模电容调节电路和第二差模电容调节电路分别实现振荡器 频率 的细调和粗调，实现宽带低温闪烁噪声的抑制。 | ||||||
| 权利要求 | 1.一种低闪烁噪声的低温压控振荡器电路，其特征在于，包括：双层电感耦合结构、变压器结构、第一差模电容调节电路、第二差模电容调节电路、第一MOS管以及第二MOS管； |
||||||
| 说明书全文 | 低闪烁噪声的低温压控振荡器电路、芯片及量子测控系统技术领域背景技术[0002] 压控振荡器(Voltage Controlled Oscillator，VCO)指输出频率与输入控制电压有对应关系的振荡电路，对压控振荡器的技术要求主要有：频率稳定度好、控制灵敏度高、调频范围宽、频偏与控制电压成线性关系并易于集成等；而压控振荡器输出频率的稳定度主要取决于相位噪声，相位噪声越小，则压控振荡器输出频率越稳定，精度越高；而相位噪声又分为闪烁噪声区和热噪声区，分别代表由闪烁噪声主导的区域和热噪声主导的区域。 [0003] B.Patra等人在IEEE Journal of Solid‑State Circuits,vol.53,no.1,pp.309–321,Jan.2018发表的《Cryo‑CMOS Circuits and Systems for Quantum Computing Applications》一文中指出：极低温环境下，CMOS工艺的闪烁噪声会剧烈恶化，导致VCO的低温闪烁噪声角(Flicker Noise Corner)较常温恶化40倍以上，由此可知，普遍采用CMOS工艺制造的压控振荡器其低温闪烁噪声角也将较常温恶化许多倍。 [0004] 不过在VCO中常使用谐波调谐技术来抑制闪烁噪声，以图1(a)所示的LC‑VCO的原理图来进一步说明VCO传统的谐波调谐技术，其具体指：两个NMOS有源晶体管以交叉耦合对的形式构成负阻振荡器，交叉耦合对上方的线圈电感与电容组成两个或多个LC谐振腔，用于选定VCO电路输出的频率。如图1(b)所示，差模电容CD和共模电容CC与L构成一谐振回路，谐振于基频F0处，而共模电容CC与L又构成另一共模谐振回路，谐振于频率FCM处。通过调整共模电容CC与差模电容CD的比例，当CC/CD＝1/3时，使得FCM＝2F0，共模谐振频率刚好在基频的二次谐波处，此时能够获得最小的相位噪声(Phase Noise,PN)，如图1(c)所示。 [0005] 然而，在低温环境下会引起无源器件(电容、电感)的参数变化，使LC谐振腔的振荡频率在常温、低温具有较大差异；低温时振荡频率向高频偏移，导致额外的谐振腔不能刚好谐振在基频的谐波频率处，不能获得最优的相位噪声，即在低温下谐波调谐技术将失效，谐波对齐失准，无法成功抑制低温闪烁噪声。 [0006] 因此，亟待设计一种针对低温应用场景且相位噪声性能优异的压控振荡器方案。 发明内容[0007] 本发明的第一个方面，提供一种低闪烁噪声的低温压控振荡器电路，利用双层电感耦合结构和变压器结构实现双二次谐波谐振点的构建，能够在低温下谐波调谐技术维持有效，使谐波可准确对齐，进而成功抑制低温闪烁噪声。 [0008] 在本发明的第一方面中，提供的一种低闪烁噪声的低温压控振荡器电路，其包括：双层电感耦合结构、变压器结构、第一振荡频率调节电路、第二振荡频率调节电路、第一MOS管以及第二MOS管； [0010] 所述变压器结构的初级绕组的一端耦合至所述第一MOS管的栅极，其另一端耦合至所述第二MOS管的栅极，次级绕组的一端耦合至所述第一MOS管的漏极，其另一端耦合至所述第二MOS管的漏极；而且，所述变压器结构的初级绕组的中心耦合至第二电压输入端； [0011] 所述第一MOS管和所述第二MOS管的源极分别耦合至接地端，所述第一MOS管的漏极耦合至第二电容的一端，所述第二MOS管的漏极耦合至第二电容的另一端； [0012] 所述第一差模电容调节电路与所述第二差模电容调节电路并联连接，并设置在所述变压器结构的初级绕组的两端之间，用以分别调节接入所述变压器结构的初级绕组的差模电容，进而调节压控振荡器电路的振荡频率。 [0013] 在一些可能的实施例中，所述双层电感耦合结构由两条叠层设置的金属走线构成，上层金属走线构成所述上层电感，下层金属走线构成所述下层电感，且所述两条叠层设置的金属走线被构造为同一平面内相对称的两个环形结构。 [0014] 在一些可能的实施例中，本发明的低闪烁噪声的低温压控振荡器电路还包括去耦电容；其中，所述工作电压输入端耦合至所述去耦电容的正极板，所述双层电感耦合结构的上层电感的一端耦合至所述去耦电容的正极板，下层电感一端通过所述第一电容耦合至所述去耦电容的正极板，所述去耦电容的负极板耦合至接地端。 [0015] 在一些可能的实施例中，所述第一差模电容调节电路包括：第一固定电容、第一可变电容和第二可变电容；且所述第一可变电容与所述第二可变电容串联连接后与所述第一固定电容并联连接，并设置在所述变压器结构的初级绕组的两端之间；其中，第一可变电容与所述第二可变电容的连接节点耦合至电容调节电压输入端。 [0016] 在一些可能的实施例中，所述第二差模电容调节电路包括：多个开关电容单元；其中，每个所述开关电容单元包括：一对固定电容和一个MOS管；而且，所述MOS管的源极通过一个固定电容耦合至所述变压器结构的初级绕组的一端，所述MOS管的漏极通过另一个固定电容耦合至所述变压器结构的初级绕组的另一端，所述MOS管的栅极耦合至该开关电容单元对应的开关信号输入端。 [0017] 在一些可能的实施例中，所述开关电容单元还包括：第一反相器、第二反相器和一对电阻；其中，所述第一反相器的输入端耦合至该开关电容单元对应的开关信号输入端，其输出端耦合至所述第二反相器的输入端，所述第二反相器的输出端耦合至所述MOS管的栅极；一个电阻一端耦合至所述MOS管的源极，另一端耦合至所述第一反相器的输出端，另一个电阻一端耦合至所述MOS管的漏极，另一端耦合至所述第一反相器的输出端。 [0018] 在一些可能的实施例中，所述第二差模电容调节电路的电容值变化范围与所述第一电容的电容值的比例为10:1～20:1之间。 [0019] 在一些可能的实施例中，本发明的低闪烁噪声的低温压控振荡器电路还包括：多个开关电阻单元；其中，每个所述开关电阻单元包括：一个接地电阻和一个MOS管，而且，所述第一MOS管和所述第二MOS管的源极共同耦合至所述接地电阻的一端，所述接地电阻的另一端耦合至MOS管的漏极，MOS管的源极耦合至接地端，MOS管的栅极耦合至该开关电阻单元对应的开关信号输入端。 [0020] 在一些可能的实施例中，本发明的低闪烁噪声的低温压控振荡器电路还包括：第一缓冲器和第二缓冲器；其中，所述第一缓冲器的输入端耦合至所述变压器结构的初级绕组的一端，其另一端耦合至第一频率输出端，所述第二缓冲器的输入端耦合至所述变压器结构的初级绕组的另一端，其另一端耦合至第二频率输出端。 [0021] 本发明的第二方面，提供一种芯片，其包括： [0023] 本发明的第三方面，提供一种量子测控系统，其包括本发明的第二方面所述的芯片。 [0024] 如此，本发明提供的低闪烁噪声的低温压控振荡器电路中，通过在电路中采用双层电感耦合结构和变压器结构，能够同时构建双二次谐波谐振点以及三次谐波谐振点，在低温下谐波调谐技术维持有效，使谐波可准确对齐，进而成功抑制低温闪烁噪声；同时，利用第一差模电容调节电路和第二差模电容调节电路分别实现振荡器频率的细调和粗调，实现宽带低温闪烁噪声的抑制。附图说明： [0025] 图1为LC‑VCO的原理图； [0026] 图2为本发明实施例中提供的一种低闪烁噪声的低温压控振荡器电路的结构图； [0027] 图3为本发明实施例中提供的一种低闪烁噪声的低温压控振荡器电路的结构图； [0028] 图4为本发明实施例中去耦电容与双层电感耦合结构的连接示意图； [0029] 图5为本发明实施例中双层电感耦合结构的示意图； [0031] 图7为图3所示的低闪烁噪声的低温压控振荡器电路的谐波阻抗仿真示意图； [0032] 图8为图3所示的低闪烁噪声的低温压控振荡器电路的全频带内的闪烁噪声角的仿真示意图； [0033] 图9为图3所示的低闪烁噪声的低温压控振荡器电路的闪烁噪声主导区内相位噪声的仿真示意图； [0034] 图10为本发明实施例中提供的量子测控读取中读取系统的构成示意图。 具体实施方式[0035] 下面结合附图及具体实施例对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。 [0036] 在本发明的一个实施例中，提供一种低闪烁噪声的低温压控振荡器电路10，如图2所示，其包括：双层电感耦合结构101、变压器结构102、第一振荡频率调节电路103、第二振荡频率调节电路104、第一MOS管M1以及第二MOS管M2； [0037] 其中，所述双层电感耦合结构101的上层电感一端耦合至工作电压输入端VDD，下层电感一端通过所述第一电容Chead耦合至工作电压输入端VDD，上层电感和下层电感的另一端共同耦合至所述变压器结构102的中心抽头； [0038] 所述变压器结构的初级绕组的一端耦合至所述第一MOS管M1的栅极，其另一端耦合至所述第二MOS管M2的栅极，次级绕组的一端耦合至所述第一MOS管M1的漏极，其另一端耦合至所述第二MOS管M2的漏极；而且，所述变压器结构102的初级绕组的中心耦合至第二电压输入端VGB； [0039] 所述第一MOS管M1和所述第二MOS管M2的源极分别耦合至接地端，所述第一MOS管M1的漏极耦合至第二电容Cdd的一端，所述第二MOS管M2的漏极耦合至第二电容Cdd的另一端； [0040] 所述第一差模电容调节电路103与所述第二差模电容调节电路104并联连接，并设置在所述变压器结构102的初级绕组的两端之间，用以分别调节接入所述变压器结构102的初级绕组的差模电容，进而调节压控振荡器电路的振荡频率。 [0041] 在本实施例中，第一差模电容调节电路103包括：第一固定电容Cgg、两个可变电容Cv；且两个可变电容Cv串联连接后与所述第一固定电容Cgg并联连接，并设置在所述变压器结构102的初级绕组的两端之间；其中，两个可变电容Cv的连接节点耦合至电容调节电压输入端。 [0042] 在本实施例中，所述第二差模电容调节电路104包括：多个开关电容单元；其中，每个所述开关电容单元包括：一对固定电容CB和一个MOS管；而且，所述MOS管的源极通过一个固定电容CB耦合至所述变压器结构102的初级绕组的一端，所述MOS管的漏极通过另一个固定电容CB耦合至所述变压器结构102的初级绕组的另一端，所述MOS管的栅极耦合至该开关电容单元对应的开关信号输入端SW。 [0043] 具体的，所述开关电容单元还包括：第一反相器、第二反相器和一对电阻；其中，所述第一反相器的输入端耦合至该开关电容单元对应的开关信号输入端，其输出端耦合至所述第二反相器的输入端，所述第二反相器的输出端耦合至所述MOS管的栅极；一个电阻一端耦合至所述MOS管的源极，另一端耦合至所述第一反相器的输出端，另一个电阻一端耦合至所述MOS管的漏极，另一端耦合至所述第一反相器的输出端。通过上述方式，能够保证MOS开关正常导通与断开。 [0044] 而且，为了拓宽VCO的工作带宽，第二差模电容调节电路104的电容值变化范围与第一电容的电容值的比例为10:1～20:1之间；因而，能够通过减小Chead的比重，提高了第二差模电容调节电路104的整体电容变化范围，使得VCO的工作带宽得以提高。 [0045] 如此，本发明提供的低闪烁噪声的低温压控振荡器电路中，通过采用双层电感耦合结构和变压器结构，能够同时构建双二次谐波谐振点以及三次谐波谐振点，在低温下谐波调谐技术维持有效，使谐波可准确对齐，进而成功抑制低温闪烁噪声；同时，利用第一差模电容调节电路和第二差模电容调节电路分别实现振荡器频率的细调和粗调，实现宽带低温闪烁噪声的抑制。 [0046] 在本实施例中，由于压控振荡器核心电路和后级电路(分频器)直接连接的，为了隔离后级电路对压控振荡器核心电路造成的影响，在第一MOS管M1、第二MOS管M2的栅极输出处设置第一缓冲器和第二缓冲器；具体的，所述第一缓冲器的输入端耦合至所述变压器结构的初级绕组的一端，其另一端耦合至第一频率输出端VGN，所述第二缓冲器的输入端耦合至所述变压器结构的初级绕组的另一端，其另一端耦合至第二频率输出端VGP。 [0047] 本发明提供的一个实施例，在如图2所示的实施例的基础上增加一个电阻阵列105，如图3所示，电阻阵列105包括：多个开关电阻单元；其中，每个所述开关电阻单元包括： 一个接地电阻和一个MOS管，而且，所述第一MOS管和所述第二MOS管的源极共同耦合至所述接地电阻的一端，所述接地电阻的另一端耦合至MOS管的漏极，MOS管的源极耦合至接地端，MOS管的栅极耦合至该开关电阻单元对应的开关信号输入端SW。通过上述方式，能够以数字控制的方式改变电阻阵列的整体电阻值，用来控制振荡器整体的电流大小，可以在低温下调节功耗获得更好的FOM。 [0048] 本发明提供的一个实施例，如图4所示，本发明的低闪烁噪声的低温压控振荡器电路还包括去耦电容106；其中，所述工作电压输入端VDD耦合至所述去耦电容106的正极板，所述双层电感耦合结构的上层电感的一端耦合至所述去耦电容106的正极板，下层电感一端通过所述第一电容耦合至所述去耦电容106的正极板，所述去耦电容106的负极板耦合至接地端。 [0049] 本发明提供的一个实施例，如图5所示，在本实施例中，所述双层电感耦合结构101由两条叠层设置的金属走线构成，上层金属走线101a构成所述上层电感，下层金属走线101b构成所述下层电感，且所述两条叠层设置的金属走线被构造为同一平面内相对称的两个环形结构。在低闪烁噪声的低温压控振荡器电路工作时，双层电感耦合结构101的磁场分布如图6所示，平衡了内部整体磁场，避免受磁力影响，使第一MOS管M1和第二MOS管M2的漏极处共模电压幅度相等。 [0050] 在本发明提供的如图2或图3所示的实施例中，变压器结构102的具体结构与A.Beckers等人在2017 47th European Solid‑State Device Research Conference(ESSDERC),2017,pp.62‑65发表的《Cryogenic characterization of 28nm bulk CMOS technology for quantum computing》中公开的通过设计变压器实现VCO谐波调谐技术所采用的结构是一致的，此处不在赘述。 [0051] 再结合图3、4所示，变压器结构102的初级绕组Lp接入的第一MOS管M1和第二MOS管M2的栅极，次级绕组Ls接入第一MOS管M1和第二MOS管M2的漏极；在次级绕组Ls差模激励时，初级绕组Lp中的感应电流同向加强，具有强耦合系数；而在次级绕组Ls共模激励时，初级绕组Lp中的感应电流反向抵消，具有弱耦合系数。因此，初级绕组Lp不参与共模谐振。 [0052] 在工作时，次级绕组Ls、初级绕组Lp、差模电容CV、电容阵列CB、Cgg共同在第一MOS管M1和第二MOS管M2的栅极发生基频(f0)的差模谐振；双层电感耦合结构101构成的谐振腔、次级绕组Ls与第一电容Chead发生共模谐振，并在第一MOS管M1和第二MOS管M2的漏极处输出；同时，由于双层电感耦合结构101构成的谐振腔其上下两层电感相互耦合，能够同时实现两个频率处的共模谐振，此结构耦合系数更高，因此，两谐振频率在高频处靠的足够近，在二次谐波附近(2f0)形成双谐振峰的宽带共模(CM)谐振；同时，次级绕组Ls、初级绕组Lp、差模电容Cdd在第一MOS管M1和第二MOS管M2的漏极处实现三次谐波处(3f0)的差模谐振。 [0053] 最终得到如图7所示的谐波阻抗仿真示意图，即在基频(f0)附近形成差模(DM)谐振，在二次谐波(2f0)附近形成双谐振峰的宽带共模(CM)谐振，在三次谐波(3f0)附近形成差模(DM)谐振。 [0054] 进一步地，如图8所示，通过测试全频带内的闪烁噪声角，分别得到红色折线为293K常温测试结果，蓝色折线为4K低温测试结果。其中，293K闪烁噪声角：150～600kHz；4K闪烁噪声角：450～800kHz。4K低温相比于293K常温仅恶化1.3～3倍，且全频带内，闪烁噪声角都得到抑制，保持在800kHz以内。 [0055] 再如图9所示，通过测试频偏100kHz处的相位噪声(闪烁噪声主导区)，根据仿真结果可知，在闪烁噪声主导的区域，若不加抑制，4K低温时闪烁噪声会恶化10倍，但本设计的宽带双谐振峰，低温时仍然生效，在全频带内都抑制了闪烁噪声。 [0056] 本发明的一个实施例中还提供一种芯片，其包括：硅衬底；以及，形成于所述硅衬底上的本发明如图2或如图3所示的低闪烁噪声的低温压控振荡器电路，其中，所述低闪烁噪声的低温压控振荡器电路采用COMS工艺制作。 [0057] 本发明的一个实施例中还提供一种量子测控系统，其包括本发明实施例中提供的芯片。具体的，量子计算分为量子芯片(Qubit Chip)与量子测控系统(Controller)两部分，其中，Qubit Chip需工作于低温制冷箱中的10mK(绝对零度以上0.01开氏度)极低温区；Controller用于读取和控制量子芯片；而且，量子测控系统包括读取系统和控制系统两部分，如图10所示，读取系统(Readout Chip)由频率综合系统——锁相环(Phase Locked Loop，PLL)和IQ接收机组成。PLL产生射频信号，经衰减器(Attenuator)衰减，通过环形器进入量子比特。量子比特Q1的栅极反射信号经环形器进入IQ接收机的第一级——低噪声放大器(Low Noise Amplifier，LNA)放大后，下变频为正交分量(I/Q)，再经滤波(Low Pass Filter，LPF)和后级放大后读出。 [0058] 其中，PLL在读取系统中的作用是生成一稳定的射频信号。PLL的工作过程为：首先是压控振荡器(Voltage Controlled Oscillator,VCO)，振荡器是锁相环的控制对象，其通过LC谐振腔自由振荡于某一频率，产生射频信号，并且LPF输出的电压信号控制VCO内部电容值的大小，因此VCO能够输出一定频率范围的射频信号；VCO有两路输出，其中一路输出为大系统提供频率信号，另一路则参与PLL环路的反馈，如图，VCO输出经分频链——两级÷2分频和一程序控制的分频器分频后，将高频的信号成分分频成较低频信号，然后反馈给鉴相器(Phase Detector，PD)；鉴相器有两路输入，一路输入是PLL环路中VCO的输出经分频链的反馈信号，另一路输入是外界环境提供的参考时钟(Reference)，参考时钟通常频率较低，因此需要分频链将振荡器的高频信号以指定的分频倍数分频到较低的频率，以便和参考时钟进行对比，鉴相器的作用就是提取反馈信号和参考时钟的相位差，并将该误差信号转换成后续模块可以处理的形式，包括电压信号、电流信号或者数字信号等；电荷泵(CP)和鉴相器通常结合起来使用，其主要功能是将相位差转换成电荷，并将电荷传输到环路内的滤波器(LPF)进行滤波处理，产生一控制电压，用于控制振荡器(VCO)的频率和相位。如此形成了一个非常通用的锁相环环路系统。 [0059] 目前，量子测控系统正从常温(290K)集成至低温(4K)环境，避免需要大量信号线缆且跨越温区才能将量子测控系统连接至量子芯片，以解决引入大量噪声、带来互联的复杂性、高成本和不可靠性等问题。因此，将本发明实施例中还供的芯片作为压控振荡器应用在读取系统(Readout Chip)，能够成功抑制低温闪烁噪声，特别适合将量子测控系统集成至低温(4K)环境的应用场景。 |
||||||
QQ群二维码
意见反馈
意见反馈