一种基于多振荡核心的太赫兹压控振荡器专利检索-使用工作于非开关状态的有源元件电路直接或经频率变换产生振荡由这样的电路产生噪声专利检索查询-专利查询网

一种基于多振荡核心的太赫兹压控振荡器
申请号	CN202110812836.1	申请日	2021-07-19	公开(公告)号	CN113507266B	公开(公告)日	2023-08-25
申请人	东南大学;			发明人	李芹; 冯可瞧;
摘要	本发明公开了一种基于多振荡核心的太赫兹压控振荡器，利用多个振荡核心并联，降低负阻，根据振荡器的指标要求设计连接各VCO振荡核心的传输，最后将振荡信号输入缓冲放大器电路与倍频器电路。该结构在工艺受限的情况下，可以有效地降低无源器件的值，实现较好的相位噪声，为太赫兹频段收发前端提供高品质本振信号。
权利要求	1.一种基于双振荡核心的太赫兹压控振荡器，其特征在于，包括由两个交叉耦合振荡单元与传输线串并联的分布式振荡器、一个缓冲输出级与一个倍频器；所述交叉耦合振荡单元由一对NMOS管和两个电感构成；第一交叉耦合振荡单元的晶体管MN1的栅极通过电感L4接晶体管MN2的漏极，晶体管MN2的栅极通过电感L3接晶体管MN1的漏极，晶体管MN1和晶体管MN2的源极接地；晶体管MN1、晶体管MN2的漏极通过共面波导L1、L2相连，共面波导L1、L2相接的公共端连接至电源电压；第二交叉耦合振荡单元的晶体管MN3的栅极通过电感L8接晶体管MN4的漏极，晶体管MN4的栅极通过电感L7接晶体管MN3的漏极，晶体管MN3和晶体管MN4的源极接地；晶体管MN1和晶体管MN3的漏极通过共面波导L5相连；晶体管MN2和晶体管MN4的漏极通过共面波导L6相连；所述缓冲输出级包括NMOS管MN7、MN8；变容管VA1、VA2的一端互相连接接至电压控制端，另一端分别分别与NMOS管MN7、MN8的栅极相连，同时通过共面波导L9、L10与晶体管MN3和晶体管MN4的漏极相连；所述缓冲输出级通过变压器与倍频器连接；倍频器由NMOS管MN9、MN10构成；变压器由L13、L14、L15、L16组成，实现阻抗匹配与隔离直流的作用。 2.根据权利要求1所述的基于双振荡核心的太赫兹压控振荡器，其特征在于，共面波导L1、L2、L9、L10的电感感值相等，共面波导L5、L6的电感感值相等。 3.一种基于三振荡核心的太赫兹压控振荡器，其特征在于，包括由三个交叉耦合振荡单元与传输线串并联的分布式振荡器、一个缓冲输出级与一个倍频器；所述交叉耦合振荡单元由一对NMOS管和两个电感构成；第一交叉耦合振荡单元的晶体管MN1的栅极通过电感L4接晶体管MN2的漏极，晶体管MN2的栅极通过电感L3接晶体管MN1的漏极，晶体管MN1和晶体管MN2的源极接地；晶体管MN1、晶体管MN2的漏极通过共面波导L1、L2相连，共面波导L1、L2相接的公共端连接至电源电压；第二交叉耦合振荡单元的晶体管MN3的栅极通过电感L8接晶体管MN4的漏极，晶体管MN4的栅极通过电感L7接晶体管MN3的漏极，晶体管MN3和晶体管MN4的源极接地；第三交叉耦合振荡单元的晶体管MN5的栅极通过电感L12接晶体管MN6的漏极，晶体管MN6的栅极通过电感L11接晶体管MN5的漏极，晶体管MN5和晶体管MN6的源极接地；晶体管MN1和晶体管MN3的漏极通过共面波导L5相连，晶体管MN3和晶体管MN5的漏极通过共面波导L9相连，晶体管MN2和晶体管MN4的漏极通过共面波导L6相连，晶体管MN4和晶体管MN6的漏极通过共面波导L10相连；所述缓冲输出级包括NMOS管MN7、MN8；变容管VA1、VA2的一端互相连接接至电压控制端，另一端分别分别与NMOS管MN7、MN8的栅极相连，同时通过共面波导L9、L10与晶体管MN3和晶体管MN4的漏极相连；所述缓冲输出级通过变压器与倍频器连接。 4.根据权利要求3所述的基于三振荡核心的太赫兹压控振荡器，其特征在于，共面波导L1、L2、L9、L10的电感感值相等，共面波导L5、L6的电感感值相等。
说明书全文	一种基于多振荡核心的太赫兹压控振荡器技术领域 [0001] 本发明涉及一种用来实现产生太赫兹频段等幅振荡信号的毫米波太赫兹频段CMOS多核心压控振荡器。背景技术 [0002] 太赫兹（Tera‑hertz）即0.1 T至10 THz 频率范围内的电磁波，其对应的波长在3 mm至30 μm之间，属于非电离辐射。近年来，太赫兹在物体成像、天文探测和超宽带高速通信系统等方面的研究备受关注，太赫兹信号源作为太赫兹应用的关键部分，它的性能指标直接影响了系统的性能。可采用倍频链的方式间接获取太赫兹信号，即将高质量的微波低频信号通过多次倍频获得所需要的太赫兹频率，它具有较高的频率稳定性和较低的功耗等优点。在倍频链电路的设计中，毫米波太赫兹频段压控振荡器是必不可少的。 [0003] 毫米波太赫兹压控振荡器是射频系统中最基本的模块，其可以实现直流功率至射频功率的转化，在某个确定的频点产生稳定的正弦振荡，所以设计并实现良好性能的太赫兹压控振荡器是电路性能的可靠保证。压控振荡器的技术指标主要有中心频率、调谐范围、输出功率、相位噪声等。太赫兹频段压控振荡器的设计难点是如何保证良好的输出功率、调谐范围与相位噪声。 [0004] 常见的太赫兹压控振荡器结构由环形振荡器、三点式振荡器和交叉耦合振荡器。相比而言，交叉耦合振荡结构多见于CMOS工艺的使用，Colpitts结构多见于BJT工艺。但是多种因素影响了压控振荡器在硅基CMOS太赫兹芯片中的使用。一方面在太赫兹频段，晶体管的寄生串联电感将对反馈路径以及整个核心产生不可忽视的影响，限制了变容器的可调谐范围，另一方面引入大电容或者电容阵列调谐，LC谐振腔的Q值大幅度降低，使调谐范围与相位噪声的矛盾更加突出。从提取谐波的角度而言，由于基频振荡器能达到的频率有限，因此传统上常采取双推振荡器或N推振荡器来实现一个较高的频率。Push‑Push振荡器尽管振荡频率容易，但是其功率转换的效率过低。 [0005] 因此在太赫兹压控振荡器电路中，如何降低无源器件的相位噪声，提高振荡器的振荡频率已经成为一个关键性的具有吸引力的问题。发明内容 [0006] 发明目的：针对上述现有技术，提出一种基于多振荡核心的太赫兹压控振荡器，降低无源器件的相位噪声，提高振荡器的调谐范围。 [0007] 技术方案：一种基于双振荡核心的太赫兹压控振荡器，包括由两个交叉耦合振荡单元与传输线串并联的分布式振荡器、一个缓冲输出级与一个倍频器；所述交叉耦合振荡单元由一对NMOS管和两个电感构成；第一交叉耦合振荡单元的晶体管MN1的栅极通过电感L4接晶体管MN2的漏极，晶体管MN2的栅极通过电感L3接晶体管MN1的漏极，晶体管MN1和晶体管MN2的源极接地；晶体管MN1、晶体管MN2的漏极通过共面波导L1、L2相连，共面波导L1、L2相接的公共端连接至电源电压；第二交叉耦合振荡单元的晶体管MN3的栅极通过电感L8接晶体管MN4的漏极，晶体管MN4的栅极通过电感L7接晶体管MN3的漏极，晶体管MN3和晶体管MN4的源极接地；晶体管MN1和晶体管MN3的漏极通过共面波导L5相连；晶体管MN2和晶体管MN4的漏极通过共面波导L6相连；所述缓冲输出级包括NMOS管MN7、MN8；变容管VA1、VA2的一端互相连接接至电压控制端，另一端分别分别与NMOS管MN7、MN8的栅极相连，同时通过共面波导L9、L10与晶体管MN3和晶体管MN4的漏极相连；所述缓冲输出级通过变压器与倍频器连接。 [0008] 一种基于三振荡核心的太赫兹压控振荡器，包括由三个交叉耦合振荡单元与传输线串并联的分布式振荡器、一个缓冲输出级与一个倍频器；所述交叉耦合振荡单元由一对NMOS管和两个电感构成；第一交叉耦合振荡单元的晶体管MN1的栅极通过电感L4接晶体管MN2的漏极，晶体管MN2的栅极通过电感L3接晶体管MN1的漏极，晶体管MN1和晶体管MN2的源极接地；晶体管MN1、晶体管MN2的漏极通过共面波导L1、L2相连，共面波导L1、L2相接的公共端连接至电源电压；第二交叉耦合振荡单元的晶体管MN3的栅极通过电感L8接晶体管MN4的漏极，晶体管MN4的栅极通过电感L7接晶体管MN3的漏极，晶体管MN3和晶体管MN4的源极接地；第三交叉耦合振荡单元的晶体管MN5的栅极通过电感L12接晶体管MN6的漏极，晶体管MN6的栅极通过电感L11接晶体管MN5的漏极，晶体管MN5和晶体管MN6的源极接地；晶体管MN1和晶体管MN3的漏极通过共面波导L5相连，晶体管MN3和晶体管MN5的漏极通过共面波导L9相连，晶体管MN2和晶体管MN4的漏极通过共面波导L6相连，晶体管MN4和晶体管MN6的漏极通过共面波导L10相连；所述缓冲输出级包括NMOS管MN7、MN8；变容管VA1、VA2的一端互相连接接至电压控制端，另一端分别分别与NMOS管MN7、MN8的栅极相连，同时通过共面波导L9、L10与晶体管MN3和晶体管MN4的漏极相连；所述缓冲输出级通过变压器与倍频器连接。 [0009] 有益效果：1、利用多个交叉耦合振荡器核心并联，使VCO负阻部分减小，降低晶体管尺寸引入的寄生电容的影响，使得采取的LC网络的数值变小、Q值增高。在变容器件维持不变的情况下，可以实现更宽广的调谐范围，具有更高的带负载能力，达到更佳的相位噪声。 [0010] 2、本VCO中设计了一种带地共面波导，保证了无源器件的Q值。通过调节共面波导L1、L5的电感感值之比，可以微调压控振荡器的相位噪声与调谐范围，降低了对变容器件的可变容值的要求。附图说明 [0011] 图1为现有的VCO的电路图； [0012] 图2为本发明提出的基于双振荡核心的VCO的电路图； [0013] 图3为本发明提出的基于三振荡核心的VCO的电路图； [0014] 图4为传统单核心VCO的调谐范围曲线； [0015] 图5为传统单核心VCO的相位噪声仿真结果； [0016] 图6为本发明提出的双核心VCO的调谐范围曲线； [0017] 图7为本发明提出的双核心VCO的相位噪声曲线； [0018] 图8为本发明提出的三核心VCO的调谐范围曲线； [0019] 图9为本发明提出的三核心VCO的相位噪声曲线。具体实施方式 [0020] 下面结合附图对本发明做更进一步的解释。 [0021] 传统的振荡器从提高变容器的Q值入手，提高谐振网络的Q值，然而在太赫兹频段，却容易引发其他不理想的性能损失。本发明在基频为110GHz处，基于多核心并联结构，解决了MOS管寄生电容大影响变容器调谐效果的问题，设计了太赫兹波段压控振荡器。同时利用缓冲器与倍频器电路提升振荡器输出功率，解决了太赫兹频段压控振荡器振荡功率过低的问题。该技术具有普遍实用性，不仅在D波段具有使用价值，在更高频率处也可以作为一个压控振荡器的良好解决方案。 [0022] 实施例1 [0023] 如图2所示，一种基于双振荡核心的太赫兹压控振荡器，包括由两个交叉耦合振荡单元与传输线串并联的分布式振荡器、一个缓冲输出级与一个倍频器。交叉耦合振荡单元由一对NMOS管和两个电感构成。第一交叉耦合振荡单元的晶体管MN1的栅极通过电感L4接晶体管MN2的漏极，晶体管MN2的栅极通过电感L3接晶体管MN1的漏极，晶体管MN1和晶体管MN2的源极接地；晶体管MN1、晶体管MN2的漏极通过共面波导L1、L2相连，共面波导L1、L2相接的公共端连接至电源电压。第二交叉耦合振荡单元的晶体管MN3的栅极通过电感L8接晶体管MN4的漏极，晶体管MN4的栅极通过电感L7接晶体管MN3的漏极，晶体管MN3和晶体管MN4的源极接地。晶体管MN1和晶体管MN3的漏极通过共面波导L5相连；晶体管MN2和晶体管MN4的漏极通过共面波导L6相连。缓冲输出级包括NMOS管MN7、MN8。变容管VA1、VA2用于实现变容调谐，变容管VA1、VA2的一端互相连接接至电压控制端Vtune，另一端分别分别与NMOS管MN7、MN8的栅极相连，同时通过共面波导L9、L10与晶体管MN3和晶体管MN4的漏极相连。缓冲输出级通过变压器与倍频器连接。倍频器由NMOS管MN9、MN10构成；变压器由L13、L14、L15、L16组成，实现阻抗匹配与隔离直流的作用。 [0024] 其中，共面波导L1、L2、L9、L10的电感感值相等，共面波导L5、L6的电感感值相等，振荡器特性与两个电感L1、L5的感值之比相关。 [0025] 实施例2 [0026] 如图3所示，一种基于三振荡核心的太赫兹压控振荡器，包括由三个交叉耦合振荡单元与传输线串并联的分布式振荡器、一个缓冲输出级与一个倍频器。交叉耦合振荡单元由一对NMOS管和两个电感构成；第一交叉耦合振荡单元的晶体管MN1的栅极通过电感L4接晶体管MN2的漏极，晶体管MN2的栅极通过电感L3接晶体管MN1的漏极，晶体管MN1和晶体管MN2的源极接地；晶体管MN1、晶体管MN2的漏极通过共面波导L1、L2相连，共面波导L1、L2相接的公共端连接至电源电压。第二交叉耦合振荡单元的晶体管MN3的栅极通过电感L8接晶体管MN4的漏极，晶体管MN4的栅极通过电感L7接晶体管MN3的漏极，晶体管MN3和晶体管MN4的源极接地。第三交叉耦合振荡单元的晶体管MN5的栅极通过电感L12接晶体管MN6的漏极，晶体管MN6的栅极通过电感L11接晶体管MN5的漏极，晶体管MN5和晶体管MN6的源极接地。晶体管MN1和晶体管MN3的漏极通过共面波导L5相连，晶体管MN3和晶体管MN5的漏极通过共面波导L9相连，晶体管MN2和晶体管MN4的漏极通过共面波导L6相连，晶体管MN4和晶体管MN6的漏极通过共面波导L10相连。缓冲输出级包括NMOS管MN7、MN8。变容管VA1、VA2用于实现变容调谐，变容管VA1、VA2的一端互相连接接至电压控制端Vtune，另一端分别分别与NMOS管MN7、MN8的栅极相连，同时通过共面波导L9、L10与晶体管MN3和晶体管MN4的漏极相连。缓冲输出级通过变压器与倍频器连接。倍频器由NMOS管MN9、MN10构成；变压器由L13、L14、L15、L16组成，实现阻抗匹配与隔离直流的作用。 [0027] 其中，共面波导L1、L2、L9、L10的电感感值相等，共面波导L5、L6电感感值相等，振荡器特性与两个电感L1、L5的感值之比相关。 [0028] 本实施例采用40nm CMOS工艺制备针对工作在太赫兹频段的VCO。该工艺共有10层金属，其中，M10为厚金属。本实施例中VCO振荡电路各参数如表1所示： [0029] 表1 [0030]参数参数值 VCO电源电压 (V) 0.9 漏极电感L (pH) 12 振荡nmos管M1尺寸 1μm×14/40nm 可变电容CVAR（容值） 8f—20fF 栅极串联电感L（pH） 10 VCO管子静态工作点电流Id (mA) 10 [0031] 本实施例中缓冲输出级的各参数如表2所示： [0032] 表2 [0033]参数参数值缓冲输出级电源电压（V） 0.9 缓冲输出级 nmos管M2尺寸 1μm×10/40nm 缓冲输出级管子静态工作点电流Id (mA) 4.23 [0034] 本实施例中倍频器电路各参数如表3所示： [0035] 表3 [0036]参数参数值二倍频器电源电压（V） 0.9 倍频器nmos管M3尺寸 1μm×30/40nm 倍频器管子静态工作点电流Id (mA) 5 变压器初级电感感值L（pH）/Q值 71pH/15 变压器次级电感L（pH）/Q值 87pH/15 耦合系数 0.6 L匹配电感感值L（pH）/Q值 27pH/15 L匹配电容容值C（fF）/Q值 12.44fF/31 [0037] 为了验证本发明提出的基于多振荡核心VCO的正确性和实效性，和如图1所示的现有单核心的VCO进行了对比仿真验证。 [0038] 传统单核心VCO与本发明实施的双核心VCO、三核心VCO的仿真结果在图4、图5、图6、图7、图8、图9中给出，各电路除谐振腔电感L与可变电容之外的电路参数均不变。 [0039] 其中，图4、图5为现有传统结构的单核心VCO仿真结果图。图4为其调谐范围曲线，当Vtune的电压从0.1V变化至2.6V时，其调谐频率从214 GHz变换至226.7GHz。图5为其在各调谐频率的相位噪声曲线，相位噪声最差为‑81.5dBc@1MHz，最佳为‑82.3dBc@1MHz。 [0040] 其中，图6、图7为本实例的双核心VCO仿真结果图。图6为其调谐范围曲线，当Vtune的电压从0.1V变化至2.6V时，其调谐频率从212.9 GHz变换至227.6GHz。图7为其在各调谐频率的相位噪声曲线，相位噪声最差为‑84.7dBc@1MHz，最佳为‑86.2dBc@1MHz。 [0041] 其中，图8、图9为本实例的三核心VCO仿真结果图。图8为其调谐范围曲线，当Vtune的电压从0.1V变化至2.6V时，其调谐频率从213.4GHz变换至224.8GHz。图9为其在各调谐频率的相位噪声曲线，相位噪声最差为‑85.7dBc@1MHz，最佳为‑87.5dBc@1MHz。 [0042] 从图4、图6、图8的结果来看，在相同的负载情况下，将控制电压端Vc的电压从0 .1V变化到2.6V时，具有类似的调谐范围，并未恶化。其中，双核心VCO的调谐范围最佳，为14.7GHz。由于为了控制变量，晶体管尺寸并未更改，因此三核心VCO的调谐范围不占优势。 [0043] 从图5、图7、图9的结果来看，多核心VCO可以有效地改善相位噪声。 [0044] 比较发现本发明采取的多核心压控振荡器在调谐范围基本不变的情况下，可以保持较好的相位噪声与输出功率。 [0045] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

意见反馈