功耗控制电路、芯片及电子设备 |
|||||||
| 申请号 | CN202211254231.6 | 申请日 | 2022-10-13 | 公开(公告)号 | CN117939731A | 公开(公告)日 | 2024-04-26 |
| 申请人 | 华润微集成电路(无锡)有限公司; | 发明人 | 蔡鹏飞; 周盛; 丁东民; 刘珍利; 刘斯达; 彭维友; | ||||
| 摘要 | 本 发明 提供一种功耗控制 电路 、芯片及 电子 设备，包括：数据串转并模 块 ，将串行输入数据转换为并行数据，并依次将并行数据的最低位输出；数据计数模块，当串行数据的有效数据位数达到预设值时产生有效的标志位；数据 锁 存控 制模 块，在待控电路完成数据的接收和传输后产生有效的锁存脉冲；功耗模式判定模块产生待控电路的功耗控制 信号 ，当接收到有效数据且需要控制所述下级电路时控制待控电路进入工作模式；否则控制待控电路进入省电模式。本发明在没有接收到数据、接收到无效数据或无需控制下级电路时，输出的 控制信号 使待控电路处于省电模式；在接收到有效数据，并需控制下级电路时，输出的控制信号使待控电路正常工作。 | ||||||
| 权利要求 | 1.一种功耗控制电路，用于控制待控电路的功耗，其特征在于，所述功耗控制电路至少包括： |
||||||
| 说明书全文 | 功耗控制电路、芯片及电子设备技术领域[0001] 本发明涉及集成电路设计领域，特别是涉及一种功耗控制电路、芯片及电子设备。 背景技术[0002] 在现在主流LED彩灯电路设计中，LED驱动芯片(电路)在上电之后，无论是否接收数据，无论是否需点亮LED灯，LED驱动芯片(电路)自身均需消耗一定的工作电流，该电流大小在1mA左右不等。当LED驱动芯片应用于便携式电子设备时，该一直存在的LED驱动芯片(电路)自身消耗的工作电流，会削减电子设备(尤其是便携式电子设备)的电池使用时间。 [0003] 因此，如何减小LED驱动芯片(电路)在非工作状态下消耗的工作电流，延长配备有LED驱动芯片(电路)的电子设备的电池使用时间，已成为本领域技术人员亟待解决的问题之一。 发明内容[0004] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种功耗控制电路、芯片及电子设备，用于解决现有技术中LED驱动芯片(电路)在非工作状态下消耗的工作电流影响电池使用时间的问题。 [0005] 为实现上述目的及其他相关目的，本发明提供一种功耗控制电路，用于控制待控电路的功耗，所述功耗控制电路至少包括： [0007] 所述数据串转并模块接收所述待控电路的串行输入数据，将所述串行输入数据转换为并行数据，并依次将所述并行数据的最低位输出，其中，所述待控电路基于所述串行输入数据控制下级电路； [0008] 所述数据计数模块接收所述串行输入数据，并对所述串行输入数据的有效数据位数进行计数，当所述串行数据的有效数据位数达到预设值时产生有效的标志位； [0009] 所述数据锁存控制模块在所述待控电路完成数据的接收和传输后产生有效的锁存脉冲； [0010] 所述功耗模式判定模块连接于所述数据串转并模块、所述数据计数模块及所述数据锁存控制模块的输出端，并接收所述串行输入数据及所述待控电路的上电复位信号，产生所述待控电路的功耗控制信号；当所述待控电路接收到有效数据且需要控制所述下级电路时控制所述待控电路进入工作模式；否则控制所述待控电路进入省电模式。 [0011] 可选地，所述数据串转并模块包括N个触发单元及逻辑单元； [0012] 所述逻辑单元接收所述上电复位信号及所述锁存脉冲，当所述上电复位信号或所述锁存脉冲有效时，产生第一复位信号； [0014] 其中，N为大于等于1的自然数。 [0015] 更可选地，所述逻辑单元为第一或非门。 [0016] 更可选地，所述触发单元为D触发器。 [0017] 更可选地，所述待控电路为LED驱动电路时，所述预设值等于M*N，M为LED通道数，N为每个LED通道的灰度数据的位数；其中，M为大于等于1的自然数。 [0018] 更可选地，所述功耗模式判定模块包括数据判定单元、功耗模式判定结果锁存单元及复位单元； [0019] 所述数据判定单元基于所述数据串转并模块及所述数据计数模块的输出信号对所述待控电路是否接收到有效数据及是否需要控制所述下级电路进行判断，并在所述上电复位信号或所述锁存脉冲有效时复位所述数据判定单元； [0020] 所述功耗模式判定结果锁存单元基于所述数据判定单元的输出信号及所述锁存脉冲产生所述功耗控制信号； [0021] 所述复位单元连接所述功耗模式判定结果锁存单元的输出端，并接收所述上电复位信号，当所述上电复位信号有效或所述待控电路从工作模式跳变至省电模式时产生第二复位信号，以对所述数据判定单元及所述功耗模式判定结果锁存单元进行复位操作。 [0022] 更可选地，所述数据判定单元包括第一RS触发器及第一D触发器；所述第一RS触发器的第一复位端接收所述上电复位信号，第二复位端接收所述锁存脉冲，置位端连接所述数据串转并模块的输出端；所述第一D触发器的数据输入端连接所述第一RS触发器的输出端，时钟端接收所述标志位，复位端接收所述第二复位信号，反相输出端作为所述数据判定单元的输出端。 [0023] 更可选地，所述功耗模式判定结果锁存单元包括第二D触发器及第二RS触发器；所述第二D触发器的数据输入端连接所述数据判定单元的输出端，时钟端接收所述锁存脉冲，复位端接收所述第二复位信号；所述第二RS触发器的第一复位端连接所述第二D触发器的输出端，第二复位端接收所述上电复位信号，置位端接收所述串行输入数据，输出端输出所述功耗控制信号。 [0024] 更可选地，所述复位单元包括反相器及第二或非门；所述反相器的输入端连接所述功耗控制信号，输出端连接所述第二或非门的第一输入端；所述第二或非门的第二输入端接收所述上电复位信号，输出所述第二复位信号。 [0025] 为实现上述目的及其他相关目的，本发明提供一种芯片，所述芯片至少包括：上述功耗控制电路。 [0026] 为实现上述目的及其他相关目的，本发明提供一种电子设备，所述电子设备至少包括：待控电路及上述功耗控制电路。 [0027] 可选地，所述待控电路为LED驱动电路。 [0028] 如上所述，本发明的功耗控制电路、芯片及电子设备，具有以下有益效果： [0029] 1、本发明的功耗控制电路、芯片及电子设备可使待控电路上电便处于省电模式，当待控电路接收到数据、且接收到有效数据、且需要控制下级电路时控制待控电路进入正常工作状态；可显著降低电子设备的待机功耗。 [0030] 2、本发明的功耗控制电路、芯片及电子设备通过很少的电路资源消耗，实现对多种数据(是否接收到数据、是否接收到有效数据、是否需要控制下级电路)的有效判别，成本低、准确性高。 [0032] 图1显示为本发明的功耗控制电路的结构示意图。 [0033] 图2显示为本发明的数据串转并模块的结构示意图。 [0034] 图3显示为本发明的功耗模式判定模块的结构示意图。 [0035] 图4显示为本发明的芯片或电子设备的结构示意图。 [0036] 元件标号说明 [0037] 1 功耗控制电路 [0038] 10 数据串转并模块 [0039] 101 触发单元 [0040] 102 逻辑单元 [0041] 11 数据计数模块 [0042] 12 数据锁存控制模块 [0043] 13 功耗模式判定模块 [0044] 131 数据判定单元 [0045] 131a 第一RS触发器 [0046] 131b 第一D触发器 [0047] 132 功耗模式判定结果锁存单元 [0048] 132a 第二D触发器 [0049] 132b 第二RS触发器 [0050] 133 复位单元 [0051] 2 LED驱动电路 具体实施方式[0052] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。 [0053] 请参阅图1～图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。 [0054] 如图1所示，本发明提供一种功耗控制电路1，用于控制待控电路的功耗，在本实施例中，所述待控电路为LED驱动电路，在实际使用中，任意基于串行输入数据工作的电路均适用于本发明，在此不一一赘述。所述功耗控制电路1包括： [0055] 数据串转并模块10、数据计数模块11、数据锁存控制模块12及功耗模式判定模块13。 [0056] 如图1所示，所述数据串转并模块10接收所述LED驱动电路(待控电路)的串行输入数据DIN，将所述串行输入数据DIN转换为并行数据，并依次将所述并行数据的最低位REG0输出。 [0057] 需要说明的是，所述待控电路基于所述串行输入数据DIN控制所述待控电路的下级电路，在本实施例中，所述串行输入数据DIN包含所述LED驱动电路所驱动的LED灯的灰度信息。 [0058] 具体地，在本实施例中，所述数据串转并模块10还接收所述LED驱动电路的上电复位信号Reset和所述数据锁存控制模块12提供的锁存脉冲data_lock，当所述上电复位信号Reset或所述锁存脉冲data_lock有效(即上电复位或数据锁存)时将所述数据串转并模块10复位。 [0059] 具体地，在本实施例中，所述数据串转并模块10采用一组移位寄存器实现。作为示例，如图2所示，所述数据串转并模块包括N个触发单元101及逻辑单元102，其中，N为LED通道的灰度数据的位数(N可根据实际使用场景定义，不以本实施例为限)，N为大于等于1的自然数，在本示例中N＝8。所述逻辑单元102接收所述上电复位信号Reset及所述锁存脉冲data_lock，当所述上电复位信号Reset或所述锁存脉冲data_lock有效时，产生第一复位信号；在本示例中，所述逻辑单元102采用第一或非门实现，所述上电复位信号Reset及所述锁存脉冲data_lock高电平有效，所述第一复位信号低电平有效，在实际使用中可根据需要设定所述逻辑单元102的电路结构，能实现本发明的逻辑关系即可。各触发单元101依次串联，时钟端CK均连接时钟信号clk_sample，复位端均连接所述第一复位信号，基于所述时钟信号clk_sample的触发依次传递所述串行输入数据DIN中的各位数据。各触发单元输出的数据从高位到低位分别为REG7、REG6、REG5、REG4、REG3、REG2、REG1、REG0，随着时钟信号clk_sample的逐一到来，电路输出的最低位数据REG0依次为所述串行输入数据DIN中各位数据，最低位数据REG0将参与所述功耗模式判定模块13的数据判定功能；在本示例中，所述触发单元101采用D触发器(包括但不限于采用JK触发器或其它形式实现的D触发器结构)实现。 [0060] 需要说明的是，任意能将所述串行输入数据DIN中的各位数据依次输出，且各位数据相互不影响的电路结构均适用于本发明的数据串转并模块10，在此不一一赘述。所述时钟信号clk_sample也可根据实际电路需要设置或不设置，不以本实施例为限。在本发明中仅基于最低位数据REG0实现功耗控制；在实际使用中，所述并行数据的各位REG7、REG6、REG5、REG4、REG3、REG2、REG1、REG0均需输出，可用于作为其他电路(包括但不限于待控电路)的控制依据，在此不一一赘述。 [0061] 如图1所示，所述数据计数模块11接收所述串行输入数据DIN，并对所述串行输入数据DIN的有效数据位数进行计数，当所述串行数据DIN的有效数据位数达到预设值时产生有效的标志位data_vaild_flag。 [0062] 具体地，在本实施例中，所述预设值等于M*N，M为LED通道数，N为每个LED通道的灰度数据的位数；M为大于等于1的自然数，N为大于等于1的自然数。所述数据计数模块11对所述LED驱动电路接收到的所述串行输入数据DIN的有效数据位数进行计数，若所述LED驱动电路接收到一些错误数据信号(例如毛刺信号，属于无效数据)或数据的位数未达到预设值，则所述标志位data_vaild_flag保持为0(无效状态)；若所述LED驱动电路接收正常数据信号(有效数据)，且所述数据计数模块11计数至M*N，则所述数据计数模块11的输出信号data_valid_flag为一个正脉冲信号(有效状态)，该脉冲信号的脉宽可为几纳秒至几百纳秒。所述标志位data_valid_flag将参与所述功耗模式判定模块13的数据判定功能。 [0063] 需要说明的是，所述预设值可根据实际需要设置，能使所述待控电路获取完整的信号即可，M与N的定义根据具体需要设定，不以本实施例为限。 [0064] 如图1所示，所述数据锁存控制模块12在所述LED驱动电路(待控电路)完成数据的接收和传输后产生有效的锁存脉冲data_lock。 [0065] 具体地，在本实施例中，所述数据锁存控制模块12内设置有定时器，当有数据输入(输入的数据包括但不限于所述LED驱动电路本身工作所需的有效数据及转发给其它级联电路的数据)所述LED驱动电路时，这些数据会对所述定时器进行清零；当数据传输完毕，所述定时器清零结束并开始计数，计数值定时器的设定值时输出有效的锁存脉冲data_lock，所述锁存脉冲data_lock使所述LED驱动电路对有效数据进行锁存；所述锁存脉冲data_lock的脉宽可为几纳秒至几微秒。所述锁存脉冲data_lock参与所述功耗模式判定模块13的功耗使能判定结果的锁存以及数据判定结果的复位。 [0066] 需要说明的是，所述数据锁存控制模块12的结构不限，任意能在所述待控电路完成数据的接收和传输后触发一脉冲信号的结构均适用于本发明，在此不一一赘述。 [0067] 如图1所示，所述功耗模式判定模块13连接于所述数据串转并模块10、所述数据计数模块11及所述数据锁存控制模块12的输出端，并接收所述串行输入数据DIN及所述上电复位信号Reset，产生所述LED驱动电路的功耗控制信号Power_ctr；当所述LED驱动电路(待控电路)接收到有效数据且其中存在LED点亮指令(所述待控电路需要控制其下级电路)时控制所述LED驱动电路(待控电路)进入工作模式；否则控制所述LED驱动电路(待控电路)进入省电模式。 [0068] 具体地，在本实施例中，所述功耗模式判定模块13包括数据判定单元131、功耗模式判定结果锁存单元132及复位单元133。 [0069] 更具体地，所述数据判定单元131基于所述数据串转并模块10及所述数据计数模块12的输出信号对所述LED驱动电路是否接收到有效数据及所述有效数据中是否存在LED点亮指令进行判断，并在所述上电复位信号Reset或所述锁存脉冲data_lock有效时复位所述数据判定单元131。如图3所示，作为示例，所述数据判定单元131包括第一RS触发器131a及第一D触发器131b。所述第一RS触发器131a的第一复位端接收所述上电复位信号Reset，第二复位端接收所述锁存脉冲data_lock，置位端连接所述数据串转并模块10的输出端(最低位数据REG0)，输出判定结果RS0_Y；在本示例中，所述第一RS触发器131a采用两个或非门实现，在实际使用中任意能实现RS触发功能的电路结构均适用于本发明，在此不一一赘述。在上电复位期间或所述锁存脉冲data_lock的有效电平脉冲期间，所述第一RS触发器131a的输出复位，使其电平为0；当所述LED驱动电路的有效数据全为0码(在本实施例中表示没有LED需要点亮，在实际使用中表示所述待控电路无需控制下级电路)，表明所述LED驱动电路无需驱动点亮LED，所述LED驱动电路可保持(若当前状态为省电模式)或切换至省电模式(若当前状态为工作模式)，此时所述第一RS触发器131a的输出为RS0_Y＝0。当所述LED驱动电路的有效数据里任意一位为1码(在本实施例中表示点亮对应LED，在实际使用中表示所述待控电路需要控制下级电路)，表明所述LED驱动电路需驱动点亮LED，所述LED驱动电路可保持(若芯片当前状态为工作模式)或切换至工作模式(若芯片当前状态为省电模式)，此时所述第一RS触发器131a的输出为RS0_Y＝1。因此所述第一RS触发器131a实现了对LED是否需驱动点亮LED(所述待控电路是否需要控制下级电路)的条件判定。所述第一D触发器 131b的数据输入端D连接所述第一RS触发器131a的输出端，时钟端CK接收所述标志位data_valid_flag，复位端接收所述复位单元133提供的第二复位信号rstb，反相输出端作为所述数据判定单元131的输出端(所述数据判定单元131的输出信号D0_QB)；当所述标志位data_valid_flag无效(低电平)时，所述第一D触发器131b无法对所述第一RS触发器131a的判定结果进行锁存，当所述标志位data_valid_flag有效(正脉冲信号)时，所述第一D触发器 131b在该脉冲信号的作用下对所述第一RS触发器131a的判定结果进行锁存。 [0070] 由此可知，通过所述第一RS触发器131a及所述第一D触发器131b的组合作用，当所述LED驱动电路接收到有效数据，且有效数据里存在任意一位1码(点亮对应LED)，则代表所述LED驱动电路需驱动点亮LED，所述LED驱动电路可保持(若当前状态为工作模式)或切换至工作模式(若当前状态为省电模式)，此时所述第一D触发器131b输出D0_QB＝0；当所述LED驱动电路接收到无效数据，或有效数据全为0码(没有LED需要点亮)，则代表所述LED驱动电路无需驱动点亮LED，所述LED驱动电路可保持(若当前状态为省电模式)或切换至省电模式(若当前状态为工作模式)，此时所述第一D触发器131b输出D0_QB＝1。 [0071] 更具体地，所述功耗模式判定结果锁存单元132基于所述数据判定单元131的输出信号及所述锁存脉冲data_lock产生所述功耗控制信号Power_ctr。如图3所示，作为示例，所述功耗模式判定结果锁存单元132包括第二D触发器132a及第二RS触发器132b。所述第二D触发器132a的数据输入端D连接所述数据判定单元131的输出端，时钟端CK接收所述锁存脉冲data_lock，复位端接收所述第二复位信号rstb，输出信号D1_Q。当所述锁存脉冲data_lock有效(正脉冲)时，所述数据判定单元131的输出信号D0_QB被所述第二D触发器132a锁存，当所述锁存脉冲data_lock无效(低电平)时，所述数据判定单元131的输出信号D0_QB不被所述第二D触发器132a锁存。所述第二RS触发器132b的第一复位端连接所述第二D触发器132a的输出端，第二复位端接收所述上电复位信号Reset，置位端接收所述串行输入数据DIN，输出端输出所述功耗控制信号Power_ctr。在本示例中，所述第二RS触发器132b采用两个或非门实现，在实际使用中任意能实现RS触发功能的电路结构均适用于本发明，在此不一一赘述。在所述LED驱动电路上电复位后，所述第二RS触发器132b输出的所述功耗控制信号Power_ctr保持为0，控制所述LED驱动电路处于省电模式；当所述LED驱动电路接收到所述串行输入数据DIN时，不管是有效数据还是无效数据，所述第二RS触发器132b输出的所述功耗控制信号Power_ctr变为1，控制所述LED驱动电路切换至正常工作模式；然后根据所述数据判定单元131的输出信号来确定所述第二RS触发器132b的输出保持为1(控制所述LED驱动电路保持工作模式状态)还是切换至0(控制所述LED驱动电路切换至省电模式状态)： 若所述LED驱动电路接收的数据为有效数据，且有效数据里存在任意一位1码，则所述数据判定单元131输出为D0_QB＝0，所述第二D触发器132a在所述锁存信号data_lock的作用下，将D0_QB锁存，即所述第二D触发器132a的输出D1_Q为0，所述第二RS触发器132b输出的所述功耗控制信号Power_ctr保持为1，控制所述LED驱动电路保持工作模式状态；若所述LED驱动电路接收到无效数据，或接收到全0码的有效数据，则所述数据判定单元131输出为D0_QB＝1，所述第二D触发器132a在所述锁存信号data_lock的作用下，将D0_QB锁存，即所述第二D触发器132a的输出D1_Q为1，所述第二RS触发器132b输出的所述功耗控制信号Power_ctr变为0，控制所述LED驱动电路切换至省电模式状态。 [0072] 更具体地，所述复位单元133连接所述功耗模式判定结果锁存单元32的输出端，并接收所述上电复位信号Reset，当所述上电复位信号Reset有效或所述LED驱动电路从工作模式跳变至省电模式时产生所述第二复位信号rstb，以对所述数据判定单元131及所述功耗模式判定结果锁存单元132进行复位操作，使所述功耗模式判定模块13恢复初始态，不影响所述功耗控制电路对下一次接收到的数据的判断。如图3所示，作为示例，所述复位单元133包括反相器及第二或非门。所述反相器的输入端连接所述功耗控制信号Power_ctr，输出端连接所述第二或非门的第一输入端；所述第二或非门的第二输入端接收所述上电复位信号Reset，输出所述第二复位信号rstb。 [0073] 在本实施例中，所述功耗控制电路使LED驱动电路上电便处于省电模式，并在LED驱动电路接收到有效数据，且需驱动点亮LED灯时，输出的控制信号以控制LED驱动电路进入正常工作模式，实现电路简单灵活可靠。 [0074] 需要说明的是，本发明中信号有效时对应的电平(高或低)及脉冲(正脉冲或负脉冲)可根据实际需要设置，对应电路的连接关系适应性调整，能实现本发明的逻辑关系即可，不以本实施例为限。 [0075] 本发明还提供一种芯片，所述芯片包括所述功耗控制电路1。所述功耗控制电路1为所述待控电路提供功耗控制信号Power_ctr，以此在非工作时段降低所述待控电路本身消耗的电能。 [0076] 如图4所示，本发明还提供一种电子设备，所述电子设备至少包括：所述功耗控制电路1及待控电路，在本实施例中，所述待控电路为LED驱动电路2。所述功耗控制电路1为所述LED驱动电路2提供功耗控制信号Power_ctr，所述LED驱动电路2基于所述功耗控制信号Power_ctr的控制进入工作状态或省电状态，以此在非工作时段降低所述LED驱动电路本身消耗的电能。作为示例，所述LED驱动电路2还基于包括但不限于所述串行输入数据DIN及所述上电复位信号Reset实现LED的驱动，在此不一一赘述。所述功耗控制电路1可有效降低在非工作时段降低所述LED驱动电路本身消耗的电能，延长所在电子设备(尤其是便携式电子设备)的电池续航能力。 [0077] 目前在市面上主流LED彩灯电路设计，单颗驱动芯片的典型无负载电流在200uA～600uA之间，一条有1000颗灯的灯带或小块LED显示屏，其整条或整屏不显示时待机电流仍有0.2A～0.6A之间。5V电源供电时，该待机功耗为1W～3W。通过本发明的功耗控制电路、芯片及电子设备，可显著降低LED应用灯带或LED显示屏的待机功耗。 [0078] 综上所述，本发明提供一种功耗控制电路、芯片及电子设备，包括：数据串转并模块、数据计数模块、数据锁存控制模块及功耗模式判定模块；所述数据串转并模块接收所述待控电路的串行输入数据，将所述串行输入数据转换为并行数据，并依次将所述并行数据的最低位输出，其中，所述待控电路基于所述串行输入数据控制下级电路；所述数据计数模块接收所述串行输入数据，并对所述串行输入数据的有效数据位数进行计数，当所述串行数据的有效数据位数达到预设值时产生有效的标志位；所述数据锁存控制模块在所述待控电路完成数据的接收和传输后产生有效的锁存脉冲；所述功耗模式判定模块连接于所述数据串转并模块、所述数据计数模块及所述数据锁存控制模块的输出端，并接收所述串行输入数据及所述待控电路的上电复位信号，产生所述待控电路的功耗控制信号；当所述待控电路接收到有效数据且需要控制所述下级电路时控制所述待控电路进入工作模式；否则控制所述待控电路进入省电模式。本发明的功耗控制电路、芯片及电子设备在待控电路没有接收到数据、接收到无效数据或待控电路无需控制下级电路时，输出的控制信号可将待控电路各工作模块关闭，使待控电路处于省电模式；在待控电路接收到有效数据，并需控制下级电路时，输出的控制信号可将待控电路各工作模块打开，使待控电路正常工作。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。 [0079] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。 |
||||||
QQ群二维码
意见反馈
意见反馈