1.一种基于非正则校验矩阵LDPC译码器优化方法，其特征在于：利用LDPC非正则校验矩阵不同行秩不同且不同列秩的特点，根据每行秩计算相应行通过校验模块所需时钟个数，将所有行根据时钟个数的不同进行分类，为消耗时钟最高的行分配专用校验节点更新模块并行处理，对低秩行根据冗余时钟个数分配公共校验节点更新模块串行处理；将不同列按通过变量模块所需时钟个数的不同进行分类，将不同列按通过变量模块所需时钟个数的不同进行分类，为消耗时钟最高列分配专用变量节点更新模块并行处理，对低秩列根据冗余时钟个数分配公共变量节点更新模块串行处理；即根据对不同行秩或列秩大小对消耗时钟最高行或最高列列并行、其余行或列串行的译码器结构，实现对译码器结构优化，避免处理节点之间存在路由拥塞，在达到全并行译码器相同吞吐量的情况下，提高译码器的资源利用率，减少对节点数量、便于译码器的紧凑布局和布线。
2.如权利要求1所述的一种基于非正则校验矩阵LDPC译码器优化方法，其特征在于：对于低幅值采用低间隔、高幅值采用高间隔的方式对输入信号进截位量化，通过分幅处理实现低比特量化下的信息量提高，减少量化对译码器带来的性能损失，在达到相同的误码性能下使用更少的位宽实现译码通信，进一步减少译码器硬件开销，与信号幅值软信息直接初始化方式协同提高译码器的资源利用率，便于译码器的紧凑布局和布线。
3.如权利要求2所述的一种基于非正则校验矩阵LDPC译码器优化方法，其特征在于：用信号幅值软信息直接初始化方式，将译码器的输入幅值软信息直接作为译码器迭代计算的初始信息，在不损失译码器译码性能的情况下，降低信息处理复杂度，减少译码器硬件开销，便于译码器的紧凑布局和布线。
4.如权利要求3所述的一种基于非正则校验矩阵LDPC译码器优化方法，其特征在于：包括以下步骤，
步骤一、采用基于最大化互信息的低比特非均匀量化方法，对于低幅值采用低间隔、高幅值采用高间隔的方式对输入信号进截位量化，利用相同的位宽承载更多信息，通过分幅处理尽量提高信息量减少量化对译码器带来的性能损失，在达到相同的误码性能下使用更少的位宽实现译码通信，进一步减少译码器硬件开销，便于译码器的紧凑布局和布线；
在量化映射模块中，对于信源X，接收端Y，以及量化后输出Z，接收端与发送端之间的平均互信息为:
I(X；Y)＝H(Y)‑H(Y∣X)
经量化后的平均互信息是:
令 解得Zi(i＝1,2,…n)使I(X；Z)达到最大的量化间隔，即为
最佳量化间隔；而后将初始量化位宽为Qini，幅值数据范围在 的信号，非均匀量化为位宽为Qnon，数据范围在 的译码器初始化数据；根据信号幅值大小取值来确定量化间隔进行非均匀量化，对于信号取值小的区间，其量化间隔ΔV也小，在达到相同的误码性能下能够使用更少的位宽，大幅降低硬件资源开销，降低布局布线困难；
步骤二、用解调后幅值软信息直接初始化方法，将经过量化的译码器输入幅值直接作为译码器计算的初始信息，在不损失译码器译码性能的情况下，降低信息处理复杂度，减少译码器硬件开销，便于译码器的紧凑布局和布线；
经信道传输后受到噪声干扰的接收序列为y＝(y1,y2,...,yn)，根据接收消息解调得到软信息
2
在加性高斯白噪声(Add White Gauss Noise,AWGN)信道下，噪声为方差σ的高斯随机变量，在信源分布等概率的情况下
其中系数 对译码器迭代运算过程中涉及的加法、比较以及根据符号位信息判决均没有影响，故忽略该系数，将信号的幅值yi作为译码器初始信息进行迭代计算，实现在不损失译码器译码性能的情况下，降低信息处理复杂度，减少译码器硬件开销，便于译码器的紧凑布局和布线；
步骤三、利用LDPC非正则校验矩阵不同行秩不同的特点，根据每行秩计算相应行通过校验模块所需时钟个数，将所有行根据时钟个数的不同进行分类，为消耗时钟最高的行分配校验专用节点更新模块并行处理，对低秩行根据冗余时钟个数分配公共校验节点更新模块串行处理，实现对译码器校验节点更新模块数量优化，避免处理节点之间存在路由拥塞，在达到全并行译码器相同吞吐量的情况下，提高译码器的资源利用率，减少对节点数量、便于译码器的紧凑布局和布线；
根据最小和算法Min Sum更新第i行校验节点信息：
其中，
对于非正则校验矩阵 第i行元素Hri上非零元素集合为Hr'i，逐行计算校验矩阵各行非零元素个数
而后根据每行非零元素个数 计算该行通过校验节点更新模块时，搜索次小值所需要的时钟个数
其中 表示向上取整；需要4选2比较单元(Abs Compare4to2)个数Ncmp42：
根据每行校验节点更新所要求的时钟数目 不同与非零元素个数 将校验节点行分为不同的集合
对于全并行的LDPC译码器，单次迭代中校验节点信息更新所用时钟个数 取决于行秩最大行 即非零元素最多行，故有：
其中c表示模值分离、数据预处理以及数据更新输出所消耗的时钟个数，通常为2‑4；
对于校验节点行 每行单独使用一个校验节点更新模块，在搜索次小值算法中配置 级，共 个4选2比较单元；
对于校验节点行 的更新模块，配置 级，共 个4选2比较单元，有冗余
时钟
另外从 中选取 个校验节点行，利用冗余时钟 添加 级流水，使得
行检验节点共用一个校验节点更新模块串行计算；由于部分校验节点行使用公共校验节点更新模块，而全部校验节点更新完成所需时钟个数保持不变，即通过对译码器校验节点更新模块数量优化，避免处理节点之间存在路由拥塞，在达到全并行译码器相同吞吐量的情况下，提高译码器的资源利用率，减少对节点数量、便于译码器的紧凑布局和布线；
步骤四、利用LDPC非正则校验矩阵不同列秩不同的特点，根据每列秩计算相应行通过变量节点更新模块所需时钟个数，将所有列根据时钟个数的不同进行分类，为消耗时钟最高的列分配专用变量节点更新模块并行处理，对低秩列根据冗余时钟个数分配公共变量节点更新模块串行处理，实现对译码器变量节点更新模块数量优化，避免处理节点之间存在路由拥塞，在达到全并行译码器相同吞吐量的情况下，提高译码器的资源利用率，减少对节点数量、便于译码器的紧凑布局和布线；
根据最小和算法(Min Sum)计算第t次迭代后译码结果，并更新第j列变量节点信息：
对于第t次迭代后译码结果 只需取符号位，即所用寄存器最高位输出即可；
对于非正则校验矩阵 第j列元素Hcj上非零元素集合为Hc'j，逐列计算校验矩阵各行非零元素个数
而后根据每列非零元素个数 计算该列通过变量节点更新模块时，所有元素求和所需要的时钟个数
其中 表示向上取整；需要加法器个数Nadd：
根据每列变量节点更新所要求的时钟数目 不同与非零元素个数 将变量节点行分为不同的集合
对于全并行的LDPC译码器，一次迭代中变量节点信息更新所用时钟个数 取决于列秩最大列 即非零元素最多列，故有：
其中c表示赋值，截位等操作消耗的的时钟个数，通常为1‑3；
对于变量节点列 每列单独使用一个变量节点更新模块，在树形级联累加单元中配置 级，共 个加法器；
对于变量节点列 的更新模块，配置 级，共 个加法器，有冗余时钟
另外从 中选取 个变量节点列，利用冗余时钟 添加 级流水，使得
列变量节点共用一个变量节点更新模块串行计算；由于部分变量节点行使用公共变量节点更新模块，而全部变量节点更新所需时钟个数保持不变，即通过对译码器变量节点更新模块数量优化，避免处理节点之间存在路由拥塞，在达到全并行译码器相同吞吐量的情况下，提高译码器的资源利用率，减少对节点数量、便于译码器的紧凑布局和布线。