半导体装置及串行通信接口控制方法专利检索-基本电子电路专利检索查询-专利查询网

半导体装置及串行通信接口控制方法
申请号	CN202311200676.0	申请日	2023-09-18	公开(公告)号	CN117914307A	公开(公告)日	2024-04-19
申请人	瑞萨电子株式会社;			发明人	宫正;
摘要	半导体装置包括第一时钟；第二时钟；第一波特率发生器，通过使用第一时钟生成基本时钟；第二波特率发生器，通过使用第二时钟生成基本时钟；以及校正第一波特率发生器的控制电路。控制电路包括：基于第二波特率发生器的第二时钟输出校正操作信号的校正操作信号输出电路；以及基于校正操作信号输出校正值设置信号的校正值设置电路。第二波特率发生器基于校正值设置信号，通过使用第一时钟，根据校正操作信号对校正时段进行计数，并且第二波特率发生器基于计数结果设置波特率校正值。
权利要求	1.一种半导体装置，包括：串行通信接口，所述串行通信接口根据基于基本时钟的单位传输时间，在自身与外部之间执行有序通信，其中所述串行通信接口包括：第一时钟；第二时钟，具有与所述第一时钟相比更高的精度和更高的功耗；第一波特率发生器，通过使用所述第一时钟生成所述基本时钟；第二波特率发生器，通过使用所述第二时钟生成所述基本时钟；以及控制电路，校正所述第一波特率发生器，所述控制电路包括：校正操作信号输出电路，基于所述第二波特率发生器的所述第二时钟输出校正操作信号；以及校正值设置电路，基于所述校正操作信号输出校正值设置信号，并且所述第二波特率发生器基于所述校正值设置信号，通过使用所述第一时钟，根据所述校正操作信号对校正时段进行计数，并且所述第二波特率发生器基于计数结果设置波特率校正值。 2.根据权利要求1所述的半导体装置，其中所述第一时钟和所述第二时钟的启动由起始比特触发。 3.根据权利要求2所述的半导体装置，其中所述第二波特率发生器包括：计数器，通过使用所述第二时钟执行计数；以及比较电路，基于所述计数器的预定计数值输出匹配信号，并且所述校正操作信号输出电路：根据第一匹配信号激活所述校正操作信号，并且根据第二匹配信号去激活所述校正操作信号。 4.根据权利要求1所述的半导体装置，其中所述第二波特率发生器在所述校正时段结束时停止所述第二时钟。 5.根据权利要求1所述的半导体装置，其中所述校正时段为1/n比特时段。 6.一种控制串行通信接口的方法，所述串行通信接口根据基于基本时钟的单位传输时间，在自身和外部之间执行有序通信，所述方法包括以下步骤：通过使用第一时钟生成基本时钟；基于第二时钟生成校正操作信号，所述第二时钟具有与所述第一时钟相比更高的精度和更高的功耗；通过使用所述第一时钟，根据所述校正操作信号对校正时段进行计数；以及基于计数结果设置波特率校正值。
说明书全文	半导体装置及串行通信接口控制方法 [0001] 相关申请的交叉引用 [0002] 于2022年10月18日提交的日本专利申请号2022‑166816的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。技术领域 [0003] 本公开涉及校正串行通信的波特率的串行通信波特率发生器。背景技术 [0004] 近年来，与汽车上安装的ECU(电子控制单元)耦合的控制系统车载网络得到了广泛的普及。目前，用于控制系统车载网络的通信协议的典型示例包括CAN(控制器局域网)、LIN(本地互连网络)和FlexRay。CAN主要作为动力总成系统或底盘系统网络的标准。LIN已被采用作为以相对较低的速度(1至20kbps的传输速度)使用的主体系统串行通信网络的标准。FlexRay被标准化为与X‑by‑wire应用相对应。 [0005] LIN是由LIN联盟定义为标准的串行通信协议，旨在实现在车载网络中具有复杂功能的各种类型的传感器以及执行器之间的高成本效益通信。LIN被用于设备之间的通信，每个设备既不需要CAN在某种程度上需要的带宽，也不需要多样性。例如，LIN被用作通信路径，直到信息从每个不同类型的传感器传递到CAN。LIN的成本低于CAN和FlexRay。 [0006] 在针对LIN的标准中，使用了已作为通信系统传播的UART(通用异步接收器发射器)接口。虽然没有特别定义LIN的网络拓扑，但基本采用了总线拓扑。LIN包括经由总线彼此连接的一个主节点和多个从节点。目前，可以与一个主节点连接的从节点的数量最多被限定为15个。包括CPU的微型计算机被例示作为主节点和从节点。在主节点中，存储设备存储用于执行主任务的程序和执行从任务的程序。主任务是用于确定帧的传输定时和传输目标的任务。从任务是用于为每个帧准备要传输的数据字段。在从节点中，仅执行从任务，并且因此，存储设备存储针对从任务的程序。注意，从节点中的存储设备可以存储主程序。当LIN作为从节点操作时，主程序可以被控制为不被程序执行。主节点中的CPU通过执行主任务而将帧头(frame header)传输到从节点。从节点中的CPU执行从任务，并且响应于帧头而发送响应(包括数据字段)。主节点还可以执行从任务，并且因此可以在将包括数据字段的响应随后传输到报头(header)。 [0007] 由主节点传输到从节点的帧头按此顺序从报头开始包括同步中断字段(中断字段)、同步字段(同步字节)和ID字段(保护ID)。包括由最多8个字节和1个字节校验和组成的数据字段的响应随后被传输到报头。中断字段由13比特或更多比特组成的低电平(主导电平)构成。同步字段是8比特数据值0x55。ID字段由6比特ID和2比特奇偶校验构成。 [0008] LIN中的访问系统是时间触发系统。因此，消息序列先前在主任务中被设置为传输计划。主节点可以将应用作为LIN集群来执行并管理网络。即，LIN中的所有任务按时间进行管理。因此，只要在消息之间建立同步，它们就不会彼此冲突。 [0009] 在LIN中建立同步用于校正采样时钟的周期，用于采集或传输串行数据来匹配参考周期。通常，通过校正从节点的波特率来匹配主节点的波特率，从而建立同步。从节点基于从主节点传输的参考时钟(同步字段)来校正波特率。波特率针对报头的每次到达来进行校正。 [0010] 在该方面，提出了用于校正波特率的各种技术(参见专利文献1至3)。 [0011] 以下列出了所公开的技术。 [0012] [专利文献1]日本特开2006‑311237号公报； [0013] [专利文件2]日本特开2007‑324679号公报； [0014] [专利文献3]日本特开2011‑114630号公报。发明内容 [0015] 同时，有必要进一步改进功耗的降低。 [0016] 本公开已提出来解决上述问题并且提供能够校正波特率，从而实现降低功耗的半导体装置和串行通信接口控制方法。 [0017] 其它问题和新颖的特征将从本说明书的描述和附图中显而易见。 [0018] 根据本公开的半导体装置包括串行通信接口，串行通信接口根据基于基本时钟的单位传输时间，在自身与外部之间执行有序通信。串行通信接口包括：第一时钟；第二时钟，具有与第一时钟相比更高的精度和功耗；第一波特率发生器，通过使用第一时钟生成基本时钟；第二波特率发生器，通过使用第二时钟生成基本时钟；以及控制电路，用于校正第一波特率发生器。控制电路包括：校正操作信号输出电路，基于第二波特率发生器的第二时钟输出校正操作信号；以及校正值设置电路，基于校正操作信号输出校正值设置信号。第二波特率发生器基于校正值设置信号，通过使用第一时钟，根据校正操作信号对校正时段进行计数，并且第二波特率发生器基于计数结果设置波特率校正值。 [0019] 根据本公开的串行通信接口控制方法，该方法根据基于基本时钟的根据单位传输时间，在自身与外部之间执行有序通信，并且该方法包括：通过使用第一时钟生成基本时钟的步骤；基于第二时钟生成校正操作信号的步骤，第二时钟具有与第一时钟相比更高的精度和更高功耗；通过使用第一时钟，根据校正操作信号对校正时段进行计数；以及基于计数结果设置波特率校正值的步骤。 [0020] 根据本公开的半导体装置和串行通信接口控制方法能够校正能够降低功耗的波特率。附图说明 [0021] 图1是根据第一实施例的用于解释串行通信系统的图。 [0022] 图2是用于解释接收数据RX的接收定时的图。 [0023] 图3是根据第一实施例的用于解释波特率控制单元50的电路配置的图。 [0024] 图4是根据第一实施例的用于解释串行通信电路的操作的概念图。 [0025] 图5是根据第一实施例的用于解释串行通信电路的详细操作的定时图。 [0026] 图6是根据第二实施例的用于解释串行通信电路的操作的概念图。 [0027] 图7是根据第三实施例的用于解释串行通信电路的操作的概念图。 [0028] 图8是根据第三实施例的用于解释串行通信电路的详细操作的定时图。 [0029] 图9是根据第一实施例至第三实施例和比较示例的用于解释配置的相应功耗降低的图。具体实施方式 [0030] 将参考附图来详细描述实施例。附图中相同或相似的组件分别由相同的附图标记来表示并且不再重复其描述。 [0031] (第一实施例) [0032] 图1是根据第一实施例的用于解释串行通信系统的图。 [0033] 参考图1，使用LIN通信协议的LIN(本地互连网络)通信系统被描述为根据第一实施例的串行通信系统的示例。 [0034] 根据本公开的串行通信系统包括未示出的主节点和至少一个从节点。串行通信在主节点和从节点之间执行。 [0035] 在该示例中，将描述从节点。 [0036] 从节点包括串行通信电路1和CPU 100。串行通信电路1是通过UART来例示的串行通信接口。 [0037] 串行通信电路1包括波特率控制单元50和I/O接口60。波特率控制单元50经由I/O接口60，与例如主节点执行串行通信。 [0038] 波特率控制单元50包括波特率发生器10和14、控制电路12、高速片上振荡器(HOCO)18和中速片上振荡器(MOCO)22。 [0039] 控制电路12控制用于校正波特率发生器14的操作。 [0040] HOCO 18输出高精度时钟信号CLK2。 [0041] 波特率发生器10响应于来自HOCO 18的时钟信号CLK2的输入而获取接收数据RX。 [0042] MOCO 22输出时钟信号CLK1。时钟信号CLK1的时钟精度低于时钟信号CLK2。另一方面，MOCO 22的功耗低于HOCO 18。 [0043] 波特率发生器14根据来自MOCO 22的时钟信号CLK1的输入以及来自控制电路12的指令来获取接收数据RX。 [0044] 图2是用于解释接收数据RX的接收定时的图。 [0045] 参考图2，由于没有时钟信号，因此有必要在通信之前预先确定彼此执行发射和接收的设备之间的通信速度(波特率)。 [0046] 具体地，有必要检测数据线的下降沿(起始比特ST)，并捕获基于波特率所确定的每个比特时间的数据。在该方面，数据的捕获需要匹配1比特时间的中间的定时。因此，需要操作时钟的精度。 [0047] 在该方面，MOCO 22的功耗较低，但时钟精度也低于HOCO 18。 [0048] 因此，当数据仅使用MOCO 22来捕获时，在适当的时间捕获数据方面存在问题。 [0049] 在该示例中，将描述系统，系统用于使用待从HOCO 18输出的时钟信号CLK2来生成高精度基本时钟(捕获信号CP)。 [0050] 图3是根据第一实施例的用于解释波特率控制单元50的电路配置的图。 [0051] 参考图3，波特率发生器10包括边沿检测电路40、计数器42、比较电路44、寄存器46、捕获信号生成电路47、起始比特检测电路48和接收数据缓冲器45。 [0052] 边沿检测电路40响应于来自HOCO 18的时钟信号CLK2来检测时钟信号CLK2的边沿，并向计数器42输出检测信号。 [0053] 计数器42响应于来自边沿检测电路40的检测信号来执行计数。 [0054] 计数器42向比较电路44输出计数值。 [0055] 比较电路44将寄存器46中存储的比较值CMP2与计数值进行比较，并且在它们彼此匹配时输出匹配检测信号CH2。计数器42根据来自比较电路44的匹配检测信号CH2来执行复位操作。 [0056] 基于匹配检测信号CH2，捕获信号CP2被生成作为基本时钟来定义接收数据RX的接收定时。 [0057] 捕获信号生成电路47基于匹配检测信号CH2而生成捕获信号CP2。捕获信号生成电路47包括内部计数器，并且当内部计数器的计数器值在该示例中被设置为“1”时，输出捕获信号CP2(“H”电平)。然后，当匹配检测信号CH2被输入时，计数器值被设置为零。因此，捕获信号生成电路47针对匹配检测信号CH2的每两个输入，输出一个捕获信号CP2(“H”电平)。 [0058] 接收数据缓冲器45根据捕获信号CP2的定时来存储接收数据RX。 [0059] 起始比特检测电路48检测接收数据RX的起始比特。具体地，起始比特检测电路48检测接收数据RX的“L”电平下降，并且开始接收操作。具体地，起始比特检测电路48输出用于启动HOCO 18的HOCO启动信号。 [0060] 波特率发生器14包括边沿检测电路30、计数器32、比较电路34、寄存器36、捕获信号生成电路37、起始比特检测电路38和接收数据缓冲器39。 [0061] 边沿检测电路30响应于来自MOCO 22的时钟信号CLK1，检测时钟信号CLK1的边沿，并且将检测信号输出到计数器32。 [0062] 计数器32响应于来自边沿检测电路30的检测信号来执行计数。 [0063] 计数器32根据校正操作信号来开始启动操作。计数器32根据校正值设置信号或匹配检测信号CH1来执行复位操作。 [0064] 计数器32向比较电路34和寄存器36输出计数值。 [0065] 比较电路34将寄存器36中存储的比较值CMP1与计数值进行比较，并且在它们彼此匹配时，输出匹配检测信号CH1。 [0066] 基于匹配检测信号CH1，作为用于定义接收数据RX的接收定时的基本时钟的捕获信号CP1被生成。 [0067] 寄存器36根据校正值设置信号来存储待从计数器32输出的计数值。 [0068] 捕获信号生成单元37基于匹配检测信号CH1而生成捕获信号CP1。捕获信号生成电路37包括内部计数器，并且当内部计数器的计数器值在该示例中被设置为“1”时，输出捕获信号CP1(“H”电平)。然后，当匹配检测信号CH1被输入时，计数器值被设置为零。因此，捕获信号生成电路37针对匹配检测信号CH1的每两个输入，输出一个捕获信号CP1(“H”电平)。 [0069] 接收数据缓冲器39根据捕获信号CP1的定时来顺序地存储接收数据RX。 [0070] 起始比特检测电路38检测接收数据RX的起始比特。具体地，起始比特检测电路38检测接收数据RX的“L”电平下降，并且开始接收操作。具体地，起始比特检测电路38输出MOCO启动信号来启动MOCO 22。 [0071] 在该示例中，波特发生器10和14具有基本相似的配置。 [0072] 控制电路12控制用于校正波特率发生器14的操作。 [0073] 控制电路12包括校正操作使能寄存器51、校正操作信号输出电路52、校正值设置信号输出电路54、HOCO操作停止信号输出电路56、AND电路AD1和AD2以及反相器IV。 [0074] 校正操作使能寄存器51存储寄存器值。具体地，当用于校正波特率发生器14的操作被执行时，寄存器值被设置为“1”。另一方面，当用于校正波特率发生器14的操作未被执行时，寄存器值被设置为“0”。寄存器值被提供为基于来自外部的信号进行设置，但是未图示。 [0075] AND电路AD1将来自比较电路44的匹配检测信号CH2，以及基于来自校正操作使能寄存器51的寄存器值的信号进行AND逻辑操作的结果输出到校正操作信号输出电路52。 [0076] 校正操作信号输出电路52输出校正操作信号。 [0077] AND电路AD2将来自校正操作信号输出电路52的校正操作信号，以及基于来自校正操作使能寄存器51的寄存器值的信号的进行AND逻辑操作的结果输出到计数器32。AND电路AD2的输出信号经由反相器IV输入到HOCO操作停止信号输出电路56和校正值设置信号输出电路54。 [0078] 基于来自校正操作使能寄存器51的寄存器值的信号被输入到AND电路AD1和AD2，并且因此，当寄存器值为“0”时，校正操作信号输出电路52不操作。即，校正操作未被执行。 [0079] 在该示例中，将描述寄存器值为“1”的情况作为示例。 [0080] 当寄存器值为“1”时，匹配检测信号CH2从比较电路44传输到校正操作信号输出电路52。 [0081] 校正操作信号输出电路52根据从比较电路44首先输出的匹配检测信号CH2来激活校正操作信号(使校正操作信号进入“H”电平)。并且，这根据从比较电路44第二输出的匹配检测信号CH2来将校正操作信号去激活(使校正操作信号进入“L”电平)。 [0082] HOCO操作停止信号输出电路56响应于经由反相器IV输入的校正操作信号而操作。当校正操作信号达到“L”电平时，HOCO操作停止信号输出电路56接收“H”电平的输入。因此，HOCO操作停止信号输出电路56输出停止HOCO18的指令。 [0083] 校正值设置信号输出电路54响应于经由反相器IV输入校正操作信号而操作。当校正操作信号达到“L”电平时，校正值设置信号输出电路54接收“H”电平的输入。因此，校正值设置信号输出电路54输出校正值设置信号(“H”电平)，以在寄存器36中设置校正值。 [0084] 图4是根据第一实施例的用于解释串行通信电路的操作的概念图。 [0085] 参考图4，在时间T1处，波特率发生器10中的起始比特检测电路48检测接收数据RX的起始比特并且输出HOCO启动信号。波特率发生器14中的起始比特检测电路38检测接收数据RX的起始比特并且输出MOCO启动信号。 [0086] 因此，HOCO 18输出时钟信号CLK2。MOCO 22输出时钟信号CLK1。 [0087] 然后，在时间T2处，波特率发生器10中的比较电路44基于寄存器46中存储的比较值CMP2与计数值之间的比较结果，输出匹配检测信号CH2(“H”电平)。比较值CMP2被设置为使得计数器42对时钟信号CLK2的边沿进行计数，并且以与起始比特时段的中心值相对应的定时，输出匹配检测信号CH2。因此，校正操作信号输出电路52输出校正操作信号(“H”电平)。 [0088] 波特率发生器14响应于校正操作信号(“H”电平)的输入而启动校正操作。具体地，波特率发生器14响应于校正操作信号而计算校正值。 [0089] 然后，在时间T3处，波特率发生器10中的比较电路44基于寄存器46中存储的比较值CMP2与计数值之间的比较结果，输出匹配检测信号CH2(“H”电平)。比较值CMP2被设置为使得计数器42对时钟信号CLK2的边沿进行计数，并且以与起始比特时段的中心值相对应的定时，输出匹配检测信号HT2。因此，时间T3对应于起始比特的结束时间。校正操作信号输出电路52根据第二输出的匹配检测信号CH2(“H”电平)输出校正操作信号(“L”电平)。 [0090] 校正值设置信号输出电路54根据校正操作信号(“L”电平)输出校正值设置信号(“H”电平)。 [0091] 另外，HOCO操作停止信号输出电路56输出用于停止HOCO 18的指令。 [0092] 在波特率发生器14中，响应于校正值设置信号而计算的校正值被保存在寄存器36中。波特率发生器14基于该校正值，执行用于将接收数据RX接收的操作。 [0093] 校正值与1比特时间的中心值相对应的定时。因此，接收数据RX可以被准确地捕获。 [0094] 如该示例所示，串行通信电路1中的所有内部电路被停止，直到起始比特被传输。 [0095] 在接收数据RX的起始比特结束之后，HOCO 18停止。因此，波特率发生器10停止操作，并且只有波特率发生器14继续操作。 [0096] 因此，波特率发生器10仅在起始比特时段内被驱动，而在其它时段内停止，并且因此，可以降低功耗。 [0097] 图5是用于解释基于第一实施例的串行通信电路的详细操作的定时图。 [0098] 参考图5，在时间T1处，波特率发生器10中的起始比特检测电路48检测接收数据RX的起始比特并且输出HOCO启动信号。波特率发生器14中的起始比特检测电路38检测接收数据RX的起始比特并且输出MOCO启动信号。 [0099] 因此，HOCO 18输出时钟信号CLK2。MOCO 22输出时钟信号CLK1。 [0100] 然后，波特率发生器10中的比较电路44基于寄存器46中存储的比较值CMP2(N)与计数值之间的比较结果，输出匹配检测信号CH2(“H”电平)。在时间T2处，校正操作信号输出电路52输出校正操作信号(“H”电平)。计数器42根据匹配检测信号HT2被复位。 [0101] 波特率发生器14中的计数器32响应于校正操作信号(“H”电平)开始计数。 [0102] 然后，波特率发生器10中的比较电路44基于寄存器46中存储的比较值CMP2(N)与计数值之间的比较结果，再次输出匹配检测信号CH2(“H”电平)。在时间T3处，校正操作信号输出电路52输出校正操作信号(“L”电平)。 [0103] 校正值设置信号输出电路54响应于校正操作信号(“L”电平)，输出校正值设置信号(“H”电平)。 [0104] 波特率发生器14中的寄存器36响应于校正值设置信号(“H”电平)，将由计数器32计数的值设置为校正值。该示例示出了在寄存器36中寄存计数器值(M)的情况。波特率发生器14中的计数器32根据校正值设置信号(“H”电平)或匹配检测信号CH1而复位。 [0105] 然后，在时间T4处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(M)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0106] 在时间T4处，捕获信号生成电路37包括内部计数器，并且当内部计数器在该示例中为“1”时，输出捕获信号CP1(“H”电平)。 [0107] 接收数据缓冲器45根据捕获信号CP1(“H”电平)来执行用于将接收数据RX接收的操作。 [0108] 然后，在时间T5处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(M)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0109] 在时间T5处，捕获信号生成电路37包括内部计数器并且内部计数器在该示例中为“0”。在这种情况下，捕获信号CP1(“L”电平)被输出。在这种情况下，因为捕获信号CP1(“L”电平)，接收数据缓冲器45不执行用于将接收数据RX接收的操作。 [0110] 然后，当匹配检测信号CH1(“H”电平)被输出时，捕获信号生成电路37输出捕获信号CP1(“H”电平)。接收数据缓冲器45根据捕获信号CP1(“H”电平)来执行用于将接收数据RX接收的操作。这同样适用于后续处理。 [0111] 在本实施例中，捕获信号CP1(“H”电平)被设置为作为与1比特时间的中心值相对应的定时的值。因此，接收数据RX可以被准确地捕获。 [0112] 如该示例所示，串行通信电路1中的所有内部电路均被停止，直到接收到起始比特。 [0113] 在起始比特结束之后，波特率发生器10停止操作，并且只有波特率发生器14继续操作。 [0114] 因此，波特率发生器10仅在起始比特时段内被驱动，而在另一时段内停止，并且因此可以降低功耗。 [0115] (第二实施例) [0116] 在上述第一实施例中，已描述了用于将校正操作时段指定为1/2比特时段并且在该时段内设置校正值的系统。 [0117] 另一方面，本发明不限于此，而且校正操作时段也可以被指定为1比特时段。 [0118] 具体地，寄存器46具有多个比较值CMP2。例如，第一比较值CMP2被设置为“N”。比较值CMP2(N)被设置为使得计数器42对时钟信号CLK2的边沿进行计数，并且以与起始比特时段的中心值相对应的定时，输出匹配检测信号CH2。 [0119] 然后，第二比较值CMP2被设置为“2N”。比较值CMP2(2N)被设置为使得以与1比特时段相对应的定时，输出匹配检测信号CH2。 [0120] 在该示例中，捕获信号生成电路47将内部计数器去激活。即，捕获信号生成电路47根据匹配检测信号CH2(“H”电平)的输入而输出捕获信号CP2(“H”电平)。因此，捕获信号生成电路47针对匹配检测信号CH2的每个输入，输出一个捕获信号CP2(“H”电平)。 [0121] 类似地，捕获信号生成电路37将内部计数器去激活。即，捕获信号生成电路37根据匹配检测信号CH1(“H”电平)的输入而输出捕获信号CP1(“H”电平)。因此，捕获信号生成电路37针对匹配检测信号CH1的每个输入而输出一个捕获信号CP1(“H”电平)。 [0122] 图6是根据第二实施例的用于解释串行通信电路的操作的概念图。 [0123] 参考图6，在时间T10处，波特率发生器10中的起始比特检测电路48检测接收数据RX的起始比特并且输出HOCO启动信号。波特率发生器14中的起始比特检测电路38检测接收数据RX的起始比特并且输出MOCO启动信号。 [0124] 因此，HOCO 18输出时钟信号CLK2。MOCO 22输出时钟信号CLK1。 [0125] 然后，在时间T11处，波特率发生器10中的比较电路44基于寄存器46中存储的第一比较值CMP2(N)与计数值之间的比较结果，输出匹配检测信号CH2(“H”电平)。比较值CMP2被设置为使得计数器42对时钟信号CLK2的边沿进行计数，并且以与起始比特时段的中心值相对应的定时，输出匹配检测信号CH2。因此，校正操作信号输出电路52输出校正操作信号(“H”电平)。 [0126] 波特率发生器14响应于校正操作信号(“H”电平)的输入而启动校正操作。具体地，波特率发生器14响应于校正操作信号而计算校正值。 [0127] 然后，在时间T12处，波特率发生器10中的比较电路44基于寄存器46中存储的第二比较值CMP2(2N)与计数值的比较结果，输出匹配检测信号CH2。校正操作信号输出电路52响应于第二输出的匹配检测信号CH2的输入而输出校正操作信号(“L”电平)。 [0128] 校正值设置信号输出电路54响应于校正操作信号(“L”电平)而输出校正值设置信号(“H”电平)。 [0129] 波特率发生器14中的寄存器36响应于校正值设置信号(“H”电平)，将由计数器32计数的值设置为校正值。该示例示出了在寄存器36中寄存计数器值(M#)的情况。波特率发生器14中的计数器32根据校正值设置信号(“H”电平)或匹配检测信号CH1而复位。 [0130] 波特率发生器14保存响应于校正值设置信号而计算的校正值(M#)。波特率发生器14基于校正值(M#)而执行将接收数据RX接收的操作。 [0131] 校正值(M#)sit从接收数据D0经过1比特时间的时间处。因此，诸如数据D1的接收数据RX可以被精确捕获。 [0132] 如该示例中所示，串行通信电路1中的所有内部电路被停止，直到起始比特接收。 [0133] 在校正操作结束之后，波特率发生器10停止操作，并且只有波特率发生器14继续操作。 [0134] 因此，由于波特率发生器10在校正操作以外的时段内停止，因此可以降低功耗。 [0135] 要从MOCO 22输出的时钟信号CLK1的1比特时段被精确地测量以进行校正，并且因此，接收数据RX可以以比第一实施例更精确的定时被检测。 [0136] (第三实施例) [0137] 在上述第一实施例中，已描述了校正操作时段被指定为1/2比特时段的情况。在第二实施例中，已描述了校正操作时段被指定为1比特时段的情况。即，在该示例中，校正操作时段可以被指定为1/n比特时段。例如，将描述校正操作时段被指定为1/4比特时段的情况。 [0138] 具体地，寄存器46具有多个比较值CMP2。例如，第一比较值CMP2被设置为“N”。比较值CMP2(N)被设置为使得计数器42对时钟信号CLK2的边沿进行计数，并且以与起始比特时段的中心值相对应的定时，输出匹配检测信号CH2。 [0139] 然后，第二比较值CMP2被设置为“N/2”。比较值CMP2(N/2)被设置为使得匹配检测信号CH2在与1/4比特时段相对应的定时被输出。 [0140] 在该示例中，捕获信号生成电路47被提供有内部计数器，并且内部计数器的计数器值根据捕获信号CP2变化。在该示例中，将描述计数器值从0变化为3的情况。如果内部计数器的计数器值被设置为“3”，则内部计数器的计数器值将响应于匹配检测信号CH2(“H”电平)的输入而被复位为“0”。在该示例中，当内部计数器的计数器值为“1”时，捕获信号CP2被设置为“H”电平。 [0141] 捕获信号生成电路47针对匹配检测信号CH2的每四个输入，输出一个捕获信号CP2(“H”电平)。 [0142] 类似地，捕获信号生成电路37被提供有内部计数器，并且内部计数器的计数器值根据捕获信号CP1而变化。在该示例中，将描述计数器值从“0”变化为“3”的情况。如果内部计数器的计数器值被设置为“3”，则当匹配检测信号CH1(“H”电平)被输入时，内部计数器的计数器值将被复位为“0”。在该示例中，当内部计数器的计数器值为“3”时，捕获信号CP2被设置为“H”电平。捕获信号生成电路37针对匹配检测信号CH1的每四个输入，输出一个捕获信号CP1(“H”电平)。 [0143] 图7是根据第三实施例的用于解释串行通信电路的操作的概念图。 [0144] 参考图7，在时间T21处，波特率发生器10中的起始比特检测电路48检测接收数据RX的起始比特并且输出HOCO启动信号。波特率发生器14中的起始比特检测电路38检测接收数据RX的起始比特并且输出MOCO启动信号。 [0145] 因此，HOCO 18输出时钟信号CLK2。MOCO 22输出时钟信号CLK1。 [0146] 然后，在时间T22处，波特率发生器10中的比较电路44基于寄存器46中存储的第一比较值CMP2(N)与计数值之间的比较结果，输出匹配检测信号CH2(“H”电平)。比较值CMP2被设置为使得计数器42对时钟信号CLK2的边沿进行计数，并且以与起始比特时段的中心值相对应的定时，输出匹配检测信号CH2。因此，校正操作信号输出电路52输出校正操作信号(“H”电平)。 [0147] 波特率发生器14响应于校正操作信号(“H”电平)的输入而启动校正操作。具体地，波特率发生器14响应于校正操作信号而计算校正值。 [0148] 然后，在时间T23处，波特率发生器10中的比较电路44基于寄存器46中存储的第二比较值CMP2(N/2)与计数值之间的比较结果，输出匹配检测信号CH2(“H”电平)。 [0149] 在时间T23处，校正操作信号输出电路52输出校正操作信号(“L”电平)。 [0150] 校正值设置信号输出电路54响应于校正操作信号(“L”电平)，输出校正值设置信号(“H”电平)。 [0151] 波特率发生器14中的寄存器36响应于校正值设置信号(“H”电平)，将由计数器32计数的值设置为校正值。该示例示出了在寄存器36中寄存计数器值(MP)的情况。波特率发生器14中的计数器32根据校正值设置信号(“H”电平)或匹配检测信号CH1被复位。 [0152] 然后，在时间T24处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(MP)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0153] 在时间T24处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中被设置为“1”。 [0154] 然后，在时间T25处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(MP)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0155] 在时间T25处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中被设置为“2”。 [0156] 然后，在时间T26处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(MP)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0157] 在时间T26处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中被设置为“3”。 [0158] 当内部计数器在该示例中为“3”时，捕获信号生成电路37输出捕获信号CP1(“H”电平)。 [0159] 接收数据缓冲器45根据捕获信号CP1(“H”电平)来执行用于将接收数据RX接收的操作。 [0160] 然后，在时间T27处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(M)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0161] 在时间T27处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中为“0”。 [0162] 然后，在时间T28处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(M)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0163] 在时间T28处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中为“1”。 [0164] 然后，在时间T29处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(M)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0165] 在时间T29处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中为“2”。 [0166] 然后，在时间T30处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(M)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0167] 在时间T30处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中为“3”。当内部计数器在该示例中为“3”时，捕获信号生成电路37输出捕获信号CP1(“H”电平)。 [0168] 接收数据缓冲器45根据捕获信号CP1(“H”电平)来执行用于将接收数据RX接收的操作。这同样适用于后续处理。 [0169] 校正值(MP)对应于1/4比特时段。 [0170] 波特率发生器14基于校正值，执行用于将接收数据RX接收的操作。具体地，当捕获信号生成电路37中的内部计数器为“3”时，第一数据D0响应于捕获信号CP1(“H”电平)而被捕获。 [0171] 然后，当捕获信号生成电路37中的内部计数器为“3”时，下一数据D1也响应于捕获信号CP1(“H”电平)而被捕获。此后，接收数据RX可以类似地被精确捕获。 [0172] 如该示例中所示，串行通信电路1中的所有内部电路被停止，直到起始比特接收。 [0173] 在校正操作结束之后，波特率发生器10停止操作，并且只有波特率发生器14继续操作。 [0174] 因此，由于波特率发生器10在校正操作以外的时段内停止，因此可以降低功耗。 [0175] 当校正操作时段被缩短时，波特率发生器10的操作时段可以被缩短来降低功耗。 [0176] 图8是根据第三实施例的用于解释串行通信电路的详细操作的定时图。 [0177] 参考图8，在时间T21处，波特率检测电路10中的起始比特检测电路48检测接收数据RX的起始比特，并且输出HOCO启动信号。波特率发生器14中的起始比特检测电路38检测接收数据RX的起始比特，并且输出MOCO启动信号。 [0178] 因此，HOCO 18输出时钟信号CLK2。MOCO 22输出时钟信号CLK1。 [0179] 然后，波特率发生器10中的比较电路44基于寄存器46中存储的比较值CMP2(N)与计数值之间的比较结果，输出匹配检测信号CH2(为“H”电平)。在时间T22处，校正操作信号输出电路52输出校正操作信号(“H”电平)。计数器42根据匹配检测信号HT2被复位。 [0180] 波特率发生器14中的计数器32响应于校正操作信号(“H”电平)开始计数。 [0181] 然后，波特率发生器10中的比较电路44基于寄存器46中存储的比较值CMP2(N/2)与计数值之间的比较结果，再次输出匹配检测信号CH2(“H”电平)。在时间T23处，校正操作信号输出电路52输出校正操作信号(“L”电平)。 [0182] 校正值设置信号输出电路54响应于校正操作信号(“L”电平)，输出校正值设置信号(“H”电平)。 [0183] 波特率发生器14中的寄存器36响应于校正值设置信号(“H”电平)而将由计数器32计数的值设置为校正值。该示例示出了在寄存器36中寄存计数器值(MP)的情况。波特率发生器14中的计数器32根据校正值设置信号(“H”电平)或匹配检测信号CH1复位。 [0184] 然后，在时间T24处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(MP)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0185] 在时间T24处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中被设置为“1”。 [0186] 然后，在时间T25处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(MP)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0187] 在时间T25处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中被设置为“2”。 [0188] 然后，在时间T26处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(MP)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0189] 在时间T26处，捕获信号生成电路37包括内部计数器，并且内部计数器在该示例中被设置为“3”。 [0190] 当内部计数器在该示例中为“3”时，捕获信号生成电路37输出捕获信号CP1(“H”电平)。 [0191] 接收数据缓冲器45根据捕获信号CP1(“H”电平)来执行用于将接收数据RX接收的操作。 [0192] 然后，在时间T27处，波特率发生器14中的比较电路34基于寄存器36中存储的比较值CMP1(M)与计数值之间的比较结果，输出匹配检测信号CH1(“H”电平)。 [0193] 在时间T27处，捕获信号生成电路37包括内部计数器并且内部计数器在该示例中为“0”。在这种情况下，捕获信号CP1(“L”电平)被输出。在这种情况下，因为捕获信号CP1(为“L”电平)，接收数据缓冲器45不执行用于将接收数据RX接收的操作。 [0194] 在本实施例中，捕获信号CP1(“H”电平)被设置为作为与1比特时间的中心值相对应的定时的值。因此，接收数据RX可以被准确地捕获。 [0195] 如该示例所示，串行通信电路1中的所有内部电路被停止，直到起始比特接收。 [0196] 在起始比特结束之后，波特率发生器10停止操作，并且只有波特率发生器14继续操作。 [0197] 因此，波特率发生器10仅在起始比特时段内被驱动，而在其它时段内停止，并且因此可以降低功耗。 [0198] 图9是根据第一至第三实施例和比较示例的用于解释配置的相应功耗降低的图。 [0199] 参考图9，该示例中的比较例示出了波特发生器10和HOCO 18不停止操作的情况。 [0200] 该示例示出了当校正时段被设置为1/2比特时段时，当前切割率为61.4％的情况。 [0201] 此外，该示例还示出了当校正时段被设置为1比特时段时，当前切割率为57.7％的情况。 [0202] 此外，该示例还示出了当校正时段被设置为1/4比特时段时，当前切割率为64.9％的情况。 [0203] 这指示当校正时段被缩短时，可以降低功耗。 [0204] 在前述内容中，本公开已基于实施例进行了具体描述。然而，显而易见的是，本公开不限于前述实施例，并且在本发明的范围内可以进行各种修改。

意见反馈