一种电压监测电路 |
|||||||
| 申请号 | CN202410160241.6 | 申请日 | 2024-02-05 | 公开(公告)号 | CN117706178B | 公开(公告)日 | 2024-04-26 |
| 申请人 | 深圳市芯茂微电子有限公司; | 发明人 | 赵鑫; 邓超; | ||||
| 摘要 | 本 申请 公开了一种 电压 监测 电路 ，属于电 力 电子 技术领域，在该电路中，比较器的正向输入端分别与第一 迟滞 模 块 的第二端和第一 开关 的第二端相连，第一开关的第一端和第一迟滞模块的第一端相连，第一迟滞模块的第一端用于接收目标 信号 ，第一迟滞模块的第一端与信号保持模块的第一端相连，信号保持模块的第二端分别与第二迟滞模块的第一端和第二开关的第一端相连，第二迟滞模块的第二端和第二开关的第二端均与比较器的负向输入端相连，第一开关的控制端和第二开关的控制端均用于接收比较器的 输出信号 。通过该电路可以显著降低在对目标信号的向上变化情况和向下变化情况进行监测时的结构复杂度以及逻辑复杂度。 | ||||||
| 权利要求 | 1.一种电压监测电路，其特征在于，包括：比较器、用于产生第一迟滞电压的第一迟滞模块、用于产生第二迟滞电压的第二迟滞模块、第一开关、第二开关、用于对所述比较器的输出信号进行采样保持的信号保持模块； |
||||||
| 说明书全文 | 一种电压监测电路技术领域背景技术[0002] 目前，很多芯片需要监测目标信号的变化情况来触发一些逻辑功能。比如：芯片会在其系统内设置一个预设阈值，并对目标信号的向上变化情况和向下变化情况进行逐周期地监测。也即，如果目标信号在当前监测周期相对于上一个监测周期的输出信号而言，其增加的变化量大于预设阈值，那么芯片就会输出高电平信号。如果目标信号在当前监测周期相对于上一个监测周期的输出信号而言，其减小的变化量大于预设阈值，那么芯片就会输出低电平信号。如果目标信号在当前监测周期相对于上一个监测周期而言，其增加的变化量或者减小的变化量小于预设阈值，那么芯片就会保持上一个监测周期的输出信号不变，这样就实现了对目标信号的向上监测以及向下监测。 [0003] 在现有技术中，通常会在芯片上设计非常复杂的电路结构来实现上述逻辑功能。请参见图1，图1为现有技术中对目标信号进行向上和向下监测时的结构图。在图1所示的结构图中，是设置有两个比较器M、一个信号保持模块101、一个锁存器102和一个逻辑判断模块103。在该电路中，是利用两个比较器来分别监测目标信号Vin的向上变化和向下变化。在高精度快速响应的应用场景中，对这两个比较器的响应速度要求较高，两个比较器同时工作时不仅需要大的静态电流，而且，还需要占据较大的空间体积。同时这两个比较器的输出信号还需要信号保持模块进行信号保持，以及需要锁存器和逻辑判断模块来对两个比较器的输出信号进行锁存刷新和逻辑判断，这样就导致该监测电路的逻辑复杂度和结构复杂度较高。目前，针对这一技术问题，还没有较为有效的解决办法。 [0004] 由此可见，如何在对目标信号的向上变化情况和向下变化情况进行逐周期监测时，降低电压监测电路的逻辑复杂度和结构复杂度，是本领域技术人员亟待解决的技术问题。 发明内容[0005] 有鉴于此，本发明的目的在于提供一种电压监测电路，以解决在对目标信号的向上变化情况和向下变化情况进行逐周期监测时，电压监测电路的逻辑复杂度和结构复杂度较高的技术问题。其具体方案如下： [0006] 为了解决上述技术问题，本发明提供了一种电压监测电路，包括：比较器、用于产生第一迟滞电压的第一迟滞模块、用于产生第二迟滞电压的第二迟滞模块、第一开关、第二开关、用于对所述比较器的输出信号进行采样保持的信号保持模块； [0007] 其中，所述比较器的正向输入端分别与所述第一迟滞模块的第二端和所述第一开关的第二端相连，所述第一开关的第一端和所述第一迟滞模块的第一端相连，所述第一迟滞模块的第一端用于接收目标信号，所述第一迟滞模块的第一端与所述信号保持模块的第一端相连，所述信号保持模块的第二端分别与所述第二迟滞模块的第一端和所述第二开关的第一端相连，所述第二迟滞模块的第二端和所述第二开关的第二端均与所述比较器的负向输入端相连，所述第一开关的控制端和所述第二开关的控制端均用于接收所述比较器的输出信号。 [0008] 优选的，所述第一迟滞模块和所述第二迟滞模块的结构相同。 [0009] 优选的，所述第一迟滞模块具体为：第一电阻；所述第二迟滞模块具体为：第二电阻；其中，流经所述第一电阻和第二电阻的电流分别为第一预设电流和第二预设电流。 [0010] 优选的，还包括：用于产生所述第一预设电流和所述第二预设电流的电流生成模块。 [0012] 其中，所述运算放大器的正向输入端用于接收目标电压信号，所述运算放大器的负向输入端分别与所述第三电阻的第一端和所述第一NMOS管的源极相连，所述第三电阻的第二端接地，所述第一NMOS管的栅极与所述运算放大器的输出端相连，所述第一NMOS管的漏极分别与所述第一PMOS管的栅极、所述第二PMOS管的栅极、所述第三PMOS管的栅极和所述第一PMOS管的漏极相连，所述第一PMOS管的源极、所述第二PMOS管的源极和所述第三PMOS管的源极均与VCC电源相连，所述第二PMOS管的漏极和所述第三PMOS管的漏极分别用于输出所述第一预设电流和所述第二预设电流。 [0013] 优选的，还包括：第四PMOS管和第五PMOS管； [0014] 其中，所述第四PMOS管的漏极与所述第一电阻的第一端相连，所述第四PMOS管的栅极用于接收所述目标信号，所述第五PMOS管的漏极与所述第二电阻的第一端相连，所述第五PMOS管的栅极与所述信号保持模块的第二端相连，所述第四PMOS管的源极和所述第五PMOS管的源极均接地。 [0016] 其中，所述第一寄生二极管的正极与所述第四PMOS管的源极相连，所述第一寄生二极管的负极与所述第四PMOS管的漏极相连，所述第二寄生二极管的正极与所述第五PMOS管的源极相连，所述第二寄生二极管的负极与所述第五PMOS管的漏极相连。 [0017] 优选的，所述信号保持模块包括：第一缓冲器、第二缓冲器、第一电容、第二电容、第三开关和第四开关； [0018] 其中，所述第一缓冲器的输入端用于接收所述目标信号，所述第一缓冲器的输出端与所述第三开关的第一端相连，所述第三开关的第二端分别与所述第一电容的第一端和所述第二缓冲器的输入端相连，所述第一电容的第二端接地，所述第二缓冲器的输出端与所述第四开关的第一端相连，所述第四开关的第二端与所述第二电容的第一端相连，所述第二电容的第二端接地，所述第三开关的控制端用于接收对所述目标信号进行采样的第一控制信号，所述第四开关的控制端用于接收对所述目标信号进行保持的第二控制信号。 [0019] 优选的，所述信号保持模块包括：第三缓冲器、第三电容和第五开关； [0020] 其中，所述第三缓冲器的输入端用于接收所述目标信号，所述第三缓冲器的输出端与所述第五开关的第一端相连，所述第五开关的第二端与所述第三电容的第一端相连，所述第三电容的第二端接地，所述第五开关的控制端用于接收对所述目标信号进行保持的第三控制信号。 [0021] 优选的，还包括：反相器； [0022] 其中，所述反相器的输入端与所述比较器的输出端相连，所述第一开关的控制端用于接收所述比较器的输出信号，所述第二开关的控制端用于接收所述反相器的输出信号。 [0023] 可见，在本发明中，因为信号保持模块可以对比较器的输出结果进行采样保持，得到采样保持信号，那么比较器在对目标信号的向上变化情况进行监测时，通过第一开关将第一迟滞模块关断，并通过第二开关将第二迟滞模块导通，此时只有目标信号在当前监测周期比采样保持信号大第二迟滞电压，那么比较器才会输出高电平信号。如果目标信号在当前监测周期比采样保持信号小第二迟滞电压，那么比较器就会保持当前的输出结果不变。而比较器在对目标信号的向下变化情况进行监测时，通过第一开关将第一迟滞模块导通，并通过第二开关将第二迟滞模块关断，此时只有采样保持信号比目标信号在当前监测周期内的信号大第一迟滞电压，那么比较器才会输出低电平信号。如果采样保持信号比目标信号在当前监测周期内的信号小第一迟滞电压，那么比较器就会保持当前的输出结果不变。相较于现有技术而言，在该电压监测电路中是将原有电压监测电路中的逻辑判断模块、锁存器和一个比较器替换为了电路结构都较为简单的迟滞模块和开关，并且，在该电压监测电路中只需要比较器执行相应的逻辑判断就可以对目标信号进行向上监测和向下监测，而无需使用逻辑判断模块和锁存器进行逻辑判断以及信号锁存，这样就可以显著降低在对目标信号的向上变化情况和向下变化情况进行监测时的结构复杂度以及逻辑复杂度。附图说明 [0024] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。 [0025] 图1为现有技术中对目标信号进行向上和向下监测时的结构图； [0026] 图2为本发明实施例所提供的一种电压监测电路的结构图； [0027] 图3为在比较器的负输入端设置第二迟滞模块时的结构图； [0028] 图4为在比较器的正输入端设置第一迟滞模块时的结构图； [0029] 图5为在比较器的两个输入端设置第一迟滞模块、第二迟滞模块和开关时的结构图； [0030] 图6为将图2所示的电压监测电路中的第一迟滞模块和第二迟滞模块设置为电阻时的结构图； [0031] 图7为本发明实施例所提供的一种电流生成模块的结构图； [0032] 图8为本发明实施例所提供的另一种电压监测电路的结构图； [0033] 图9为本发明实施例所提供的一种信号保持模块的结构图； [0034] 图10为本发明实施例所提供的另一种信号保持模块的结构图。 具体实施方式[0035] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0036] 请参见图2，图2为本发明实施例所提供的一种电压监测电路的结构图，该电路包括：比较器M、用于产生第一迟滞电压的第一迟滞模块11、用于产生第二迟滞电压的第二迟滞模块12、第一开关K1、第二开关K2、用于对比较器M的输出信号进行采样保持的信号保持模块SH； [0037] 其中，比较器M的正向输入端分别与第一迟滞模块11的第二端和第一开关K1的第二端相连，第一开关K1的第一端和第一迟滞模块11的第一端相连，第一迟滞模块11的第一端用于接收目标信号Vin，第一迟滞模块11的第一端与信号保持模块SH的第一端相连，信号保持模块SH的第二端分别与第二迟滞模块12的第一端和第二开关K2的第一端相连，第二迟滞模块12的第二端和第二开关K2的第二端均与比较器M的负向输入端相连，第一开关K1的控制端和第二开关K2的控制端均用于接收比较器M的输出信号。 [0038] 本实施例所提供的电压监测电路，可以显著降低在对目标信号Vin的向上变化情况和向下变化情况进行监测时的结构复杂度和逻辑复杂度。在该电压监测电路中，需要预先在比较器M的正输入端和负输入端设置双向的迟滞电压。 [0039] 请参见图3和图4，图3为在比较器的负输入端设置第二迟滞模块时的结构图，图4为在比较器的正输入端设置第一迟滞模块时的结构图。在图3中，第二迟滞模块12会在比较器M的负输入端产生第二迟滞电压。在图4中，第一迟滞模块11会在比较器M的正输入端产生第一迟滞电压。 [0040] 假设第一迟滞模块11所产生的第一迟滞电压为V1，第二迟滞模块12所产生的第二迟滞电压为V2。如果图3中比较器M正输入端的电压值为Vin1，比较器M负输入端的电压值为固定值Vref，那么只有Vin1≥Vref+V2时，比较器M才会输出高电平信号。如果图4中比较器M正输入端的电压值为Vin2，比较器M负输入端的电压值为固定值Vrerf，那么只有Vin2≥Vref‑V1，比较器M才会输出低电平信号。 [0041] 在实际应用中，为了使得电压监测电路能够对目标信号Vin进行向上和向下的功能监测，还可以在图3和图4所示的电路中设置开关来控制比较器M输出信号的翻转点。具体请参见图5，图5为在比较器的两个输入端设置第一迟滞模块、第二迟滞模块和开关时的结构图。 [0042] 在图5中，假设比较器M正输入端的电压值为Vin，比较器M负输入端的电压值为Vref。当将第一开关K1关断，并将第二开关K2导通时，此时图5的结构图等效于图4所示的结构图。在此情况下，如果Vin≥Vref‑V1，比较器M会输出低电平信号；如果Vin＜Vref‑V1，比较器M则会保持原来的输出状态不变。 [0043] 当将第一开关K1导通，并将第二开关K2关断时，此时图5的结构图等效于图3所示的结构图。在此情况下，如果Vin1≥Vref+V2，比较器M会输出高电平信号；如果Vin1＜Vref+V2，比较器M则会保持原来的输出状态不变。 [0044] 在本实施例中，为了实现对目标信号Vin的逐周期监测功能，可以在图5的基础之上再添加一个信号保持模块SH，并让信号保持模块SH来采样保持比较器M在上一个监测周期的输出信号。具体请参见图2，可以将比较器M的正向输入端设置为目标信号Vin在当前监测周期的信号，并将比较器M的负向输入端设置为比较器M在上一个监测周期的输出信号，也即，利用信号保持模块SH来采样保持比较器M在上一个监测周期的输出信号，得到采样保持信号Vin_Hold。 [0045] 在图2中可以选择一定的时间让比较器M进行比较，并在比较器M结束比较后将当前监测周期的输出信号传递至采样保持模块SH。比较器M对其两个输入端的信号进行比较之后，由于采样保持模块SH中的采样保持信号Vin_Hold被目标信号Vin在当前监测周期的信号刷新，那么此时比较器M两个输入端的信号皆为目标信号Vin在当前监测周期的信号，两者相等。不管在采样保持信号Vin_Hold刷新前，比较器M的输出电平为高电平还是低电平，等到采样保持信号Vin_Hold被刷新后，由于比较器M两个输入端的电压差值为零，那么比较器M会保持当前的输出状态不变。 [0046] 在此情况下，当比较器M在对目标信号Vin的向上变化情况进行监测时，只需通过第一开关K1将第一迟滞模块11关断，并通过第二开关K2将第二迟滞模块12导通，此时只有目标信号Vin在当前监测周期比采样保持信号Vin_Hold大第二迟滞电压V2，那么比较器M才会在向上的方向上输出高电平信号。如果目标信号Vin在当前监测周期比采样保持信号Vin_Hold小第二迟滞电压V2，那么比较器M就会保持当前的输出结果不变。 [0047] 同理，比较器M在对目标信号Vin的向下变化情况进行监测时，只需通过第一开关K1将第一迟滞模块11导通，并通过第二开关K2将第二迟滞模块12关断，此时只有采样保持信号Vin_Hold比目标信号Vin在当前监测周期内的信号大第一迟滞电压V1，那么比较器M才会在向下的方向上输出低电平信号。如果采样保持信号Vin_Hold比目标信号Vin在当前监测周期内的信号小第一迟滞电压V1，那么比较器M就会保持当前的输出结果不变。 [0048] 需要说明的是，在实际应用中，既可以将第一迟滞电压V1和第二迟滞电压V2设置为相同的电压值，也可以将第一迟滞电压V1和第二迟滞电压V2设置为不同的电压值，此处不作具体限定。 [0049] 相较于现有技术而言，在该电压监测电路中是将原有电压监测电路中的逻辑判断模块、锁存器和一个比较器替换为了电路结构都较为简单的迟滞模块和开关，并且，在该电压监测电路中只需要比较器执行相应的逻辑判断就可以对目标信号进行向上监测或向下监测，而无需使用逻辑判断模块和锁存器进行逻辑判断以及信号锁存，这样就可以显著降低在对目标信号的向上变化情况和向下变化情况进行监测时的结构复杂度以及逻辑复杂度。 [0050] 可见，在本实施例中，因为信号保持模块可以对比较器的输出结果进行采样保持，得到采样保持信号。那么比较器在对目标信号的向上变化情况进行监测时，通过第一开关将第一迟滞模块关断，并通过第二开关将第二迟滞模块导通，此时只有目标信号在当前监测周期比采样保持信号大第二迟滞电压，那么比较器才会输出高电平信号。如果目标信号在当前监测周期比采样保持信号小第二迟滞电压，那么比较器就会保持当前的输出结果不变。而比较器在对目标信号的向下变化情况进行监测时，通过第一开关将第一迟滞模块导通，并通过第二开关将第二迟滞模块关断，此时只有采样保持信号比目标信号在当前监测周期内的信号大第一迟滞电压，那么比较器才会输出低电平信号。如果采样保持信号比目标信号在当前监测周期内的信号小第一迟滞电压，那么比较器就会保持当前的输出结果不变。相较于现有技术而言，在该电压监测电路中是将原有电压监测电路中的逻辑判断模块、锁存器和一个比较器替换为了电路结构都较为简单的迟滞模块和开关，并且，在该电压监测电路中只需要比较器执行相应的逻辑判断就可以对目标信号进行向上监测和向下监测，而无需使用逻辑判断模块和锁存器进行逻辑判断以及信号锁存，这样就可以显著降低在对目标信号的向上变化情况和向下变化情况进行监测时的结构复杂度以及逻辑复杂度。 [0051] 基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，第一迟滞模块11和第二迟滞模块12的结构相同。 [0052] 在本实施例中，还可以将第一迟滞模块11和第二迟滞模块12设置为结构相同的电路模块。能够想到的是，当将第一迟滞模块11和第二迟滞模块12设置为结构相同的电路模块时，不仅便于工作人员去搭建电压监测电路，而且，也可以使得电压监测电路的结构布局更加工整。 [0053] 请参见图6，图6为将图2所示的电压监测电路中的第一迟滞模块和第二迟滞模块设置为电阻时的结构图。作为一种优选的实施方式，第一迟滞模块11具体为：第一电阻R1；第二迟滞模块12具体为：第二电阻R2；其中，流经第一电阻R1和第二电阻R2的电流分别为第一预设电流I1和第二预设电流I2。 [0054] 在本实施例中，为了使得第一迟滞模块11和第二迟滞模块12的结构更加简单，并减少电压监测电路对空间体积的占用量，可以将第一迟滞模块11设置为第一电阻R1，并让第一预设电流I1流过第一电阻R1来产生第一迟滞电压V1。同理，还可以将第二迟滞模块12设置为第二电阻R2，并让第二预设电流I2流过第二电阻R2来产生第二迟滞电压V2。 [0055] 作为一种优选的实施方式，上述电压监测电路还包括：用于产生第一预设电流I1和第二预设电流I2的电流生成模块。 [0056] 为了使得流过第一电阻R1的第一预设电流I1，以及流过第二电阻R2的第二预设电流I2更加准确与可靠，还可以在电压监测电路中设置用于产生第一预设电流I1和第二预设电流I2的电流生成模块。 [0057] 具体的，在实际应用中，可以将电流生成模块设置为恒流源电路。并且，此处对恒流源电路的结构不作具体限定，只要恒流源电路能够输出第一预设电流I1和第二预设电流I2即可。 [0058] 请参见图7，图7为本发明实施例所提供的一种电流生成模块的结构图。作为一种优选的实施方式，电流生成模块包括：运算放大器A、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1和第三电阻R3； [0059] 其中，运算放大器A的正向输入端用于接收目标电压信号V0，运算放大器A的负向输入端分别与第三电阻R3的第一端和第一NMOS管N1的源极相连，第三电阻R3的第二端接地，第一NMOS管N1的栅极与运算放大器A的输出端相连，第一NMOS管N1的漏极分别与第一PMOS管P1的栅极、第二PMOS管P2的栅极、第三PMOS管P3的栅极和第一PMOS管P1的漏极相连，第一PMOS管P1的源极、第二PMOS管P2的源极和第三PMOS管P3的源极均与VCC电源相连，第二PMOS管P2的漏极和第三PMOS管P3的漏极分别用于输出第一预设电流I1和第二预设电流I2。 [0060] 在本实施例中，可以将电流生成模块设置为电流镜的形式，并以此来让电流生成模块能够输出产生第一预设电流I1和第二预设电流I2。在图7所示的电流生成模块中，第一PMOS管P1、第二PMOS管P2和第三PMOS管P3为镜像电路。如果第一PMOS管P1的漏极能够输出电流I0，那么第二PMOS管P2的漏极所输出的第一预设电流I1以及第三PMOS管P3所输出的第三预设电流也均为I0。其中，I0=V0/R3，V0为目标电压信号V0的电压值，R3为第三电阻R3的阻值。 [0061] 需要注意的是，在现有技术图1所示的电路图中，是使用两个比较器来对目标信号进行向上监测和向下监测，由于每个比较器的失配不同，在高精度应用场景下又很难对电压监测电路中所设置的输出信号翻转点进行测试与调修。而在本申请中，如果需要对第一迟滞电压V1或者第二迟滞电压V2进行调整时，直接通过调整V0的电压值或者第三电阻R3的阻值就可以达到对第一迟滞电压V1和第二迟滞电压V2进行调整的目的，由此就能够达到对比较器的输出信号翻转点进行测试与调修的目的。 [0062] 显然，通过本实施例所提供的技术方案，就更加便于工作人员在使用该电压监测电路时对比较器的输出信号翻转点进行测试与调修。 [0063] 请参见图8，图8为本发明实施例所提供的另一种电压监测电路的结构图。作为一种优选的实施方式，上述电压监测电路还包括：第四PMOS管P4和第五PMOS管P5； [0064] 其中，第四PMOS管P4的漏极与第一电阻R1的第一端相连，第四PMOS管P4的栅极用于接收目标信号Vin，第五PMOS管P5的漏极与第二电阻R2的第一端相连，第五PMOS管P5的栅极与信号保持模块的第二端相连，第四PMOS管P4的源极和第五PMOS管P5的源极均接地。 [0065] 可以理解的是，如果目标信号Vin和采样保持信号Vin_Hold没有经过缓冲器直接接入到电路中，那么产生迟滞电压的电流就会对目标信号Vin和采样保持信号Vin_Hold产生影响。比如：目标信号Vin和采样保持信号Vin_Hold直接由电容端接入到电路中，产生迟滞电压的电流必然会给电容充电，这就会对目标信号Vin和采样保持信号Vin_Hold产生影响，这在高精度的应用中是绝对不允许的。在本实施例中，为了避免上述问题的发生，还可以在电压监测电路中设置第四PMOS管P4和第五PMOS管P5。 [0066] 当在电压监测电路中设置了第四PMOS管P4和第五PMOS管P5之后，就可以将第四PMOS管P4和第五PMOS管P5视为两个性能可靠、结构简单的缓冲器，这样就可以保证在对目标信号Vin以及采样保持信号Vin_Hold进行采样时的采样精度。 [0067] 作为一种优选的实施方式，上述电压监测电路还包括：第一寄生二极管D1和第二寄生二极管D2； [0068] 其中，第一寄生二极管D1的正极与第四PMOS管P4的源极相连，第一寄生二极管D1的负极与第四PMOS管P4的漏极相连，第二寄生二极管D2的正极与第五PMOS管P5的源极相连，第二寄生二极管D2的负极与第五PMOS管P5的漏极相连。 [0069] 作为一种优选的实施方式，上述电压监测电路还包括：反相器N； [0070] 其中，反相器N的输入端与比较器M的输出端相连，第一开关K1的控制端用于接收比较器M的输出信号u，第二开关K2的控制端用于接收反相器N的输出信号nu。 [0071] 在本实施例中，为了使得电压监测电路能够对目标信号Vin进行更好的向上监测和向下监测，还可以在比较器M的输出端设置反相器N。假设比较器M的输出信号为u，那么反相器N就会输出与比较器M的输出信号u相反的信号nu。在此情况下，就可以让比较器M的输出信号u去控制第一开关K1的导通与关断状态，并让反相器N的输出信号nu去控制第二开关K2的导通与关断状态。 [0072] 需要说明的是，图8所示的电路图与图7所示的电路图通过VCC相连接，在图8中，通过第五PMOS管P5的栅极来接收信号保持模块SH所发送的采样保持信号Vin_Hold。 [0073] 显然，通过本实施例所提供的技术方案，就可以进一步提高工作人员利用电压监测电路对目标信号进行逐周期监测时的便捷性。 [0074] 基于上述实施例，本实施例对技术方案作进一步的说明与优化，请参见图9，图9为本发明实施例所提供的一种信号保持模块的结构图。作为一种优选的实施方式，信号保持模块SH包括：第一缓冲器B1、第二缓冲器B2、第一电容C1、第二电容C2、第三开关K3和第四开关K4； [0075] 其中，第一缓冲器B1的输入端用于接收目标信号Vin，第一缓冲器B1的输出端与第三开关K3的第一端相连，第三开关K3的第二端分别与第一电容C1的第一端和第二缓冲器B2的输入端相连，第一电容C1的第二端接地，第二缓冲器B2的输出端与第四开关K4的第一端相连，第四开关K4的第二端与第二电容C2的第一端相连，第二电容C2的第二端接地，第三开关K3的控制端用于接收对目标信号Vin进行采样的第一控制信号CT1，第四开关K4的控制端用于接收对目标信号Vin进行保持的第二控制信号CT2。 [0076] 在本实施例中，是对信号保持模块SH进行了具体说明。在实际应用中，如果需要在特定时间点对目标信号Vin的变化情况进行监测，则可以在信号保持模块中设置两个缓冲器。 [0077] 也即，通过第一控制信号CT1对第三开关K3的导通与关断时间进行控制，就可以达到在特定时间点对目标信号Vin进行采样的目的。之后，通过第二控制信号CT2对第四开关K4的导通与关断时间进行控制，就可以达到在特定时间点对目标信号Vin进行保持输出，得到采样保持信号Vin_Hold的目的。 [0078] 请参见图10，图10为本发明实施例所提供的另一种信号保持模块的结构图。作为一种优选的实施方式，信号保持模块SH包括：第三缓冲器B3、第三电容C3和第五开关K5； [0079] 其中，第三缓冲器B3的输入端用于接收目标信号Vin，第三缓冲器B3的输出端与第五开关K5的第一端相连，第五开关K5的第二端与第三电容C3的第一端相连，第三电容C3的第二端接地，第五开关K5的控制端用于接收对目标信号Vin进行保持的第三控制信号CT3。 [0080] 在实际应用中，如果对目标信号Vin的采样时间点没有特殊要求或限制，在此情况下，就可以在信号保持模块SH中只设置一个缓冲器来对目标信号Vin进行采样保持，得到采样保持信号Vin_Hold。 [0081] 显然，通过本实施例所提供的技术方案，就可以使得信号保持模块适用于不同的应用场景下。 [0083] 最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。 [0084] 以上对本发明所提供的一种电压监测电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。 |
||||||
QQ群二维码
意见反馈
意见反馈