一种过冲幅度可调的射频放大器偏置电路 |
|||||||
申请号 | CN202410156672.5 | 申请日 | 2024-02-04 | 公开(公告)号 | CN117691957B | 公开(公告)日 | 2024-04-26 |
申请人 | 成都明夷电子科技股份有限公司; | 发明人 | 王强; 龚海波; 陈阳平; 姚静石; | ||||
摘要 | 本 发明 涉及无线通信技术领域,具体地说,涉及一种过冲幅度可调的射频 放大器 偏置 电路 ;包括可变 电压 模 块 和过冲产生模块,可变电压模块为过冲产生模块提供一个与关断时间成正比的电压,在不更改电路版本和增加修调电路和控制管脚的情况下,通过原有的使能管脚实现过冲幅度大小的控制,节省了芯片面积。 | ||||||
权利要求 | 1.一种过冲幅度可调的射频放大器偏置电路,其特征在于,包括可变电压模块、过冲产生模块; |
||||||
说明书全文 | 一种过冲幅度可调的射频放大器偏置电路技术领域背景技术[0002] 应用于现代无线通信系统中的射频放大器,线性度是影响性能的一个关键指标,它直接决定了无线通信的的链路质量,而EVM是线性度一个最重要的系统指标。 [0004] 已有的产生过冲的偏置电路中,内部由于采用固定的电压源,当其器件参数固定后,产生的电压过冲幅度是确定不变的,不能通过外部管脚调节其大小,生产时通常需要做不同参数的电路版本来得到不同的过冲幅度,或者增加修调电路和控制管脚来使其过冲幅度可调。 发明内容[0005] 本发明针对现有的产生过冲的偏置电路电压源为一个固定的值,过冲幅度不可变的问题,提出一种过冲幅度可调的射频放大器偏置电路;包括可变电压模块和过冲产生模块,可变电压模块为过冲产生模块提供一个与关断时间成正比的电压,在不更改电路版本和增加修调电路和控制管脚的情况下,通过原有的使能管脚实现可控制过冲幅度的大小,节省了芯片面积。 [0006] 本发明具体实现内容如下: [0007] 一种过冲幅度可调的射频放大器偏置电路,包括可变电压模块、过冲产生模块; [0009] 所述过冲产生模块的输入端输入开启脉冲信号,输出端输出带过冲的偏置电压; [0010] 所述可变电压模块,用于根据输入的使能信号生成第一控制信号,根据输入的放电信号延时所述使能信号的上升沿,生成第二控制信号,并根据所述第一控制信号和所述第二控制信号,调节所述可变电压模块的关断时间,生成与关断时间成正比的偏置电压; [0011] 所述过冲产生模块,用于根据所述与关断时间成正比的偏置电压和所述开启脉冲信号,生成过冲幅度,并根据所述过冲幅度生成带过冲的偏置电压。 [0012] 为了更好地实现本发明,进一步地,所述可变电压模块包括输入控制单元、第一放电单元、输入LDO单元; [0013] 所述输入控制单元的输入端输入使能信号,输出端与所述第一放电单元连接; [0014] 所述第一放电单元的输入端输入放电信号,所述第一放电单元的输出端与所述输入LDO单元的输入端连接; [0015] 所述输入LDO单元的输出端与所述过冲产生单元的输入端连接。 [0016] 为了更好地实现本发明,进一步地,所述输入控制单元包括电流源I3、PMOS管P1; [0017] 所述PMOS管P1的栅极输入使能信号,所述PMOS管P1的源极与所述电流源I3的输出端连接,所述PMOS管P1的漏极与所述第一放电单元连接。 [0018] 为了更好地实现本发明,进一步地,所述第一放电单元包括电流源I2、电阻R2、NMOS管N1、电容C1; [0019] 所述电阻R2的输入端与所述电流源I2的输出端连接,所述电阻R2的输出端与地端连接; [0020] 所述NMOS管N1的栅极输入放电信号,所述NMOS管N1的源极搭接在所述电流源I2的输出端与所述电阻R2的输入端之间,所述NMOS管N1的漏极与所述PMOS管P1的漏极连接; [0021] 所述电容C1的输入端搭接在所述NMOS管N1的漏极与所述输入LDO单元的输入端之间,所述电容C1的输出端与地端连接。 [0022] 为了更好地实现本发明,进一步地,所述输入LDO单元包括放大器A1、NMOS管N2、电阻R4; [0023] 所述放大器A1的正输入端与所述电容C1的输入端、所述PMOS管P1的漏极、所述NMOS管N1的漏极连接,所述放大器A1的负输入端与所述过冲产生模块连接; [0024] 所述NMOS管N2的栅极与所述放大器A1的输出端连接,所述NMOS管N2的源极与所述电阻R4的输入端、所述放大器A1的负输入端连接; [0025] 所述电阻R4的输出端与地端连接。 [0026] 为了更好地实现本发明,进一步地,所述过冲产生模块包括电流源I0、电流源I1、电阻R0、电阻R1、PMOS管P0、电容C2、NMOS管N0; [0027] 所述电阻R1的输入端与所述电流源I1的输出端连接,所述电阻R1的输出端与地端连接; [0028] 所述电阻R0的输入端与所述放大器A1的负输入端、所述NMOS管N2的源极、所述电阻R4的输入端连接,所述电阻R0的输出端与所述PMOS管P0的源极连接; [0029] 所述PMOS管P0的栅极搭接在所述电流源I0的输出端与所述NMOS管N0的漏极之间,所述PMOS管P0的漏极搭接在所述电流源I1的输出端与所述电阻R1的输入端之间; [0030] 所述NMOS管N0的源极与地端连接,所述NMOS管N0的栅极输入开启脉冲信号; [0031] 所述电容C2的输入端与所述PMOS管P0的栅极、所述电流源I0的输出端、所述NMOS管N0的漏极连接,所述电容C2的输出端与地端连接。 [0032] 为了更好地实现本发明,进一步地,所述过冲产生模块还包括滤波单元;所述滤波单元包括电阻R3、电容C0; [0033] 所述电阻R3的输入端与所述PMOS管P0的漏极连接,所述电阻R3的输出端与所述电容C0的输入端连接; [0034] 所述电容C0的输出端与地端连接。 [0035] 为了更好地实现本发明,进一步地,所述过冲幅度可调的射频放大器偏置电路还包括输出LDO单元; [0036] 所述输出LDO单元的输入端与所述电阻R3的输出端、所述电容C0的输入端连接,所述输出LDO单元的输出端输出稳定的带过冲的偏置电压。 [0037] 本发明具有以下有益效果: [0038] (1)本发明通过设置可变电压模块,增加了可随时间成正比变化的的电压源,实现过冲幅度的调节。 [0040] 图1为本发明提供的整体结构示意图。 [0041] 图2为本发明提供的控制逻辑时序示意图。 [0042] 图3为本发明提供的输出波形示意图。 具体实施方式[0043] 为了更清楚地说明本发明实施例的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,应当理解,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例,因此不应被看作是对保护范围的限定。基于本发明中的实施例,本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。 [0044] 在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“设置”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;也可以是直接相连,也可以是通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。 [0045] 实施例1: [0046] 本实施例提出一种过冲幅度可调的射频放大器偏置电路,包括可变电压模块、过冲产生模块; [0047] 所述可变电压模块的输入端输入使能信号和放电信号,输出端与所述过冲产生模块的输入端连接; [0048] 所述过冲产生模块的输入端输入开启脉冲信号,输出端输出带过冲的偏置电压; [0049] 所述可变电压模块,用于根据输入的使能信号生成第一控制信号,根据输入的放电信号延时所述使能信号的上升沿,生成第二控制信号,并根据所述第一控制信号和所述第二控制信号,调节所述可变电压模块的关断时间,生成与关断时间成正比的偏置电压; [0050] 所述过冲产生模块,用于根据所述与关断时间成正比的偏置电压和所述开启脉冲信号,生成过冲幅度,并根据所述过冲幅度生成带过冲的偏置电压。 [0051] 进一步地,所述可变电压模块包括输入控制单元、第一放电单元、输入LDO单元; [0052] 所述输入控制单元的输入端输入使能信号,输出端与所述第一放电单元连接; [0053] 所述第一放电单元的输入端输入放电信号,所述第一放电单元的输出端与所述输入LDO单元的输入端连接; [0054] 所述输入LDO单元的输出端与所述过冲产生单元的输入端连接。 [0055] 工作原理:本实施例通过设置可变电压模块和过冲产生模块,可变电压模块为过冲产生模块提供一个与关断时间成正比的电压,在不更改电路版本和增加修调电路和控制管脚的情况下,通过原有的使能管脚实现可控制过冲幅度的大小,节省了芯片面积。 [0056] 实施例2: [0057] 本实施例在上述实施例1的基础上,如图1、图2、图3所示,对过冲幅度可调的射频放大器偏置电路的结构进行详细说明。 [0058] 所述输入控制单元包括电流源I3、PMOS管P1; [0059] 所述PMOS管P1的栅极输入使能信号,所述PMOS管P1的源极与所述电流源I3的输出端连接,所述PMOS管P1的漏极与所述第一放电单元连接。 [0060] 所述第一放电单元包括电流源I2、电阻R2、NMOS管N1、电容C1; [0061] 所述电阻R2的输入端与所述电流源I2的输出端连接,所述电阻R2的输出端与地端连接; [0062] 所述NMOS管N1的栅极输入放电信号,所述NMOS管N1的源极搭接在所述电流源I2的输出端与所述电阻R2的输入端之间,所述NMOS管N1的漏极与所述PMOS管P1的漏极连接; [0063] 所述电容C1的输入端搭接在所述NMOS管N1的漏极与所述输入LDO单元的输入端之间,所述电容C1的输出端与地端连接。 [0064] 所述输入LDO单元包括放大器A1、NMOS管N2、电阻R4; [0065] 所述放大器A1的正输入端与所述电容C1的输入端、所述PMOS管P1的漏极、所述NMOS管N1的漏极连接,所述放大器A1的负输入端与所述过冲产生模块连接; [0066] 所述NMOS管N2的栅极与所述放大器A1的输出端连接,所述NMOS管N2的源极与所述电阻R4的输入端、所述放大器A1的负输入端连接; [0067] 所述电阻R4的输出端与地端连接。 [0068] 所述过冲产生模块包括电流源I0、电流源I1、电阻R0、电阻R1、PMOS管P0、电容C2、NMOS管N0; [0069] 所述电阻R1的输入端与所述电流源I1的输出端连接,所述电阻R1的输出端与地端连接; [0070] 所述电阻R0的输入端与所述放大器A1的负输入端、所述NMOS管N2的源极、所述电阻R4的输入端连接,所述电阻R0的输出端与所述PMOS管P0的源极连接; [0071] 所述PMOS管P0的栅极搭接在所述电流源I0的输出端与所述NMOS管N0的漏极之间,所述PMOS管P0的漏极搭接在所述电流源I1的输出端与所述电阻R1的输入端之间; [0072] 所述NMOS管N0的源极与地端连接,所述NMOS管N0的栅极输入开启脉冲信号; [0073] 所述电容C2的输入端与所述PMOS管P0的栅极、所述电流源I0的输出端、所述NMOS管N0的漏极连接,所述电容C2的输出端与地端连接。 [0074] 所述过冲产生模块还包括滤波单元;所述滤波单元包括电阻R3、电容C0; [0075] 所述电阻R3的输入端与所述PMOS管P0的漏极连接,所述电阻R3的输出端与所述电容C0的输入端连接; [0076] 所述电容C0的输出端与地端连接。 [0077] 所述过冲幅度可调的射频放大器偏置电路还包括输出LDO单元; [0078] 所述输出LDO单元的输入端与所述电阻R3的输出端、所述电容C0的输入端连接,所述输出LDO单元的输出端输出稳定的带过冲的偏置电压。 [0079] 工作原理:本实施例提出的过冲幅度可调的射频放大器偏置电路在开启时电压过冲幅度与关断时间成正比,使得可以通过控制使能信号的关断时间得到不同的过冲幅度;包括可变电压模块和过冲产生模块两部分,可变电压模块为过冲产生模块提供一个与关断时间成正比的电压,OVERSHOOT过冲模块部分为产生电压过冲的主体。 [0080] 电路中的控制逻辑时序示意图如图2所示,使能信号是输出电压的开关控制信号,高电平电路正常输出,低电平输出为0;开启脉冲是在使能信号上升沿时产生的脉冲信号,放电信号是将使能信号上升沿延时一段时间得到的控制信号。 [0081] 电路整体结构示意图如图1所示,对于可变电压模块电路,在t0时刻之前,使能信号为高,PMOS管P1是关断的,放电信号为高,NMOS管N1是导通的,V1的电压值稳定在I2*R2。 [0082] t0时刻,使能信号拉低,PMOS管P1管导通,放电信号被拉低,NMOS管N1管关断,此时电流源I3开始为电容C1充电,V1电压会升高。 [0083] t1时刻,使能信号拉高,PMOS管P1管关断,电流源I3停止对电容C1充电,V1电压不再升高,电压值稳定在I2*R2+I3*T_off,其中T_off为使能信号低电平时间。 [0084] t2时刻,放电信号变为高,NMOS管N1管导通,对电容C1放电,V1的电压会下降,最终电压值稳定到I2*R2;VEN高电平结束前,完成一个工作周期,之后再次重复t0时刻的操作。运算放大器A1、NMOS管N2和电阻R4组成放大倍数为1的输入LDO单元,VBIAS的电压值会与V1保持相等。 [0085] 对于过冲产生模块,在t1时刻之前,开启脉冲信号为低,NMOS管N0都是关断的,电流I0为电容C2充电,V0稳定在高电平,PMOS管P0是关断的,VREF的电压为I1*R1,但使能信号为低,输出电压VOUT为0。 [0086] t1时刻,开启脉冲变为高,NMOS管N0管导通,VO电压被拉低,PMOS管P0管导通,VREF的电压会升高而产生过冲,过冲幅度的大小为(VBIAS‑I1*R1)*R1/(R1+R0),由于电流源I2与电流源I1的电流大小相等、电阻R2与电阻R1的阻值大小相等,产生的过冲幅度为I3*T_off*R1/(R1+R0),与T_off的大小成正比,VREF经过RC滤波器滤除毛刺后输入输出LDO单元,此时使能信号变高,输出LDO单元经过放大后输出带有过冲的偏置电压;在开启脉冲的高电平结束后,NMOS管N0管关断,I0为C2充电,V0电压上升,直到PMOS管P0关断后,VREF电压开始下降,电压值最终稳定到I1*R1,输出LDO单元输出稳定的偏置电压VOUT,此次过冲结束。 [0087] 本实施例的其他部分与上述实施例1相同,故不再赘述。 |