一种基于APD技术的UV频段5G大功率终端 |
|||||||
申请号 | CN202111279473.6 | 申请日 | 2021-10-28 | 公开(公告)号 | CN114095328B | 公开(公告)日 | 2024-04-26 |
申请人 | 成都中科微信息技术研究院有限公司; | 发明人 | 卜智勇; 张龙才; | ||||
摘要 | 本 发明 提供一种基于APD技术的UV频段5G大功率终端,包括5G模组、ARM 控制器 、FPGA通用控制器和射频FEM前端模 块 ;5G模组的PCIE输出端口连接ARM控制器的PCIE输入端口;5G模组专用输出端口连接FPGA通用控制器的IO输入端口;ARM控制器的网口与FPGA通用控制器的网口连接;所述射频FEM前端模块包括RX 射频通道 、TX射频通道、FB射频通道和 本振 模块。本发明实现了非3GPP标准频段的模拟预失真,解决了非3GPP标准频段的5G终端缺失的问题,即实现了目前非3GPP标准频段的5G终端缺失零的突破。 | ||||||
权利要求 | 1.一种基于APD技术的UV频段5G大功率终端,其特征在于,包括5G模组、ARM控制器、FPGA通用控制器和射频FEM前端模块;5G模组的PCIE输出端口连接ARM控制器的PCIE输入端口;5G模组专用输出端口连接FPGA通用控制器的IO输入端口;ARM控制器的网口与FPGA通用控制器的网口连接;所述5G模组用于通过5G模组专用输出端口向FPGA通用控制器给出10ms业务帧头以及TDD时序配比; |
||||||
说明书全文 | 一种基于APD技术的UV频段5G大功率终端技术领域背景技术[0002] UV频段5G大功率终端属于5G移动通信终端侧部分,主要用于在5G移动网路所覆盖的区域,实现与5G移动网路的无线接入,采用eMBB(Enhanced Mobile Broadband)增强移动宽带技术,实现无线语音、数据、图像、视频高速传输。而对于特种需求、非3GPP频段的5G大功率终端,目的是为了满足特种需求下的5G移动通信,这种5G大功率终端可以采用模拟预失真技术(APD技术)来实现,而针对模拟预失真技术的现有技术如下: [0003] 公开号为CN110912845A的中国专利文献公开了一种模拟预失真处理电路和信号处理设备,其中的模拟预失真模组,用于对宽带射频信号进行模拟预失真线性化处理,得到线性化后的宽带射频信号。该专利不能实现任意频段的模拟预失真,特别是非3GPP标准频段,因为预失真的芯片所支持的频段受限。 [0004] 公开号为CN213717931U的中国专利文献公开了一种适用于5G高带宽信号的模拟预失真模块,适用于5G瞬时大带宽的线性化处理。该专利不能实现非3GPP标准频段的模拟预失真,因为预失真的芯片支持的频段受限。 [0005] 公开号为CN204103948U的中国专利文献公开了一种基于APD进行线性补偿的ODU,其运用预失真技术提高输出线性度,在保证线性度的前提下,提高了发射功率。该专利采用了两级变频方案。 [0006] 综上所述,现有技术无法实现非3GPP标准频段的模拟预失真,从而导致非3GPP标准频段的5G终端缺失。 发明内容[0007] 本发明旨在提供一种基于APD技术的UV频段5G大功率终端,以解决现有技术不能实现非3GPP标准频段的模拟预失真以及5G终端缺失的问题。 [0008] 本发明提供的一种基于APD技术的UV频段5G大功率终端,包括5G模组、ARM控制器、FPGA通用控制器和射频FEM前端模块;5G模组的PCIE输出端口连接ARM控制器的PCIE输入端口;5G模组专用输出端口连接FPGA通用控制器的IO输入端口;ARM控制器的网口与FPGA通用控制器的网口连接; [0009] 所述射频FEM前端模块包括RX射频通道、TX射频通道、FB射频通道和本振模块;RX射频通道包括腔体滤波器、环形器、低噪声放大器、RX第一滤波器、RX上变频器、RX第二滤波器、RX DSA数控衰减器和TRXTDD射频开关;TX射频通道包括第一耦合器、第二耦合器、TX DSA数控衰减器、TX第一滤波器、TX下变频器、TX第二滤波器、驱动放大器、末级功率放大器和大功率耦合器;FB射频通道包括FB DSA数控衰减器、FB第一滤波器、FB上变频器、FB第二滤波器和APD芯片构成;本振模块包括本振频综、LO TDD射频开关和功分器; [0010] FPGA通用控制器的IO输出端口连接TRX TDD射频开关以及LO TDD射频开关的控制输入端口;天线的输出端口连接腔体滤波器的输入端口,腔体滤波器的输出端口连接环形器的ANT输入端口;环形器的RX输出端口连接低噪声放大器的输入端口;低噪声放大器的输出端口连接RX第一滤波器的输入端口;RX第一滤波器的输出端口连接RX上变频器的射频输入端口;RX上变频器的射频输出端口连接RX第二滤波器的输入端口;RX第二滤波器的输出端口连接RX DSA数控衰减器的输入端口;RX DSA数控衰减器的输出端口连接TRX TDD射频开关的RF1端口; [0011] TRX TDD射频开关的RF2输出端口连接第一耦合器的输入端口;第一耦合器的耦合输出端口连接APD芯片的射频参考输入端口;第一耦合器的输出端口连接第二耦合器的输入端口;第二耦合器的输出端口连接TX DSA数控衰减器的输入端口;TX DSA数控衰减器的输出端口连接TX第一滤波器输入端口;TX第一滤波器输出端口连接TX下变频器的射频输入端口;TX下变频器的射频输出端口连接TX第二滤波器输入端口;TX第二滤波器的输出端口连接驱动放大器的输入端口;驱动放大器的输出端口连接末级功率放大器的输入端口;末级功率放大器的输出端口连接大功率耦合器的输入端口;大功率耦合器的输出端口连接环形器的TX端口; [0012] 大功率耦合器的耦合输出端口连接FB DSA数控衰减器的输入端口;FB DSA数控衰减器的输出端口连接FB第一滤波器输入端口;FB第一滤波器输出端口连接FB上变频器的射频输入端口;FB上变频器的射频输出端口连接FB第二滤波器输入端口;FB第二滤波器的输出端口连接APD芯片的FB输入端口;APD芯片的射频输出端口连接第二耦合器的射频馈入端口; [0013] 本振频综的射频输出端口连接LO TDD射频开关的公共端口;LO TDD射频开关的RF1输出端口连接RX上变频器的LO输入端口;LO TDD射频开关的RF2输出端口连接功分器的公共端口;功分器的RF1输出端口连接TX下变频器的LO输入端口,功分器的RF2输出端口连接FB上变频器的LO输入端口。 [0014] 可选的,第一耦合器和第二耦合器之间连接有时延器。 [0015] 可选的,第一耦合器与APD芯片之间连接有第一Balun转换器。 [0016] 可选的,APD芯片与FB第二滤波器之间连接有第二Balun转换器。 [0017] 可选的,第二耦合器与APD芯片之间连接有第三Balun转换器。 [0019] 综上所述,由于采用了上述技术方案,本发明的有益效果是: [0020] 1、本发明实现了非3GPP标准频段的模拟预失真,解决了非3GPP标准频段的5G终端缺失的问题,即实现了目前非3GPP标准频段的5G终端缺失零的突破。 [0021] 2、本发明能够实现特种频段下5G瞬时100M大带宽需求,实现了特种频段下eMBB的效果。 [0022] 3、本发明通过末级功率放大器、TX DSA数控衰减器以及APD芯片三者在功率上进行组合,能够实现特种频段下发射功率任意可调,不再受限于标准3GPP频段终端功率始终是class 3的功率等级。 [0023] 4、本发明实现了TDD时序再生,并通过再生的TDD时序控制射频FEM前端的关键技术。 [0025] 为了更清楚地说明本发明实施例的技术方案,下面将对实施例中的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。 [0026] 图1为本发明实施例的基于APD技术的UV频段5G大功率终端的结构图。 具体实施方式[0027] 为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。 [0028] 因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。 [0029] 实施例 [0030] 如图1所示,本实施例提出一种基于APD技术的UV频段5G大功率终端,包括5G模组、ARM控制器、FPGA通用控制器和射频FEM前端模块;所述射频FEM前端模块包括RX射频通道、TX射频通道、FB射频通道和本振模块;RX射频通道包括腔体滤波器、环形器、低噪声放大器、RX第一滤波器、RX上变频器、RX第二滤波器、RX DSA数控衰减器和TRX TDD射频开关;TX射频通道包括第一耦合器、第二耦合器、TX DSA数控衰减器、TX第一滤波器、TX下变频器、TX第二滤波器、驱动放大器、末级功率放大器和大功率耦合器;FB射频通道包括FB DSA数控衰减器、FB第一滤波器、FB上变频器、FB第二滤波器和APD芯片构成;本振模块包括本振频综、LO TDD射频开关和功分器。 [0031] 所述5G模组、ARM控制器、FPGA通用控制器和射频FEM前端模块的功能如下: [0032] 5G模组:实现射频(2T4R)到中频,中频到基带的相互转换;实现数字信号处理、实现PHY/MAC/RLC/PDCP/SDAP等5G协议处理;并可以直接与基站RRU进行无线空口接入;业务信道工作在2.6G。 [0033] ARM控制器:实现动态IP管理以及数据转发的功能,实现交换、路由的功能;5G模组通过PCIE将业务面数据以及在网状态数据传给ARM控制器。 [0034] FPGA通用处理器:根据5G模组给出的10ms业务帧头以及TDD时序配比进行TDD时序再生(具体为:将5G模组给出的10ms业务帧头作为业务开始的同步头,同时5G模组会上报3GPP协议规定的标准的TDD时序配比给FPGA通用控制器,FPGA通用控制器根据这个TDD时序配比,按时间长度输出高低时序电平,这个高低时序电平持续的时间长度与上报的TDD时序配比保持一致),恢复出与5G模组内部一致的TDD时序,用于控制射频FEM前端的链路;以及根据ARM控制器通过网口传递过来的5G终端的在网状态数据,FPGA进行功率控制算法设计实时控制射频FEM前端,以实现远近场保护。 [0035] 射频FEM前端:射频FEM前端包含2T4R,与5G模组的2T4R一一对应。 [0036] 具体地: [0037] (1)3GPP标准的5G模组工作在2.6G的业务信道,业务信道100M,5G模组的PCIE输出端口连接ARM控制器的PCIE输入端口,5G模组将业务面数据以及5G模组自身的在网状态数据一并通过PCIE转发给ARM控制器。 [0038] (2)5G模组入网后,将10ms业务帧头周期输出,通过5G模组专用输出端口连接FPGA通用控制器的IO输入端口;5G模组入网后,将10ms业务帧头周期输出至FPGA通用控制器,并将空口收到的基站的TDD时序配比输出到FPGA通用控制器;FPGA通用控制器根据5G模组传过来的10ms业务帧头以及TDD时序配比进行TDD时序再生,恢复跟5G模组内部完全一致的TDD时序。 [0039] (3)FPGA通用控制器的IO输出端口连接TRX TDD射频开关以及LO TDD射频开关的控制输入端口;FPGA通用控制器将恢复出的TDD时序发送至TRX TDD射频开关和LO TDD射频开关,实现对TRX TDD射频开关和LO TDD射频开关的TDD切换,保证TX Slot以及RX Slot正常选通。 [0040] (4)ARM控制器的网口与FPGA通用控制器的网口连接,ARM控制器将5G模组传过来的在网状态数据通过网口传给FPGA通用控制器,FPGA通用控制器根据5G模组的在网状态数据,通过功率控制算法计算并实时调整RX DSA数控衰减器以及TX DSA数控衰减器的控制字以及RX的低噪声放大器LNA的BYPASS控制字,实现RX接收通道的AGC功能,以及实现TX发送通道的ALC功能,总体实现远场放大,近场保护的功能。 [0041] (5)RX接收通道: [0043] 环形器的RX输出端口连接低噪声放大器的输入端口,环形器用于实现收发反向隔离; [0044] 低噪声放大器的输出端口连接RX第一滤波器的输入端口,低噪放实现对接收信号的低噪声放大; [0045] RX第一滤波器的输出端口连接RX上变频器的射频输入端口,RX第一滤波器的作用是镜像抑制滤波,抑制中频干扰、半中频干扰等干扰信号; [0046] RX上变频器的射频输出端口连接RX第二滤波器的输入端口,RX上变频器的作用是把600‑800M上变频到2.6G频段; [0047] RX第二滤波器的输出端口连接RX DSA数控衰减器的输入端口,RX第二滤波器的作用是抑制本振泄露,抑制本振谐波等; [0048] RX DSA数控衰减器的输出端口连接TRX TDD射频开关的RF1端口,RX DSA数控衰减器的作用是调整射频FEM前端的增益,实现整个接收动态可调,并且避免ADC饱和,供AGC功能调用。 [0049] (6)TX射频通道: [0050] TRX TDD射频开关的RF2输出端口连接第一耦合器的输入端口;第一耦合器的耦合输出端口连接APD芯片的射频参考输入端口;第一耦合器的作用是耦合发射的小信号功率,并作为APD芯片的参考输入信号;可选的,第一耦合器与APD芯片之间连接有第一Balun转换器,实现射频单端转差分; [0051] 第一耦合器的输出端口连接第二耦合器的输入端口;第二耦合器的作用把APD芯片处理后的预失真信号馈入到发射通道主通路上,实现对消信号合入发射通道主通路。可选的,第一耦合器和第二耦合器之间连接有时延器,时延器的作用是为APD芯片处理带来一定的时延,保证发射通道主通路上的信号与APD处理后的预失真信号时间上同步; [0052] 第二耦合器的输出端口连接TX DSA数控衰减器的输入端口;TX DSA数控衰减器的作用是实现发射ALC功率控制,实现远场、近场功率控制; [0053] TX DSA数控衰减器的输出端口连接TX第一滤波器输入端口,TX第一滤波器的作用是镜像抑制滤波; [0054] TX第一滤波器输出端口连接TX下变频器的射频输入端口,TX下变频器的作用是实现2.6G频段下变频到600‑800M; [0055] TX下变频器的射频输出端口连接TX第二滤波器输入端口,TX第二滤波器的作用是抑制本振泄露; [0056] TX第二滤波器的输出端口连接驱动放大器的输入端口,驱动放大器实现功率预放大; [0057] 驱动放大器的输出端口连接末级功率放大器的输入端口,末级功率放大器实现大功率放大; [0058] 末级功率放大器的输出端口连接大功率耦合器的输入端口,大功率耦合器实现对末级功率放大器的非线性耦合,并输入给FB反馈通道; [0059] 大功率耦合器的输出端口连接环形器的TX端口。 [0060] (7)FB射频通道: [0061] 大功率耦合器的耦合输出端口连接FB DSA数控衰减器的输入端口,FB DSA数控衰减器的作用是对反馈的功率调整; [0062] FB DSA数控衰减器的输出端口连接FB第一滤波器输入端口,FB第一滤波器的作用是镜像抑制滤波; [0063] FB第一滤波器输出端口连接FB上变频器的射频输入端口,FB上变频器的作用是将600‑800M上变频到2.6G频段; [0064] FB上变频器的射频输出端口连接FB第二滤波器输入端口,FB第二滤波器的作用是抑制本振泄露; [0065] FB第二滤波器的输出端口连接APD芯片的FB输入端口,APD芯片根据输入参考信号以及反馈信号计算出对消波形;可选的,APD芯片与FB第二滤波器之间连接有第二Balun转换器,第二Balun转换器的作用是实现射频单端转差分; [0066] APD芯片的射频输出端口连接第二耦合器的射频馈入端口,将APD对消后波形馈入到发射通道主通路上。可选的,第二耦合器与APD芯片之间连接有第三Balun转换器,第三Balun转换器的作用是实现射频单端转差分。 [0067] (8)本振模块: [0068] 本振频综的射频输出端口连接LO TDD射频开关的公共端口,本振频综负责产生射频LO,供RX上变频器、TX下变频器和FB上变频器使用,LO TDD射频开关选择性打通到RX上变频器、TX下变频器和FB上变频器上; [0069] LO TDD射频开关的RF1输出端口连接RX上变频器的LO输入端口;LO TDD射频开关的RF2输出端口连接功分器的公共端口,功分器将本振一分为二,TX下变频器和FB上变频器需要同时工作;功分器的RF1输出端口连接TX下变频器的LO输入端口,功分器的RF2输出端口连接FB上变频器的LO输入端口。 [0070] 上述的基于APD技术的UV频段5G大功率终端中: [0071] TX发射通道经过TX下变频器把2.6G下变频到600‑800M,然后经过驱动放大器线性放大、末级功率放大器放大到环行器,再从天线辐射出去。TX发射通道的非线性IM3主要来源于末级功率放大器的贡献,大功率PA自身的ACPR只有‑25~‑27dbc量级,是不满足整个系统对线性的要求,并且效率也低,现在5G为了支持高速移动不掉网,采用了CP‑OFDM 256QAM调制,PAR=11dB,完全靠线性PA本身来扛,回退很多,PA效率低下,所以需要大功率PA线性技术来加以提高系统的线性并提高功放的效率。而大功率PA线性技术目前主要有模拟APD技术与数字DPD技术,本发明采用APD技术,APD技术是模拟预失真技术,不需要关注基带采样、相对来讲比DPD功耗低,使用简单,只需要关注APD参考输入、反馈输入的功率电平不超限,配置好APD内部的工作频点就可以了。 [0072] 本发明优先保障5G NR 100M的瞬时大带宽,保证高速率的业务,让APD芯片工作在2.6G频段,FB反馈通道也采用变频的方式,将大功率PA(末级功率放大器和大功率耦合器)耦合过来的600‑800M信号(携带PA IM3/IM5信息)经过FB上变频器上变频到2.6G,只要保证FB上变频器的IM3有60dbc,FB上变频器不能产生过大的IM3,这个时候整个FB反馈通道的IM3主要贡献还是在PA手上。PA的IM3/IM5还是线性的从600‑800M变频到2.6G上,然后灌入APD芯片的反馈输入端口。APD芯片将5G模组给过来的输入参考信号与FB反馈通道给过来的反馈信号,内部进行APD算法,生成IM3/IM5的互补预失真信号,然后灌入到TX发射通道。只要保证TX下变频器的IM3有60dbc,TX下变频器不能产生过大的IM3,APD芯片生成的IM3/IM5的互补预失真信号通过TX下变频器线性的下变频到600‑800M,然后灌入末级功率放大器,就可以在600‑800M上实现IM3/IM5的抵消(PA的IM3/IM5与APD预失真产生的互补IM3/IM5进行抵消),达到提高ACPR、提高效率的目的。 [0073] RX接收通道,将空口600‑800M经过环形器、再过低噪声放大器、再经过RX上变频器进行上变频到2.6G频段,再灌入5G模组。5G模组内部有TDD时序,5G模组外围的射频FEM前端也是按TDD模式来设计的,部分电路收发共用,如何让整个5G模组外围射频与5G模组内部的步调一致的进行收发通道打通,5G模组内外同一时刻接收通道打通,或者同一时刻发射通道打通。要能正常工作的关键因素就是TDD时序,FPGA通用控制器的关键工作就是根据5G模组给出的10ms业务帧头以及TDD时序配比,把TDD时序再生出来,并且保证再生出来的TDD时序与模组内部的TDD时序保持高度一致。 [0074] 以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。 |