1.一种电路，其包括：
选择电路，其经耦合以接收多个参考时钟，所述选择电路由控制信号控制，以输出所述多个参考时钟中的一个；
锁相环，其耦合到所述选择电路的输出，并且使用来自所述选择电路的输出参考时钟，用于对来自所述锁相环的输出时钟进行锁相；以及
多个参考时钟窗口检测器电路，每个参考时钟窗口检测器电路经耦合以接收所述多个参考时钟中的单独一个，并且其中每个参考时钟窗口检测器电路响应于提早参考时钟边沿误差而断言误差信号，其中所述参考时钟窗口检测器电路在提早时间窗口期满之前检测参考时钟边沿；
其中每个参考时钟窗口检测器电路响应于推迟参考时钟边沿误差而断言所述误差信号，其中所述参考时钟窗口检测器电路在推迟时间窗口期满之后检测参考时钟边沿；
其中每个参考时钟窗口检测器电路包括：
第一计数器，其用于在与所述提早时间窗口对应的时间段内对采样时钟计数，以及第二计数器，其用于在与所述推迟时间窗口对应的时间段内对所述采样时钟计数。
2.根据权利要求1所述的电路，其中每个参考时钟窗口检测器电路还包括数字电路，其耦合到第一计数器的输出和第二计数器的输出以生成所述误差信号，所述数字电路包括多个触发器。
3.根据权利要求2所述的电路，其中所述数字电路包括耦合到所述第一计数器的所述输出的第一触发器和耦合到所述第二计数器的所述输出的第二触发器。
4.一种电路，其包括：
选择电路，其经耦合以接收多个参考时钟，所述选择电路由控制信号控制，以输出所述多个参考时钟中的一个；
锁相环，其耦合到所述选择电路的输出，并且使用来自所述选择电路的输出参考时钟，用于对来自所述锁相环的输出时钟进行锁相；以及
多个参考时钟窗口检测器电路，每个参考时钟窗口检测器电路经耦合以接收所述多个参考时钟中的单独一个，并且其中每个参考时钟窗口检测器电路响应于提早参考时钟边沿误差而断言误差信号，其中所述参考时钟窗口检测器电路在提早时间窗口期满之前检测参考时钟边沿；
其中每个参考时钟窗口检测器电路响应于推迟参考时钟边沿误差而断言所述误差信号，其中所述参考时钟窗口检测器电路在推迟时间窗口期满之后检测参考时钟边沿；
其中每个参考时钟窗口检测器电路包括第一计数器和第二计数器，并且所述第一计数器利用与所述第二计数器不同的计数值被编程。
5.一种电路，其包括：
选择电路，其经耦合以接收多个参考时钟，所述选择电路由控制信号控制，以输出所述多个参考时钟中的一个；
锁相环，其耦合到所述选择电路的输出，并且使用来自所述选择电路的输出参考时钟，用于对来自所述锁相环的输出时钟进行锁相；以及
多个参考时钟窗口检测器电路，每个参考时钟窗口检测器电路经耦合以接收所述多个参考时钟中的单独一个，并且其中每个参考时钟窗口检测器电路响应于提早参考时钟边沿误差而断言误差信号，其中所述参考时钟窗口检测器电路在提早时间窗口期满之前检测参考时钟边沿；
其中每个参考时钟窗口检测器电路响应于推迟参考时钟边沿误差而断言所述误差信号，其中所述参考时钟窗口检测器电路在推迟时间窗口期满之后检测参考时钟边沿；
其中每个参考时钟窗口检测器电路包括：
第一触发器，其用于响应于所述提早参考时钟边沿误差而生成提早标志；
第二触发器，其用于响应于所述推迟参考时钟边沿误差而生成推迟标志；以及逻辑门，其耦合到所述第一触发器和所述第二触发器二者，所述逻辑门用于生成所述误差信号。
6.根据权利要求5所述的电路，其中所述逻辑门包括或门。
7.一种电路，其包括：
选择电路，其经耦合以接收多个参考时钟，所述选择电路由控制信号控制，以输出所述多个参考时钟中的一个；
锁相环，其耦合到所述选择电路的输出，并且使用来自所述选择电路的输出参考时钟，用于对来自所述锁相环的输出时钟进行锁相；以及
多个参考时钟窗口检测器电路，每个参考时钟窗口检测器电路经耦合以接收所述多个参考时钟中的单独一个，并且其中每个参考时钟窗口检测器电路响应于提早参考时钟边沿误差而断言误差信号，其中所述参考时钟窗口检测器电路在提早时间窗口期满之前检测参考时钟边沿；以及
耦合所述多个参考时钟窗口检测器电路的有限状态机，所述有限状态机将向所述选择电路断言所述控制信号，以响应于由所述参考时钟窗口检测器电路断言的误差信号，选择与当前选择的参考时钟不同的参考时钟用于所述锁相环，所述参考时钟窗口检测器电路经耦合以接收所述当前选择的参考时钟；
其中每个参考时钟窗口检测器电路响应于推迟参考时钟边沿误差而断言所述误差信号，其中所述参考时钟窗口检测器电路在推迟时间窗口期满之后检测参考时钟边沿。
8.一种电路，其包括：
第一计数器，其包括第一时钟输入、第一负载输入和第一计数输出；
第二计数器，其包括第二时钟输入、第二负载输入和第二计数输出，所述第一时钟输入和所述第二时钟输入经耦合以接收相同的采样时钟，以及所述第一负载输入和所述第二负载输入经耦合以接收参考时钟；
数字电路，其耦合到所述第一计数输出和所述第二计数输出，所述数字电路响应于在所述第一计数器到达其终端计数之前接收所述参考时钟的时钟边沿而生成误差信号；以及所述数字电路用于响应于在所述第二计数器到达其终端计数之后接收所述参考时钟的时钟边沿而生成所述误差信号。
9.根据权利要求8所述的电路，其中所述第一计数器和所述第二计数器用于针对所述采样时钟的不同数量的边沿进行计数。
10.根据权利要求8所述的电路，其中所述数字电路包括经耦合以接收所述第一计数输出的第一触发器和经耦合以接收所述第二计数输出的第二触发器。
11.根据权利要求8所述的电路，还包括：
第一触发器，其用于响应于在所述第一计数器到达其终端计数之前出现的参考时钟边沿而生成第一标志；以及
第二触发器，其用于响应于在所述第二计数器到达其终端计数之后出现的参考时钟边沿而生成第二标志。
12.根据权利要求11所述的电路，还包括耦合到所述第一触发器和所述第二触发器二者的逻辑门，所述逻辑门用于响应于所述第一标志或所述第二标志的断言而生成误差信号。
13.根据权利要求12所述的电路，其中所述逻辑门包括或门。
14.根据权利要求8所述的电路，还包括锁相环，其经耦合以接收所述参考时钟。
15.根据权利要求8所述的电路，其中所述第一计数器和所述第二计数器包括倒计数计数器。
16.一种方法，其包括：
检测与在第一计数器期满之前出现的参考时钟的第一边沿对应的第一误差条件；
检测与在第二计数器期满之后出现的所述参考时钟的第二边沿对应的第二误差条件；
响应于检测到所述第一误差条件而断言误差信号；以及
响应于检测到所述第二误差条件而断言所述误差信号。
17.根据权利要求16所述的方法，其中检测所述第一误差条件包括致使第一计数器针对第一时间窗口进行计数，并且其中检测所述第二误差条件包括致使第二计数器针对与所述第一时间窗口不同长度的第二时间窗口进行计数。
18.根据权利要求16所述的方法，还包括基于所述误差信号选择不同的参考时钟用于锁相环。