一种基于GaAs HEMT工艺的正压转负压逻辑电路专利检索-基本电子电路专利检索查询-专利查询网

一种基于GaAs HEMT工艺的正压转负压逻辑电路
申请号	CN201910603255.X	申请日	2019-07-05	公开(公告)号	CN110247651B	公开(公告)日	2024-04-30
申请人	中国电子科技集团公司第二十四研究所;			发明人	何峥嵘; 王国强; 刘成鹏; 蒲颜; 熊翼通; 潘少俊;
摘要	本发明提供一种基于GaAs HEMT工艺的正压转负压逻辑电路，本发明的正压转负压逻辑电路通过输入电平位移电路单元、缓冲电路单元、同相逻辑输出电路单元及反相逻辑输出电路单元的结构设计，就可以将输入的正压逻辑信号转换为输出互补(一同相、一反相)的两个负压逻辑信号，转换结构简单，转换效率高；且各电路单元均基于GaAs HEMT工艺设计，使得该正压转负压逻辑电路能与射频开关、数控衰减器、数控移相器等单片微波集成电路直接单元芯片集成，促进了单片微波集成电路系统应用的简化、小型化，并降低了其功耗。
权利要求	1.一种基于GaAs HEMT工艺的正压转负压逻辑电路，其特征在于，包括：输入电平位移电路单元，对输入的正压逻辑信号进行逻辑转换，得到第一负压逻辑信号；缓冲电路单元，对所述第一负压逻辑信号进行缓冲和整形，得到第二负压逻辑信号；同相逻辑输出电路单元，对所述第二负压逻辑信号进行相位调整，得到第三负压逻辑信号，所述第三负压逻辑信号与所述正压逻辑信号同相；反相逻辑输出电路单元，对所述第二负压逻辑信号进行相位调整，得到第四负压逻辑信号，所述第四负压逻辑信号与所述正压逻辑信号反相；其中，所述输入电平位移电路单元包括：多个二极管，所述正压逻辑信号接第一个二极管的正极，第一个二极管与其余二极管依次同向串联，最后一个二极管的负极接第一节点；第一电阻，其一端接所述第一节点、另一端接负电源端，所述负电源端提供负压电平，所述负压电平的绝对值等于所述正压逻辑信号的高电平；所述第一节点作为所述输入电平位移电路单元的输出端，所述第一节点处的信号为所述第一负压逻辑信号；其中，所述输入电平位移电路单元、缓冲电路单元、同相逻辑输出电路单元及反相逻辑输出电路单元均为基于GaAs HEMT工艺的电路单元，所述多个二极管均为GaAs基二极管；其中，所述缓冲电路单元包括第二电阻、第三电阻及第一HEMT晶体管，所述第二电阻的一端接所述第一节点，所述第二电阻的另一端接所述第一HEMT晶体管的栅极，所述第一HEMT晶体管的源极接所述负电源端，所述第一HEMT晶体管的漏极接第二节点，所述第三电阻的一端接所述第二节点，所述第三电阻的另一端接地，所述第二节点作为所述缓冲电路单元的输出端，所述第二节点处的信号为所述第二负压逻辑信号。 2.根据权利要求1所述的基于GaAs HEMT工艺的正压转负压逻辑电路，其特征在于，所述同相逻辑输出电路单元包括第四电阻及第二HEMT晶体管；所述第二HEMT晶体管的栅极接所述第二节点，所述第二HEMT晶体管的源极接所述负电源端，所述第二HEMT晶体管的漏极接第三节点；所述第四电阻的一端接所述第三节点，所述第四电阻的另一端接地；其中，所述第三节点作为所述同相逻辑输出电路单元的输出端，所述第三节点处的信号为所述第三负压逻辑信号。 3.根据权利要求2所述的基于GaAs HEMT工艺的正压转负压逻辑电路，其特征在于，所述反相逻辑输出电路单元包括第五电阻、第六电阻、第三HEMT晶体管及第四HEMT晶体管；所述第三HEMT晶体管的栅极接所述第二节点，所述第三HEMT晶体管的源极接所述负电源端，所述第三HEMT晶体管的漏极接第四节点；所述第五电阻的一端接所述第四节点，所述第五电阻的另一端接地；所述第四HEMT晶体管的栅极接所述第四节点，所述第四HEMT晶体管的源极接所述负电源端，所述第四HEMT晶体管的漏极接第五节点；所述第六电阻的一端接所述第五节点，所述第六电阻的另一端接地；其中，所述第五节点作为所述反相逻辑输出电路单元的输出端，所述第五节点处的信号为所述第四负压逻辑信号。 4.根据权利要求3所述的基于GaAs HEMT工艺的正压转负压逻辑电路，其特征在于，所述第一HEMT晶体管、第二HEMT晶体管、第三HEMT晶体管及第四HEMT晶体管均为增强型HEMT晶体管。 5.根据权利要求4所述的基于GaAs HEMT工艺的正压转负压逻辑电路，其特征在于，所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及第六电阻的阻值均大于等于第一阈值。
说明书全文	一种基于GaAs HEMT工艺的正压转负压逻辑电路技术领域 [0001] 本发明涉及半导体集成电路设计技术领域，尤其是涉及一种基于GaAs HEMT工艺的正压转负压逻辑电路。背景技术 [0002] 在射频开关、数控衰减器、数控移相器等控制型单片微波集成电路中，控制逻辑电路是必不可少的单元电路，用于实现开关通断、衰减量/相移量切换等数字逻辑控制功能。由于GaAs基HEMT晶体管具有特征频率高、开关速度快、噪声性能好、输出功率高等显著特点，目前主流的单片微波集成电路都采用GaAs HEMT工艺。 [0003] 如图1所示，增强型GaAs基HEMT晶体管的开启阈值为正压，Vgs≥1V足以使漏源开启、Vgs≤0V使漏源关断；耗尽型GaAs基HEMT晶体管的开启阈值为负压，Vgs＝0V就足以使漏源开启、Vgs≤‑1V才能使漏源关断。目前的控制型单片微波集成电路基本上都采用耗尽型GaAs基HEMT晶体管，故其数字控制信号通常只能采用负压逻辑信号(如：0V/On、‑3V/Off)。而在实际产品应用中，系统提供的控制信号一般为正压逻辑信号(如：3V/On、0V/Off)，如果要实现负压逻辑控制，只能在系统中额外增加基于CMOS工艺的逻辑转换器件，先将正压逻辑信号转换为负压逻辑信号，再输入到单片微波集成电路的控制端。但是，由于GaAs HEMT工艺与CMOS工艺不兼容，无法实现单芯片集成，只能二次集成，导致系统复杂度和体积增大、成本提高，同时，新增器件也增加了系统的功耗。发明内容 [0004] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于GaAs HEMT工艺的正压逻辑信号转负压逻辑信号的技术方案，使得正压转负压逻辑转换电路在有效转换的同时，可直接与单片微波集成电路单元芯片集成。 [0005] 为实现上述目的及其它相关目的，本发明提供一种基于GaAs HEMT工艺的正压转负压逻辑电路，包括： [0006] 输入电平位移电路单元，对输入的正压逻辑信号进行电平位移，得到第一负压逻辑信号； [0007] 缓冲电路单元，对所述第一负压逻辑信号进行缓冲和整形，得到第二负压逻辑信号； [0008] 同相逻辑输出电路单元，对所述第二负压逻辑信号进行相位调整，得到第三负压逻辑信号，所述第三负压逻辑信号与所述正压逻辑信号同相； [0009] 反相逻辑输出电路单元，对所述第二负压逻辑信号进行相位调整，得到第四负压逻辑信号，所述第四负压逻辑信号与所述正压逻辑信号反相； [0010] 可选地，所述输入电平位移电路单元、缓冲电路单元、同相逻辑输出电路单元及反相逻辑输出电路单元均为基于GaAs HEMT工艺的电路单元。 [0011] 可选地，所述输入电平位移电路单元包括： [0012] 多个二极管，所述正压逻辑信号接第一个所述二极管的正极，第一个所述二极管与其余所述二极管依次同向串联，最后一个所述二极管的负极接第一节点； [0013] 第一电阻，其一端接所述第一节点、另一端接负电源端； [0014] 其中，所述第一节点作为所述输入电平位移电路单元的输出端，所述第一节点处的信号为所述第一负压逻辑信号。 [0015] 可选地，多个所述二极管均为GaAs基二极管。 [0016] 可选地，所述缓冲电路单元包括第二电阻、第三电阻及第一HEMT晶体管；所述第二电阻的一端接所述第一节点，所述第二电阻的另一端接所述第一HEMT晶体管的栅极；所述第一HEMT晶体管的源极接所述负电源端，所述第一HEMT晶体管的漏极接第二节点；所述第三电阻的一端接所述第二节点，所述第三电阻的另一端接地； [0017] 其中，所述第二节点作为所述缓冲电路单元的输出端，所述第二节点处的信号为所述第二负压逻辑信号。 [0018] 可选地，所述同相逻辑输出电路单元包括第四电阻及第二HEMT晶体管；所述第二HEMT晶体管的栅极接所述第二节点，所述第二HEMT晶体管的源极接所述负电源端，所述第二HEMT晶体管的漏极接第三节点；所述第四电阻的一端接所述第三节点，所述第四电阻的另一端接地； [0019] 其中，所述第三节点作为所述同相逻辑输出电路单元的输出端，所述第三节点处的信号为所述第三负压逻辑信号。 [0020] 可选地，所述反相逻辑输出电路单元包括第五电阻、第六电阻、第三HEMT晶体管及第四HEMT晶体管；所述第三HEMT晶体管的栅极接所述第二节点，所述第三HEMT晶体管的源极接所述负电源端，所述第三HEMT晶体管的漏极接第四节点；所述第五电阻的一端接所述第四节点，所述第五电阻的另一端接地；所述第四HEMT晶体管的栅极接所述第四节点，所述第四HEMT晶体管的源极接所述负电源端，所述第四HEMT晶体管的漏极接第五节点；所述第六电阻的一端接所述第五节点，所述第六电阻的另一端接地； [0021] 其中，所述第五节点作为所述反相逻辑输出电路单元的输出端，所述第五节点处的信号为所述第四负压逻辑信号。 [0022] 可选地，所述负电源端提供负压电平，所述负压电平的绝对值等于所述正压逻辑信号的高电平。 [0023] 可选地，所述第一HEMT晶体管、第二HEMT晶体管、第三HEMT晶体管及第四HEMT晶体管均为增强型HEMT晶体管。 [0024] 可选地，所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及第六电阻的阻值均大于等于第一阈值。 [0025] 如上所述，本发明的正压转负压逻辑电路，具有以下有益效果： [0026] 1)、通过输入电平位移电路单元、缓冲电路单元、同相逻辑输出电路单元及反相逻辑输出电路单元的结构设计，就可以将输入的正压逻辑信号转换为输出互补的两个负压逻辑信号(一与正压逻辑信号同相、一与正压逻辑信号反相)，转换结构简单，转换效率高； [0027] 2)、该正压转负压逻辑电路基于GaAs HEMT工艺，与GaAs HEMT工艺兼容，使得其能与单片微波集成电路的单元芯片直接集成，促进了单片微波集成电路系统应用的简化、小型化，并降低了功耗。附图说明 [0028] 图1显示为两种HEMT管的漏源电流Ids随栅源电压Vgs的变化示意图。 [0029] 图2显示为本发明实施例一中正压转负压逻辑电路的示意图。 [0030] 图3显示为本发明实施例二中正压转负压逻辑电路的示意图。 [0031] 附图标号说明 [0032] 1 输入电平位移电路单元 [0033] 2 缓冲电路单元 [0034] 3 同相逻辑输出电路单元 [0035] 4 反相逻辑输出电路单元 [0036] D1 第一二极管 [0037] D2 第二二极管 [0038] D3 第三二极管 [0039] D4 第四二极管 [0040] D5 第五二极管 [0041] D6 第六二极管 [0042] D7 第七二极管 [0043] D8 第八二极管 [0044] R1 第一电阻 [0045] R2 第二电阻 [0046] R3 第三电阻 [0047] R4 第四电阻 [0048] R5 第五电阻 [0049] R6 第六电阻 [0050] T1 第一HEMT管 [0051] T2 第二HEMT管 [0052] T3 第三HEMT管 [0053] T4 第四HEMT管 [0054] Vin 正压逻辑信号 [0055] V1 第一负压逻辑信号 [0056] V2 第二负压逻辑信号 [0057] Vout+ 第三负压逻辑信号 [0058] Vout‑ 第四负压逻辑信号 [0059] Vd 第四节点的信号 [0060] VEE 负电源端 [0061] GND 地 [0062] a 第一节点 [0063] b 第二节点 [0064] c 第三节点 [0065] d 第四节点 [0066] e 第五节点具体实施方式 [0067] 如前述在背景技术中所提及的，现有的控制型单片微波集成电路基本上都采用耗尽型HEMT晶体管作为开关，其对应的数字控制信号通常只能采用负压逻辑信号(如：0V/On、‑3V/Off)，而在实际产品应用中，系统提供的控制信号一般为正压逻辑信号(如：3V/On、0V/Off)，如果要实现负压逻辑信号控制，只能在系统中额外增加基于CMOS工艺的逻辑转换器件，先将正压逻辑信号转换为负压逻辑信号，再输入到对应的控制端。 [0068] 而由于GaAs HEMT工艺与CMOS工艺不兼容、无法实现单芯片集成，只能二次集成，导致系统复杂度和体积增大、成本提高，此外新增器件也增加了系统的功耗。 [0069] 基于此，本发明提出一种基于GaAs HEMT工艺的正压转负压逻辑电路，其包括依次相连接的输入电平位移电路单元、缓冲电路单元、同相逻辑输出电路单元及反相逻辑输出电路单元，所述输入电平位移电路单元将输入的正压逻辑信号通过电平位移初步转换为负压信号，所述负压信号先经所述缓冲电路单元提升驱动能力，再经同相逻辑输出电路单元及反相逻辑输出电路单元进行相位调整，最后输出得到互补的负压逻辑信号。 [0070] 由此可知，在实现正压逻辑信号转负压逻辑信号的同时，该逻辑电路的工艺与单片微波集成电路系统的GaAs HEMT工艺兼容，使得其能与单片射频微波集成电路的单元芯片直接集成，促进了单片微波集成电路系统应用的简化、小型化，并降低了功耗。 [0071] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。 [0072] 请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。 [0073] 实施例一 [0074] 详细地，如图2所示，所述基于GaAs HEMT工艺的正压转负压逻辑电路包括： [0075] 输入电平位移电路单元1，对输入的正压逻辑信号Vin进行电平位移，得到第一负压逻辑信号V1； [0076] 缓冲电路单元2，对第一负压逻辑信号V1进行缓冲和整形，得到第二负压逻辑信号V2； [0077] 同相逻辑输出电路单元3，对第二负压逻辑信号V2进行相位调整，得到第三负压逻辑信号Vout+，第三负压逻辑信号Vout+与正压逻辑信号Vin同相； [0078] 反相逻辑输出电路单元4，对第二负压逻辑信号V2进行相位调整，得到第四负压逻辑信号Vout‑，第四负压逻辑信号Vout‑与正压逻辑信号Vin反相； [0079] 其中，输入电平位移电路单元1、缓冲电路单元2、同相逻辑输出电路单元3及反相逻辑输出电路单元4均为基于GaAs HEMT工艺的电路单元。 [0080] 本发明实施例将“3V/On、0V/Off”的正压逻辑信号Vin(即其高电平为3V、低电平为0V)转换为“0V/On、‑3V/Off”的负压逻辑信号(即其高电平为0V、低电平为‑3V)。 [0081] 更详细地，如图2所示，输入电平位移电路单元1包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5及第一电阻R1，正压逻辑信号Vin接第一二极管D1的正极，第一二极管D1与其余二极管依次同向串联，即第一二极管D1的负极接第二二极管D2的正极，第二二极管D2的负极接第三二极管D3的正极，第三二极管D3的负极与第四二极管D4的正极，第四二极管D4的负极接第五二极管D5的正极，第五二极管D5的负极接第一节点a；第一电阻R1的一端接第一节点a、另一端接负电源端VEE。 [0082] 其中，第一二极管D1的正极作为输入电平位移电路单元1的输入端(也是整个电路的输入端)，第一节点a作为输入电平位移电路单元1的输出端，第一节点处a的信号即为第一负压逻辑信号V1。 [0083] 进一步地，负电源端VEE提供一负压电平，所述负压电平的绝对值等于正压逻辑信号Vin的高电平，在本发明实施例中，正压逻辑信号Vin的高电平为3V，则负电源端VEE提供的负压电平为‑3V。 [0084] 可选地，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4及第五二极管D5均为GaAs基二极管，对应的正向导通压降VT为0.7V。可以理解的是，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4及第五二极管D5可为不同型号的GaAs基二极管，正向导通压降VT可能不一样，二极管的个数相应地发生变化，视情况适当选择，在此不再赘述。 [0085] 更详细地，如图2所示，缓冲电路单元2包括第二电阻R2、第三电阻R3及第一HEMT晶体管T1；第二电阻R2的一端接第一节点a，第二电阻R2的另一端接第一HEMT晶体管T1的栅极；第一HEMT晶体管T1的源极接负电源端VEE，第一HEMT晶体管T1的漏极接第二节点b；第三电阻R3的一端接第二节点b，第三电阻R3的另一端接地GND。 [0086] 其中，第一节点a作为缓冲电路单元2的输入端，第二节点b作为缓冲电路单元2的输出端，第二节点b处的信号为第二负压逻辑信号V2。 [0087] 更详细地，同相逻辑输出电路单元3包括第四电阻R4及第二HEMT晶体管T2；第二HEMT晶体管T2的栅极接第二节点b，第二HEMT晶体管T2的源极接负电源端VEE，第二HEMT晶体管T2的漏极接第三节点c；第四电阻R4的一端接第三节点c，第四电阻R4的另一端接地GND。 [0088] 其中，第二节点b作为同相逻辑输出电路单元3的输入端，第三节点c作为同相逻辑输出电路单元3的输出端，第三节点c处的信号为第三负压逻辑信号Vout+。 [0089] 更详细地，反相逻辑输出电路单元4包括第五电阻R5、第六电阻R6、第三HEMT晶体管T3及第四HEMT晶体管T4；第三HEMT晶体管T3的栅极接第二节点b，第三HEMT晶体管T3的源极接负电源端VEE，第三HEMT晶体管T3的漏极接第四节点d；第五电阻R5的一端接第四节点d，第五电阻R5的另一端接地GND；第四HEMT晶体管T4的栅极接第四节点d，第四HEMT晶体管T4的源极接负电源端VEE，第四HEMT晶体管T4的漏极接第五节点e；第六电阻R6的一端接第五节点e，第六电阻R6的另一端接地GND。 [0090] 其中，第二节点b作为反相逻辑输出电路单元4的输入端，第五节点e作为反相逻辑输出电路单元4的输出端，第五节点e处的信号为第四负压逻辑信号Vout‑。 [0091] 进一步地，第一HEMT晶体管T1、第二HEMT晶体管T2、第三HEMT晶体管T3及第四HEMT晶体管T4均为增强型HEMT晶体管；可选地，第一HEMT晶体管T1、第二HEMT晶体管T2、第三HEMT晶体管T3及第四HEMT晶体管T4均为GaAs基HEMT晶体管。如图1所示，对GaAs基的增强型HEMT晶体管而言，Vgs≤0时漏源关断，Vgs≥1时漏源开启。 [0092] 进一步地，第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5及第六电阻R6的阻值均大于等于第一阈值10kΩ，即第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5及第六电阻R6的均为10kΩ量级及以上的大电阻。 [0093] 详细地，所述正压转负压逻辑电路的工作原理如下： [0094] (1)当输入的正压逻辑信号Vin为3V的高电平时，串联的第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4及第五二极管D5的两端压差足够，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4及第五二极管D5均导通，第一节点处a的第一负压逻辑信号V1＝3–VT5＝‑0.5V；与此对应的，第一HEMT晶体管T1的栅源电压Vgs＝V1–VEE＝2.5V，第一HEMT晶体管T1的漏源开启，第二节点b处的第二负压逻辑信号V2＝VEE＝‑3V；第二HEMT晶体管T2的栅源电压Vgs＝V2–VEE＝0V，第二HEMT晶体管T2的漏源关断，第三节点c处的第三负压逻辑信号Vout+＝GND＝0V；第三HEMT晶体管T3的栅源电压Vgs＝V2–VEE＝0V，第三HEMT晶体管T3的漏源关断，第四节点d处的信号为Vd＝GND＝0V；第四HEMT晶体管T4的栅源电压Vgs＝Vd–VEE＝3V，第四HEMT晶体管T4的漏源开启，第五节点e处的第四负压逻辑信号为Vout‑＝VEE＝‑3V。 [0095] (2)当输入的正压逻辑信号Vin为0V的低电平时，串联的第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4及第五二极管D5的两端压差不足，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4及第五二极管D5均截止，第一节点处a的第一负压逻辑信号V1＝VEE＝‑3V；与此对应的，第一HEMT晶体管T1的栅源电压Vgs＝V1–VEE＝0V，第一HEMT晶体管T1的漏源关断，第二节点b处的第二负压逻辑信号V2＝GND＝0V；第二HEMT晶体管T2的栅源电压Vgs＝V2–VEE＝3V，第二HEMT晶体管T2的漏源开启，第三节点c处的第三负压逻辑信号Vout+＝VEE＝‑3V；第三HEMT晶体管T3的栅源电压Vgs＝V2–VEE＝3V，第三HEMT晶体管T3的漏源开启，第四节点d处的信号为Vd＝VEE＝‑3V；第四HEMT晶体管T4的栅源电压Vgs＝Vd–VEE＝0V，第四HEMT晶体管T4的漏源关断，第五节点e处的第四负压逻辑信号为Vout‑＝GND＝0V。 [0096] 基于上述分析可知，通过所述正压转负压逻辑电路，将“3V/0V”的正压逻辑信号Vin同时转换成了同相的“0V/‑3V”的第三负压逻辑信号Vout+、反相的“‑3V/0V”的第四负压逻辑信号Vout‑。所述正压转负压逻辑电路的结构简单，转换效率高，可同时将正压逻辑信号转换成同相和反相的两个负压逻辑信号。且所述正压转负压逻辑电路只采用了基于GaAs HEMT工艺的HEMT晶体管、二极管和电阻，没有采用CMOS晶体管等硅基器件，所述正压转负压逻辑电路的工艺与单片微波集成电路的GaAs HEMT工艺兼容，使得其能与单片微波集成电路的单元芯片直接集成，促进了单片微波集成电路系统应用的简化、小型化，并降低了功耗。 [0097] 实施例二 [0098] 实施例一针对的是“3V/On、0V/Off”的正压逻辑信号Vin(即其高电平为3V、低电平为0V)的转换，而对于其它规格的正压逻辑信号Vin的转换与实施例一类似，本发明实施例二将“5V/On、0V/Off”的正压逻辑信号Vin(即其高电平为5V、低电平为0V)转换为“0V/On、‑5V/Off”的负压逻辑信号(即其高电平为0V、低电平为‑5V)。 [0099] 详细地，如图3所示，本发明实施例中的基于GaAs HEMT工艺的正压转负压逻辑电路同样包括： [0100] 输入电平位移电路单元1，对输入的正压逻辑信号Vin进行电平位移，得到第一负压逻辑信号V1； [0101] 缓冲电路单元2，对第一负压逻辑信号V1进行缓冲和整形，得到第二负压逻辑信号V2； [0102] 同相逻辑输出电路单元3，对第二负压逻辑信号V2进行相位调整，得到第三负压逻辑信号Vout+，第三负压逻辑信号Vout+与正压逻辑信号Vin同相； [0103] 反相逻辑输出电路单元4，对第二负压逻辑信号V2进行相位调整，得到第四负压逻辑信号Vout‑，第四负压逻辑信号Vout‑与正压逻辑信号Vin反相； [0104] 其中，输入电平位移电路单元1、缓冲电路单元2、同相逻辑输出电路单元3及反相逻辑输出电路单元4均为基于GaAs HEMT工艺的电路单元。 [0105] 更详细地，如图3所示，输入电平位移电路单元1包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6、第七二极管D7、第八二极管D8以及第一电阻R1，正压逻辑信号Vin接第一二极管D1的正极，第一二极管D1与其余二极管依次同向串联，即第一二极管D1的负极接第二二极管D2的正极，第二二极管D2的负极接第三二极管D3的正极，第三二极管D3的负极与第四二极管D4的正极，第四二极管D4的负极接第五二极管D5的正极，第五二极管D5的负极接第六二极管D6的正极，第六二极管D6的负极接第七二极管D7的正极，第七二极管D7的负极与第八二极管D8的正极，第八二极管D8的负极接第一节点a；第一电阻R1的一端接第一节点a、另一端接负电源端VEE。 [0106] 详细地，如图3所示，本发明实施例中缓冲电路单元2、同相逻辑输出电路单元3以及反相逻辑输出电路单元4的具体结构同实施例一，在此不再赘述。 [0107] 需要注意的是，在本发明实施例中，正压逻辑信号Vin的高电平为5V，负电源端VEE提供的负压电平相应地取‑5V。 [0108] 同样地，本发明实施例中正压转负压逻辑电路的工作原理如下： [0109] (1)当输入的正压逻辑信号Vin为5V的高电平时，串联的第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6、第七二极管D7及第八二极管D80两端压差足够，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6、第七二极管D7及第八二极管D8均导通，第一节点处a的第一负压逻辑信号V1＝5–VT8＝‑0.6V；与此对应的，第一HEMT晶体管T1的栅源电压Vgs＝V1–VEE＝4.4V，第一HEMT晶体管T1的漏源开启，第二节点b处的第二负压逻辑信号V2＝VEE＝‑5V；第二HEMT晶体管T2的栅源电压Vgs＝V2–VEE＝0V，第二HEMT晶体管T2的漏源关断，第三节点c处的第三负压逻辑信号Vout+＝GND＝0V；第三HEMT晶体管T3的栅源电压Vgs＝V2–VEE＝0V，第三HEMT晶体管T3的漏源关断，第四节点d处的信号为Vd＝GND＝0V；第四HEMT晶体管T4的栅源电压Vgs＝Vd–VEE＝5V，第四HEMT晶体管T4的漏源开启，第五节点e处的第四负压逻辑信号为Vout‑＝VEE＝‑5V。 [0110] (2)、当输入的正压逻辑信号Vin为0V的低电平时，串联的第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6、第七二极管D7及第八二极管D8两端压差不足，第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6、第七二极管D7及第八二极管D8均截止，第一节点处a的第一负压逻辑信号V1＝VEE＝‑5V；与此对应的，第一HEMT晶体管T1的栅源电压Vgs＝V1–VEE＝0V，第一HEMT晶体管T1的漏源关断，第二节点b处的第二负压逻辑信号V2＝GND＝0V；第二HEMT晶体管T2的栅源电压Vgs＝V2–VEE＝5V，第二HEMT晶体管T2的漏源开启，第三节点c处的第三负压逻辑信号Vout+＝VEE＝‑5V；第三HEMT晶体管T3的栅源电压Vgs＝V2–VEE＝5V，第三HEMT晶体管T3的漏源开启，第四节点d处的信号为Vd＝VEE＝‑5V；第四HEMT晶体管T4的栅源电压Vgs＝Vd–VEE＝0V，第四HEMT晶体管T4的漏源关断，第五节点e处的第四负压逻辑信号为Vout‑＝GND＝0V。 [0111] 基于上述分析可知，通过所述正压转负压逻辑电路，将“5V/0V”的正压逻辑信号Vin同时转换成了同相的“0V/‑5V”的第三负压逻辑信号Vout+、反相的“‑5V/0V”的第四负压逻辑信号Vout‑。 [0112] 可以理解的是，本发明实施例中的输入电平位移电路单元1也可以包含六个、九个等其它数目的二极管，可根据每个二极管的正向导通压降VT和正压逻辑信号Vin的高电平大小灵活选择。 [0113] 综上所述，本发明的正压转负压逻辑电路通过输入电平位移电路单元、缓冲电路单元、同相逻辑输出电路单元及反相逻辑输出电路单元的结构设计，就可以将输入的正压逻辑信号转换为输出互补(一同相、一反相)的两个负压逻辑信号，转换结构简单，转换效率高；且各电路单元均基于GaAs HEMT工艺设计，使得该正压转负压逻辑电路能与射频开关、数控衰减器、数控移相器等单片微波集成电路直接单元芯片集成，促进了单片微波集成电路系统应用的简化、小型化，并降低了其功耗。 [0114] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

意见反馈