升压变换器 |
|||||||
| 申请号 | CN202410067227.1 | 申请日 | 2024-01-16 | 公开(公告)号 | CN118040607A | 公开(公告)日 | 2024-05-14 |
| 申请人 | 上海灿瑞科技股份有限公司; | 发明人 | 请求不公布姓名; 请求不公布姓名; 请求不公布姓名; | ||||
| 摘要 | 本 发明 涉及一种升压变换器，包括第一晶体管、第二晶体管和第三晶体管，第一晶体管和第二晶体管均为NMOS管，第三晶体管为PMOS管，第一晶体管作为 开关 管，第二晶体管作为续 流管 ，第三晶体管作为防直通管，第三晶体管的源极与第二晶体管的漏极相连，第三晶体管的漏极形成为输出端，并与负载和输出电容相连。本发明的升压变换器，采用PMOS管作为防直通管，由于PMOS管的体 二极管 方向为 输出 电压 到输入电压，因此可以在输出电压低于输入电压时实现关断功能，从而在直通模式下实现重载和 短路 的限流保护。 | ||||||
| 权利要求 | 1.一种升压变换器，其特征在于，包括输入电源、电感、第一晶体管、第二晶体管、第三晶体管、输出电容、负载、第一驱动电路、第二驱动电路、第三驱动电路和逻辑电路，所述输出电源的负极接地，所述输出电源的正极连接所述电感的一端，所述电感的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连，所述第一晶体管的源极接地，所述第一晶体管的栅极与所述第一驱动电路的输出端相连，所述第一驱动电路的输入端与所述逻辑电路相连，所述第二晶体管的栅极与所述第二驱动电路的输出端相连，所述第二驱动电路的输入端与所述逻辑电路相连，所述第二晶体管的漏极与所述第三晶体管的源极相连，所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连，所述第三晶体管的栅极与所述第三驱动电路的输出端相连，所述第三驱动电路的输入端与所述逻辑电路相连，所述输出电容的另一端和负载的另一端均接地，所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号，所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号，所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号，所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号，所述第一晶体管和所述第二晶体管均为NMOS管，所述第三晶体管为PMOS管。 |
||||||
| 说明书全文 | 升压变换器技术领域背景技术[0003] 如图1所示，现有的升压变换器包括输入电源Vin、电感L1、第一晶体管M1、第二晶体管M2，输出电容Cout、负载Rload，输出电源(其输出电压为Vin)的负极接地，输出电源Vin的正极连接电感L1的一端，电感L1的另一端分别连接第一晶体管M1的漏极和第二晶体管M2的源极，第一晶体管M1的源极接地，第一晶体管M1的栅极连接第一驱动电路210的输出端，第一驱动电路210的输入端连接逻辑电路100，第二晶体管M2的栅极连接第二驱动电路220的输出端，第二驱动电路220的输入端连接逻辑电路100，第二晶体管M2的漏极分别连接输出电容Cout的一端和负载Rload的一端，输出电容Cout的另一端和负载Rload的另一端均接地；第一晶体管M1和第二晶体管M2均为NMOS管(即N型晶体管)，第一晶体管M1作为开关管，第二晶体管M2作为续流管。当开关管M1关闭，续流管M2打开时，升压变换器工作在直通模式，当开关管M1和续流管M2交替开关时，升压变换器工作在升压模式，可通过给电感充放电荷，实现输出的升压功能。逻辑电路100用于分别向第一驱动电路210和第二驱动电路220输入第一逻辑信号mlg和第二逻辑信号mug，第一驱动电路210根据第一逻辑信号mlg输出第一驱动信号Drv_mlg，第二驱动电路220根据第二逻辑信号mug输出第二驱动信号Drv_mug，第一驱动信号Drv_mlg用于控制第一晶体管M1的开关，第二驱动信号Drv_mug用于驱动第二晶体管M2的开关。 发明内容[0005] 本发明的目的在于提供一种升压变换器，以在输出电压低于输入电压时实现关断功能，从而在直通模式下实现重载和短路的限流保护。 [0006] 基于上述目的，本发明提供一种升压变换器，包括输入电源、电感、第一晶体管、第二晶体管、第三晶体管、输出电容、负载、第一驱动电路、第二驱动电路、第三驱动电路和逻辑电路，所述输出电源的负极接地，所述输出电源的正极连接所述电感的一端，所述电感的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连，所述第一晶体管的源极接地，所述第一晶体管的栅极与所述第一驱动电路的输出端相连，所述第一驱动电路的输入端与所述逻辑电路相连，所述第二晶体管的栅极与所述第二驱动电路的输出端相连，所述第二驱动电路的输入端与所述逻辑电路相连，所述第二晶体管的漏极与所述第三晶体管的源极相连，所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连，所述第三晶体管的栅极与所述第三驱动电路的输出端相连，所述第三驱动电路的输入端与所述逻辑电路相连，所述输出电容的另一端和负载的另一端均接地，所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号，所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号，所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号，所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号，所述第一晶体管和所述第二晶体管均为NMOS管，所述第三晶体管为PMOS管。 [0007] 进一步地，所述第三驱动电路包括电压移位电路、传输门、第一反相器、第二反相器、第四晶体管、第五晶体管、第六晶体管、第一锁存器、第一比较器、参考电压源和第一电流源，所述电压移位电路的输入端形成为所述第三驱动电路的输入端，所述电压移位电路的电源端与所述第三晶体管的源极相连，所述电压移位电路的地端用于接收地电压信号，所述电压移位电路的输出端与所的另一端分别与所述第一晶体管的漏极和所述第二晶体管的源极相连，所述第一晶体管的源极接地，所述第一晶体管的栅极与所述第一驱动电路的输出端相连，所述第一驱动电路的输入端与所述逻辑电路相连，所述第二晶体管的栅极与所述第二驱动电路的输出端相连，所述第二驱动电路的输入端与所述逻辑电路相连，所述第二晶体管的漏极与所述第三晶体管的源极相连，所述第三晶体管的漏极与分别与所述输出电容的一端和所述负载的一端相连，所述第三晶体管的栅极与所述第三驱动电路的输出端相连，所述第三驱动电路的输入端与所述逻辑电路相连，所述输出电容的另一端和负载的另一端均接地，所述逻辑电路用于分别向所述第一驱动电路、所述第二驱动电路和所述第三驱动电路输入第一逻辑信号、第二逻辑信号和第三逻辑信号，所述第一驱动电路根据所述第一逻辑信号输出第一驱动信号，所述第二驱动电路根据所述第二逻辑信号输出第二驱动信号，所述第三驱动电路根据所述第二逻辑信号输出第三驱动信号，所述传输门的输入端相连，所述传输门的输出端与所述第二反相器的输入端相连，所述传输门的C端、所述第六晶体管的栅极、所述第一锁存器的输出端和所述第一反相器的输入端相互连接，所述传输门的 端与所述第一反相器的输出端相连，所述第二反相器的输出端和所述第六晶体管的源极相互连接并形成为所述第三驱动电路的输出端；所述第六晶体管的漏极、所述第四晶体管的栅极、所述第五晶体管的栅极、所述第五晶体管的漏极和所述第一电流源的正极相互连接，所述第一电流源的负极接地；所述第四晶体管的源极与所述输入电压源的正极相连，所述第四晶体管的漏极与所述第五晶体管的源极相连；所述第一锁存器的重置端用于接收第一重置信号，所述第一锁存器的输入端与所述第一比较器的输出端相连，所述参考电压源的正极与所述第一比较器的负向输入端相连，所述参考电压源用于提供参考电压，所述第一比较器的正向输入端与所述第三晶体管的漏极相连，所述参考电压源的负极接地。 [0008] 进一步地，所述第四晶体管、所述第五晶体管和所述第六晶体管均为PMOS管。 [0009] 进一步地，所述参考电压等于输入电源提供的输入电压的K倍，其中K为小于1的预设值。 [0010] 进一步地，所述第六晶体管导通时，所述第四晶体管和所述第五晶体管与所述第三晶体管构成电流镜结构。 [0011] 进一步地，还包括浮动电源轨，所述浮动电源轨包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第一齐纳二极管、第二齐纳二极管、第一电容、第二电容、第三电阻、第四电阻和第二电流源，所述第八晶体管的源极、所述第一齐纳二极管的阴极、所述第一电容的一端、所述第二电容的一端和所述第二齐纳二极管的阴极均与所述第三晶体管的源极相连，所述第八晶体管的栅极和漏极相连并连接到所述第九晶体管的源极，所述第九晶体管的栅极和漏极相连并连接到所述第十晶体管的源极，所述第十晶体管的栅极和漏极相连并连接到所述第十一晶体管的源极，所述第十一晶体管的栅极和漏极相连，所述第十一晶体管的漏极与所述第二电流源的正极相连，所述第二电流源的负极接地；所述第一齐纳二极管的阳极与所述第三电阻的一端相连，所述第三电阻的另一端、所述第一电容的另一端、所述第十一晶体管的栅极、所述第十二晶体管的栅极相互连接，所述第十二晶体管的漏极接地，所述第二齐纳二极管的阳极与所述第四电阻的一端相连，所述第四电阻的另一端、所述第十二晶体管的源极、所述第二电容的另一端相互连接并形成为浮动电源轨的地电压端，所述地电压端与所述电压移位电路的地端相连，用于提供所述地电压信号。 [0012] 进一步地，所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管均为PMOS管。 [0013] 进一步地，还包括过流判断电路，所述升压变换器包括升压模式和直通模式，在所述升压模式时，所述第一晶体管和所述第二晶体管交替开关，在所述直通模式时，所述第一晶体管关闭，所述第二晶体管和所述第三晶体管打开；在升压模式时，所述过流判断电路用于在所述电感电流接近0时，关闭所述第二晶体管并打开所述第一晶体管，以防止出现负电流；在直通模式时，所述过流判断电路用于限制所述第三晶体管的电流。 [0014] 进一步地，所述过流判断电路包括电流采样电路、第五电阻、第一选择器、第二选择器、第三反相器、第二比较器、第二锁存器、与非门、第一电压源和第二电压源，所述电流采样电路的两个采样端分别与所述第三晶体管的源极和漏极相连，所述电流采样电路的地端接地，所述电流采样电路的输出端用于输出采样电流，且分别与所述第五电阻的一端、所述第一选择器的第二输入端、所述第二选择器的第二输入端相连，所述第五电阻的另一端接地，所述第一选择器的第一输入端与所述第一电压源的正极相连，所述第二选择器的第一输入端与所述第二电压源的正极相连；所述第一选择器的控制端、所述第三反相器的输入端和所述与非门的第一输入端相互连接并与选择信号连接，所述第二选择器的控制端与所述第三反相器的输出端相连，所述第一选择器的输出端与所述第二比较器的反向输入端相连，所述第二选择器的输出端与所述第二比较器的正向输入端相连，所述第二比较器的输出端分别与所述第二锁存器的输入端和所述与非门的第二输入端相连，所述与非门的输出端与所述第一锁存器的重置端相连，用于向所述第一锁存器提供所述第一重置信号，所述第二锁存器的重置端用于接收第二重置信号。 [0015] 进一步地，所述选择信号为低电平时，所述升压变换器处于升压模式，所述选择信号为高电平时，所述升压变换器处于直通模式。 [0016] 本发明的升压变换器，采用PMOS管的第三晶体管M3作为防直通保护管，由于PMOS管的体二极管方向为Vout到Vin，因此可以实现在输出电压Vout低于输入电压Vin时的限流保护；同时将升压模式的过零检测电路应用在直通模式的限流保护中，实现电路复用，节省面积。附图说明 [0017] 图1为现有的升压变换器的电路图； [0018] 图2为根据本发明实施例的升压变换器的电路图； [0019] 图3为根据本发明实施例的升压变换器的浮动电源轨的电路图； [0020] 图4为根据本发明实施例的升压变换器的过流判断电路的电路图； [0021] 图5为根据本发明实施例的升压变换器在直通模式下的各信号的波形示意图。 具体实施方式[0022] 下面结合附图，给出本发明的较佳实施例，并予以详细描述。 [0023] 如图2所示，本发明实施例提供一种升压变换器，其在现有的升压变换器的基础上，增加一个第三晶体管M3，作为防直通保护管，第三晶体管M3为PMOS晶体管(即P型晶体管)，第三晶体管M3的源极与第二晶体管M2的漏极相连并形成为第一电压端，其电压为bstmid，第三晶体管M3的漏极形成为输出端并分别与输出电容Cout的一端和负载Rload的一端相连，输出端的电压为Vout，电流为Iout，第三晶体管M3的栅极与第三驱动电路230的输出端相连，第三驱动电路230的输入端与逻辑电路100相连，逻辑电路100用于向第三驱动电路230输出第三逻辑信号muug，第三驱动电路230根据第三逻辑信号muug输出第三驱动信号Drv_muug，第三驱动信号Drv_muug用于控制第三晶体管M3的运行。由于PMOS管的体二极管方向为Vout到Vin，因此能够在输出电压Vout低于输入电压Vin时实现关断功能，从而在升压变换器工作在直通模式时实现重载和短路的限流防护。 [0024] 第三驱动电路230包括电压移位电路levelshift、传输门tg1、第一反相器inv1、第二反相器inv2、第四晶体管M4、第五晶体管M5、第六晶体管M6、第一锁存器Rslatch0、第一比较器COMP1、参考电压源Vref和第一电流源Ibias1，电压移位电路levelshift的输入端形成为第三驱动电路230的输入端并与逻辑电路100相连，用于接收第三逻辑信号muug，电压移位电路levelshift的电源端与第三晶体管M3的源极相连，以接收电压bstmid，电压移位电路levelshift的地端用于接收地电压信号bstmid‑5，电压移位电路levelshift的输出端与传输门tg1的输入端相连，传输门tg1的输出端与第二反相器inv2的输入端相连，传输门tg1的C端、第六晶体管M6的栅极、第一锁存器Rslatch0的输出端和第一反相器inv1的输入端相互连接，传输门tg1的 端与第一反相器inv1的输出端相连，第二反相器inv2的输出端和第六晶体管M6的源极相互连接并形成为第三驱动电路230的输出端，其与第三晶体管M3的栅极相连；第六晶体管M6的漏极、第四晶体管M4的栅极、第五晶体管M5的栅极、第五晶体管M5的漏极和第一电流源Ibias1的正极相互连接，第一电流源Ibias1的负极接地；第四晶体管M4的源极与输入电压源Vin的正极相连，以接收输入电压Vin，第四晶体管M4的漏极与第五晶体管M5的源极相连；第一锁存器Rslatch0的重置端用于接收第一重置信号docpuug，第一锁存器Rslatch0的输入端与第一比较器COMP1的输出端相连，参考电压源Vref的正极与第一比较器COMP1的负向输入端相连，参考电压源Vref用于提供参考电压Vref，Vref＝K*Vin，其中K为小于1的预设值，第一比较器COMP1的正向输入端与第三晶体管M3的漏极相连，以向第一比较器COMP1的正向输入端输入升压变换器的输出电压Vout，参考电压源Vref的负极接地。第四晶体管M4、第五晶体管M5和第六晶体管M6均为PMOS管。 [0025] 第一比较器COMP1用于比较参考电压Vref和输出电压Vout的大小，其输出经过第一锁存器Rslatch0后，输出prechargeok信号，当Vout大于Vref(即K倍的Vin)时，prechargeok为高电平。当prechargeok信号为高电平时，传输门tg1的C端为高电平(即1)，为prechargeok的反信号，为低电平(即0)，因此传输门tg1导通；反之，prechargeok为低电平时，tg1不导通。第一锁存器Rslatch0的重置信号为docpuug，当docpuug为高电平时，会重置第一锁存器Rslatch0的输出prechargeok为低电平(即0)。当muug信号为低时，电压移位电路levelshift的输出为bstmid‑5，当muug信号为高时，电压移位电路levelshift的输出为bstmid。当prechargeok信号为高电平时，第六晶体管M6关闭，传输门tg1导通，电平移移位电路levelshift的输出经过传输门tg1后，再经过第二反相器inv2后，输出第三驱动信号Drv_muug，由Drv_muug控制第三晶体管M3的开关，此时第三晶体管M3工作在开关管模式；当precharge信号为低电平时，第六晶体管M6导通，传输门tg1不导通，此时第四晶体管M4和第五晶体管M5通过第六晶体管M6与第三晶体管M3构成电流镜结构，第三晶体管M3的栅极和漏极电压由电流镜结构决定，此时第三晶体管M3工作在电流镜模式，电流镜模式的限流大小为Ilim2＝Ibias1*m，其中m为M3的宽长比与M4与串联M5的宽长比的比例。 [0026] 升压变换器还包括浮动电源轨，用于为第三驱动电路230的电压移位电路levelshift提供地电压信号bstmid‑5。如图3所示，浮动电源轨包括第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第一齐纳二极管Z1、第二齐纳二极管Z2、第一电容C1、第二电容C2、第三电阻R3、第四电阻R4和第二电流源Ibias2，第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二晶体管M12均为PMOS管，第八晶体管M8的源极、第一齐纳二极管Z1的阴极、第一电容C1的一端、第二电容C2的一端和第二齐纳二极管Z2的阴极均与第三晶体管M3的源极相连(即与第一电压端bstmid相连)，第八晶体管M8至第十二晶体管M11依次通过二级管接法串联，即第八晶体管M8的栅极和漏极相连并连接到第九晶体管M9的源极，第九晶体管M9的栅极和漏极相连并连接到第十晶体管M10的源极，第十晶体管M10的栅极和漏极相连并连接到第十一晶体管M11的源极，第十一晶体管M11的栅极和漏极相连，第十一晶体管M11的漏极与第二电流源Ibias2的正极相连，第二电流源Ibias2的负极接地；第一齐纳二极管Z1的阳极与第三电阻R3的一端相连，第三电阻R3的另一端、第一电容C1的另一端、第十一晶体管M11的栅极、第十二晶体管M12的栅极相互连接，第十二晶体管M12的漏极接地，第二齐纳二极管Z2的阳极与第四电阻R4的一端相连，第四电阻R4的另一端、第十二晶体管M12的源极、第二电容C2的另一端相互连接并形成为浮动电源轨的地电压端，地电压端与电压移位电路levelshift的地端相连，用于向电压移位电路levelshift提供地电压信号bstmid‑5。电压bstmid减去4个晶体管的Vgs电压(即栅极到源极的电压)，再经过一个源跟随器，输出即为bstmid‑5，由此可知bstmid‑5比bstmid小4个Vgs电压，由于bstmid为续流管的输出电压，通过第三晶体管M3连接到Vout，当升压变换器工作在升压模式时，M3导通，bstmid近似等于Vout，因此电压bstmid为一个跟随Vout浮动的电压，当升压变换器工作在直通模式时，第二晶体管M2完全导通，电压bstmid近似等于输入电压Vin，电压bstmid‑5为0。 [0027] 升压变换器还包括过流判断电路，在升压模式时，过流判断电路作为过零检测电路，在电感L电流接近0时，关闭第二晶体管M2，打开第一晶体管M1，防止出现负电流，影响效率；在直通模式时，作为直通模式的限流电路。如图4所示，过流判断电路包括电流采样电路300、第五电阻R5、第一选择器mux1、第二选择器mux2、第三反相器inv3、第二比较器COMP2、第二锁存器Rslatch1、与非门nand1、第一电压源Avref_ocp_uug和第二电压源Avref_azcd，电流采样电路300具有两个采样端、一个输出端和一个地端，电流采样电路300的两个采样端分别与第三晶体管M3的源极和漏极相连，电流采样电路300的地端接地，电流采样电路 300的输出端用于输出采样电流Ics，且分别与第五电阻R5的一端、第一选择器mux1的第二输入端、第二选择器mux2的第二输入端相连，第五电阻R5的另一端接地，第一选择器mux1的第一输入端与第一电压源Avref_ocp_uug的正极相连，第二选择器mux2的第一输入端与第二电压源Avref_azcd的正极相连，第一电压源Avref_ocp_uug用于提供电压Avref_ocp_uug，其为根据过零检测要求设置的电压，第二电压源用于提供电压Avref_azcd，其为根据直通限流标准预先设置的电压；第一选择器mux1的控制端、第三反相器inv3的输入端和与非门nand1的第一输入端相互连接并与选择信号model连接，选择信号model为外部信号，决定升压变换器的工作模式，model信号可通过输入到逻辑模块100实现控制功能；第二选择器mux2的控制端与第三反相器inv3的输出端相连，第一选择器mux1的输出端与第二比较器COMP2的反向输入端相连，第二选择器mux2的输出端与第二比较器COMP2的正向输入端相连，第二比较器COMP2的输出端分别与第二锁存器Rslatch1的输入端和与非门nand1的第二输入端相连，第二比较器COMP2的输出信号为dout，与非门nand1的输出端与第一锁存器Rslatch0的重置端相连，用于向第一锁存器Rslatch0提供第一重置信号docpuu，第二锁存器Rslatch1的重置端用于接收第二重置信号reset，第二重置信号reset为mlg经过预设的逻辑后的信号，第二锁存器Rslatch1的输出端输出的信号为dzcd，用于表征第二晶体管M2采样电流转化的电压与外加参考电压Avref_azcd的电压大小。通过选择器的设置，可以使采样电流转化的电压与不同参考电压的比较，实现比较电路的复用。 [0028] 当选择信号model为0时，升压变换器工作在升压模式，第二比较器COMP2的反向输入信号为电压Avref_azcd，正向输入信号为电压采样电流Ics通过第五电阻R5转化的电压(即Ics*R5)，从而实现过零检测电路的前期电路，经过其余附加电路实现过零检测功能，其附加电路和过零检测原理为本领域现有技术，此处不再赘述。当选择信号model为1时，升压变换器工作在直通模式，第二比较器COMP2的反向输入信号为Avref_ocp_uug，第二比较器COMP2的正向输入信号为电压采样电流Ics通过第五电阻R5转化的电压；第三晶体管M3的源极电压为bstmid，漏极电压为Vout，Ics*Kcs＝IL，其中Kcs为M3与电流采样电路300中的采样晶体管M13的宽长比的比例，采样电流Ics在第五电阻R5上转化的电压即为采样电压。具体的，驱动电路230驱动第三晶体管M3工作在开关管模式时，其限流大小为Ilim1＝Avref_ocp_uug/R5*Kcs，驱动电路230驱动第三晶体管M3工作在电流镜模式时，其限流大小为Ilim2＝Ibias1*m，其中m为M3的宽长比与M4与串联M5的宽长比的比例，Ilim2小于Ilim1。 [0029] 当负载电流变大，或者输出等效电阻变小，负载电流触发到Ilim1时，即使输出电压Vout大于K倍的Vin，第一比较器COMP1的输出信号为高电平，但是第一锁存器Rslatch0的输出信号prechargeok也会被docpuug信号重置为0，第三晶体管M3将从开关管模式切换至电流镜模式。如果负载仍然存在，那么输出会继续下降，当输出电压Vout降低到K倍的Vin，第一比较器COMP1的输出信号为低电平，此阶段内，电感电流IL由Ilim1向Ilim2过渡，限流值Ilim1大于Ilim2。当输出等效阻抗很小或者对地断路时，流过M2、M3的电流被持续限定在Ilim2，这样消耗在芯片上的功率为Vin*Ilim2，这样芯片上的功耗将被限定在一个安全值，防止了急剧的升温，结合过温保护，提高了使用过程中的安全性和可靠性。 [0030] 如图5所示，升压变换器工作在直通模式时，上电以后，输入电压Vin维持不变，输出电压Vout在开始升压以后，在不带负载的情况下，当输出电压Vout小于K倍的Vin时，docpuug为高，第三晶体管M3工作在电流镜模式，限流值大小为Ilim2。当输出电压上升至K倍的Vin时，信号prechargeok变为1，第三晶体管M3改为工作在开关管模式，由于不带负载(负载为0)，docpuug由1变为0。当输出电流Iout开始变大时，电感电流IL随着变大，且输出电压Vout随负载变大而略微降低，当IL随着Iout增大到Ilim1时，过流判断电流输出docpuug为高，重置prechargeok信号为0，第三晶体管M3由开关模式转变为电流镜模式，输出电压Vout迅速降低。在负载继续增大的情况下，电感电流IL随着第三晶体管M3的状态向Ilim2变化，输出电压持续下降至低于K倍的Vin。在短路状态，电感电流IL也被稳定地限制在Ilim2，输出电压Vout较低，docpuug一直维持为高。 [0031] 由于第二晶体管M2的Vgs电压有限，输出电压Vout随着负载的变大而略微降低，当负载电流增大至Ilim1时，过流判断电路触发docpuug为高，驱动电路230驱动第三晶体管M3由开关管模式转换到电流镜模式，电流镜模式限流为Ilim2。随着负载的继续增大，当输出电压Vout降低至K倍的Vin时，Vin‑Vout的压降＞(1‑K)*Vin，这部分的压降降低在第二晶体管M2和第三晶体管M3，当Vout＜K*Vin或者Iout增大到Ilim1时，第三晶体管M3工作在电流镜模式，产生的功耗不会高于Ilim1*(1‑K)*Vin，短路时功耗为Vin*Ilim2。 [0032] 本发明实施例的升压变换器，采用PMOS管的第三晶体管M3作为防直通保护管，由于PMOS管的体二极管方向为Vout到Vin，因此可以实现在输出电压Vout低于输入电压Vin时的限流保护；同时将升压模式的过零检测电路应用在直通模式的限流保护中，实现电路复用，节省面积。 |
||||||
