半导体装置 |
|||||||
| 申请号 | CN202280064956.0 | 申请日 | 2022-08-30 | 公开(公告)号 | CN118020155A | 公开(公告)日 | 2024-05-10 |
| 申请人 | 罗姆股份有限公司; | 发明人 | 坂井优斗; 大河内裕太; | ||||
| 摘要 | 半导体 装置具备两个第一半导体元件、第一导体、以及第一功率 端子 。上述两个的半导体元件分别具有第一 电极 、第二电极以及第三电极，且根据向上述第三电极输入的第一驱动 信号 来控制接通状态与断开状态的切换。上述第一导体以电方式介于上述两个第一半导体元件的上述第一电极之间。上述第一功率端子与上述第一导体电连接，且与上述两个第一半导体元件各自的上述第一电极导通。上述两个第一半导体元件电并联连接。在上述第一导体的厚度方向上观察时，上述第一导体配置为避开连结上述两个第一半导体元件的中心的第一线段的一部分。 | ||||||
| 权利要求 | 1.一种半导体装置，其特征在于，具备： |
||||||
| 说明书全文 | 半导体装置技术领域[0001] 本公开涉及半导体装置。 背景技术[0002] 以往，公知一种具备MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等功率用半导体元件的半导体装置。在这样的半导体装置中，公知为了确保半导体装置的容许电流，而将多个功率用半导体元件并联连接的结构(例如专利文献1)。专利文献1所记载的半导体装置(功率模块)具备多个第一半导体元件、多个第一连接配线、配线层以及信号端子。多个第一半导体元件例如由MOSFET构成。各第一半导体元件根据输入到栅极端子的驱动信号来进行接通、断开驱动。多个第一半导体元件并联连接。多个第一连接配线例如是引线，将多个第一半导体元件的栅极端子与配线层连接。配线层供信号端子连接。信号端子经由配线层以及各第一连接配线而与各第一半导体元件的栅极端子连接。信号端子将用于驱动各第一半导体元件的驱动信号供给至各第一半导体元件的栅极端子。 [0003] 现有技术文献 [0004] 专利文献 [0006] 发明所要解决的课题 [0007] 如专利文献1那样，在将多个半导体元件并联连接来使用的情况下，有时在各半导体元件的开关时(接通、断开驱动时)产生振荡现象。该振荡现象有时使多个半导体元件的驱动信号振动，是各半导体元件误动作或者各半导体元件破坏的主要原因。 [0008] 本公开是鉴于上述情况而研究出的方案，一个课题是提供一种半导体装置，能够抑制使多个半导体元件并联动作的情况下产生的振荡现象。 [0009] 用于解决课题的方案 [0010] 本公开的半导体装置具备：两个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，且根据向上述第三电极输入的第一驱动信号，来控制接通状态与断开状态的切换；第一导体，其以电方式介于上述两个第一半导体元件的上述第一电极之间；以及第一功率端子，其与上述第一导体电连接，且与上述两个第一半导体元件各自的上述第一电极导通。上述两个第一半导体元件电并联连接。在上述第一导体的厚度方向上观察时，上述第一导体配置为避开连结上述两个第一半导体元件的中心的第一线段的一部分。 [0011] 发明的效果 [0013] 图1是表示第一实施方式的半导体装置的立体图。 [0014] 图2是表示第一实施方式的半导体装置的俯视图，用想象线示出封固部件。 [0015] 图3是在图2的俯视图中省略多个连接部件以及封固部件的图。 [0016] 图4是沿图2的IV－IV线的剖视图。 [0017] 图5是沿图2的V－V线的剖视图。 [0018] 图6是沿图2的VI－VI线的剖视图。 [0019] 图7是表示第一实施方式的第一变形例的半导体装置的主要部分俯视图，与图3的俯视图对应。 [0020] 图8是表示第一实施方式的第二变形例的半导体装置的主要部分俯视图，与图3的俯视图对应。 [0021] 图9是表示第一实施方式的第三变形例的半导体装置的主要部分俯视图，与图3的俯视图对应。 [0022] 图10是表示第一实施方式的第四变形例的半导体装置的主要部分俯视图，与图3的俯视图对应。 [0023] 图11是表示第一实施方式的其它变形例的半导体装置的主要部分俯视图，与图3的俯视图对应。 [0024] 图12是表示第二实施方式的半导体装置的立体图。 [0025] 图13是在图12的立体图中省略了封固部件的图。 [0026] 图14是表示第二实施方式的半导体装置的俯视图，用想象线示出封固部件。 [0027] 图15是在图14的俯视图中省略了一部分连接部件后的图。 [0028] 图16是在图15的俯视图中省略了一部分后的主要部分俯视图。 [0029] 图17是沿图14的XVII－XVII线的剖视图。 [0030] 图18是表示第二实施方式的第一变形例的半导体装置的主要部分俯视图，与图16的俯视图对应。 [0031] 图19是表示第二实施方式的第二变形例的半导体装置的主要部分俯视图，与图16的俯视图对应。 [0032] 图20是表示第二实施方式的第三变形例的半导体装置的主要部分俯视图，与图16的俯视图对应。 [0033] 图21是表示第二实施方式的第四变形例的半导体装置的主要部分俯视图，与图16的俯视图对应。 [0034] 图22是表示第三实施方式的半导体装置的立体图。 [0036] 图24是表示第三实施方式的半导体装置的俯视图。 [0037] 图25是在图24的俯视图中省略了外壳的一部分(顶板)以及树脂部件后的图。 [0038] 图26是放大了图25的一部分后的主要部分放大俯视图，是省略了多个连接部件后的图。 [0039] 图27是放大了图25的一部分后的主要部分放大俯视图，是省略了多个连接部件后的图。 [0040] 图28是沿图25的XXVIII－XXVIII线的剖视图。 [0041] 图29是沿图25的XXIX－XXIX线的剖视图。 [0042] 图30是沿图25的XXX－XXX线的剖视图。 [0043] 图31是沿图25的XXXI－XXXI线的剖视图。 [0044] 图32是沿图25的XXXII－XXXII线的剖视图。 具体实施方式[0045] 以下，参照附图对本公开的半导体装置的优选的实施方式进行说明。以下，对于相同或者类似的构成要素标注相同符号，并省略重复的说明。本公开中的“第一”、“第二”、“第三”等的用语仅用作标记，并非意在对这些对象物标注顺序。 [0046] 在本公开中，“某物A形成于某物B”以及“某物A形成于某物B(之)上”，只要没有特别说明，则包含“某物A直接形成于某物B”、以及“在某物A与某物B之间夹设有其它物并且某物A形成于某物B”。同样，“某物A配置于某物B”以及“某物A配置于某物B(之)上”，只要没有特别说明，则包含“某物A直接配置于某物B”、以及“在某物A与某物B之间夹设有其它物并且某物A配置于某物B”。同样，“某物A位于某物B(之)上”，只要没有特别说明，则包含“某物A与某物B相接，某物A位于某物B(之)上”，以及“在某物A与某物B之间夹设有其它物并且某物A位于某物B(之)上”。另外，“在某方向上观察到的某物A与某物B重叠”，只要没有特别说明，则包含“某物A与某物B全部重叠”、以及“某物A与某物B的一部分重叠”。 [0047] 第一实施方式： [0048] 图1～图6表示第一实施方式的半导体装置A1。半导体装置A1具备多个第一半导体元件11、多个第二半导体元件12、支撑基板2、多个端子、多个连接部件、以及封固部件6。多个端子包括多个功率端子41～43以及多个信号端子44A、44B、45A、45B、49。多个连接部件包括多个连接部件51A、51B、52A、52B、531A、531B、541A、541B。 [0049] 为了便于说明，将半导体装置A1的厚度方向称为“厚度方向z”。有时将厚度方向z的一方称为上方、将另一方称为下方。此外，“上”、“下”、“上方”、“下方”、“上表面”以及“下表面”等的记载表示厚度方向z上的各部件等的相对的位置关系，并不是规定与重力方向的关系的用语。另外，在以下的说明中，“俯视”是指沿厚度方向z观察时。将与厚度方向z正交的方向称为“第一方向x”。作为一例，第一方向x是半导体装置A1的俯视图(参照图2)中的左右方向。将与厚度方向z以及第一方向x正交的方向称为“第二方向y”。在图示的例子中，第二方向y是半导体装置A1的俯视图(参照图2)中的上下方向。 [0050] 多个第一半导体元件11以及多个第二半导体元件12例如分别是MOSFET。多个第一半导体元件11以及多个第二半导体元件12也可以分别是包含MISFET(Metal‑Insulator‑Semiconductor FET)的场效应晶体管、或者包含IGBT的双极晶体管等其它开关元件，来代替MOSFET。多个第一半导体元件11以及多个第二半导体元件12分别使用SiC(碳化硅)而构成。该半导体材料不限于SiC，也可以是Si(硅)、GaAs(砷化镓)、GaN(氮化镓)、或者Ga2O3(氧化镓)等。 [0051] 多个第一半导体元件11分别经由导电性接合材料而与支撑基板2(后述的功率配线部31)接合。该导电性接合材料例如是焊锡、金属糊料、或者烧结金属等。如图2～图4所示，多个第一半导体元件11例如在第一方向x上等间隔地排列。如图3所示，多个第一半导体元件11包含第一近位元件110。第一近位元件110是多个第一半导体元件11中至功率端子41的导通距离最短的。 [0052] 多个第一半导体元件11分别具有第一元件主面11a以及第一元件背面11b。如图4以及图6所示，第一元件主面11a以及第一元件背面11b在厚度方向z上相互隔开间隔。第一元件主面11a朝向厚度方向z的一方(上方)，第一元件背面11b朝向厚度方向z的另一方(下方)。第一元件背面11b与支撑基板2(后述的功率配线部31)对置。 [0053] 多个第一半导体元件11分别具有第一电极111、第二电极112以及第三电极113。在各第一半导体元件11为MOSFET的例子中，第一电极111是漏极，第二电极112是源极，第三电极113是栅极。如从图2、图4以及图6理解的那样，在各第一半导体元件11中，第一电极111配置于第一元件背面11b，第二电极112以及第三电极113配置于第一元件主面11a。 [0054] 多个第一半导体元件11分别向第三电极113(栅极)输入第一驱动信号(例如栅极电压)。多个第一半导体元件11分别根据输入的第一驱动信号来切换接通状态(导通状态)和断开状态(遮断状态)。将切换该接通状态和断开状态的动作称为开关动作。在接通状态下，正向电流从第一电极111(漏极)流向第二电极112(源极)，在断开状态下，该电流不流动。各第一半导体元件11通过向第三电极113(栅极)输入的第一驱动信号(例如栅极电压)，对第一电极111(漏极)以及第二电极112(源极)间进行接通/断开控制。各第一半导体元件11的开关频率取决于第一驱动信号的频率。 [0055] 多个第一半导体元件11通过后面详细叙述的结构，各第一电极111(漏极)彼此电连接，而且各第二电极112(源极)彼此电连接。由此，多个第一半导体元件11电并联连接。半导体装置A1向并联连接的多个第一半导体元件11输入通用的第一驱动信号，使多个第一半导体元件11并联动作。 [0056] 多个第二半导体元件12分别经由导电性接合材料而与支撑基板2(后述的功率配线部33)接合。该导电性接合材料例如是焊锡、金属糊料、或者烧结金属等。如图2、图3以及图5所示，多个第二半导体元件12例如在第一方向x上等间隔地排列。如图3所示，多个第二半导体元件12包括第二近位元件120。第二近位元件120是多个第二半导体元件12中至功率端子43的导通距离最短的。 [0057] 多个第二半导体元件12分别具有第二元件主面12a以及第二元件背面12b。如图5以及图6所示，第二元件主面12a以及第二元件背面12b在厚度方向z上相互隔开间隔。第二元件主面12a朝向厚度方向z的一方(上方)，第二元件背面12b朝向厚度方向z的另一方(下方)。第二元件背面12b与支撑基板2(后述的功率配线部33)对置。 [0058] 多个第二半导体元件12分别具有第四电极121、第五电极122以及第六电极123。在各第二半导体元件12为MOSFET的例子中，第四电极121是漏极，第五电极122是源极，第六电极123是栅极。如从图2、图5以及图6理解的那样，在各第二半导体元件12中，第四电极121配置于第二元件背面12b，第五电极122以及第六电极123配置于第二元件主面12a。 [0059] 多个第二半导体元件12分别向第六电极123(栅极)输入第二驱动信号(例如栅极电压)。多个第二半导体元件12分别根据输入的第二驱动信号来切换接通状态和断开状态。在接通状态下，正向电流从第四电极121(漏极)流向第五电极122(源极)，在断开状态下，该电流不流动。各第二半导体元件12通过向第六电极123(栅极)输入的第二驱动信号(例如栅极电压)，对第四电极121(漏极)以及第五电极122(源极)间进行接通/断开控制。各第二半导体元件12的开关频率取决于第二驱动信号的频率。 [0060] 多个第二半导体元件12通过后面详细叙述的结构，各第四电极121(漏极)彼此电连接，而且各第五电极122(源极)彼此电连接。由此，多个第二半导体元件12电并联连接。半导体装置A1向并联连接的多个第二半导体元件12输入通用的第二驱动信号，使多个第二半导体元件12并联动作。 [0061] 支撑基板2支撑多个第一半导体元件11以及多个第二半导体元件12，并且使多个第一半导体元件11以及多个第二半导体元件12与多个端子导通。在半导体装置A1中，支撑基板2例如是DBC(Direct Bonded Copper，直接敷铜)基板。也可以与该结构不同，支撑基板2例如是DBA(Direct Bonded Aluminum，直接结合铝)基板。支撑基板2包括绝缘基板20、主面金属层21以及背面金属层22。 [0062] 绝缘基板20例如由热传导性优异的陶瓷构成。作为这样的陶瓷，例如使用AlN(氮化铝)、SiN(氮化硅)、Al2O3(氧化铝)等。绝缘基板20例如是平板状。如图2以及图3所示，绝缘基板20例如俯视时呈矩形形状。 [0063] 绝缘基板20具有主面20a以及背面20b。如图4～图6所示，主面20a以及背面20b在厚度方向z上隔开间隔。主面20a朝向厚度方向z的上方，背面20b朝向厚度方向z的下方。 [0064] 主面金属层21以及背面金属层22例如分别由铜或者铜合金构成。主面金属层21以及背面金属层22也可以分别不是铜或者铜合金的任一个，而是由铝或者铝合金构成。如图4～图6所示，主面金属层21形成于主面20a，背面金属层22形成于背面20b。背面金属层22的下表面(朝向厚度方向z下方的面)从封固部件6露出。也可以与该结构不同，背面金属层22的下表面被封固部件6覆盖。 [0065] 如图2所示，主面金属层21包括多个功率配线部31～33、以及多个信号配线部34A、34B、35A、35B、39。多个功率配线部31～33以及多个信号配线部34A、34B、35A、35B、39相互隔开间隔。 [0066] 多个功率配线部31、32、33构成半导体装置A1中的主电路电流的导通路径。主电路电流包括第一主电路电流和第二主电路电流。第一主电路电流是在功率端子41与功率端子43之间流动的电流。第二主电路电流是在功率端子43与功率端子42之间流动的电流。在本实施方式中，功率配线部31是“第一导体”的一例，功率配线部32是“第三导体”的一例，功率配线部33是“第二导体”的一例。 [0067] 功率配线部31与多个第一半导体元件11的各第一电极111(漏极)导通。功率配线部31与功率端子41导通。如图3所示，功率配线部31在俯视时避开各第一线段S1的各一部分地配置。为了便于理解，各第一线段S1是图3所图示的辅助线，是连结第一方向x上相邻的两个第一半导体元件11的各中心的线段。此外，各第一半导体元件11的中心既可以是俯视时的各第一半导体元件11整体的中心，也可以是俯视时的第一电极111的中心。为了便于理解，在图3中，用x标记表示该中心。例如，功率配线部31在俯视时以避开各第一线段S1的15％以上且90％以下(优选为25％以上且90％以下)的部分的方式配置。功率配线部31包括两个焊盘部311、312。如图2以及图3所示，两个焊盘部311、312相互连接，并一体地形成。 [0068] 焊盘部311包括多个搭载部311a以及连结部311b。 [0069] 如图2以及图3所示，多个搭载部311a分别搭载有多个第一半导体元件11的各个第一半导体元件11。多个搭载部311a分别供多个第一半导体元件11的各第一电极111(漏极)接合。多个搭载部311a分别是例如俯视时呈矩形形状。多个搭载部311a分别包括在俯视时与多个第一半导体元件11的各个第一半导体元件11重叠的部分、以及从该部分扩张的部分。如图3所示，多个搭载部311a在第一方向x上隔开间隔，并且沿第一方向x排列。多个搭载部311a分别将第二方向y的一方侧的端缘连接于连结部311b。由此，多个搭载部311a通过连结部311b而相互电连接。在本实施方式中，搭载部311a是“第一搭载部”的一例。 [0070] 如图3所示，在第一方向x上相邻的任意的两个搭载部311a中，该两个搭载部311a都在第一方向x上隔着第一间隙G1地配置。为了便于理解，在图3中，以点状的图案示出各第一间隙G1。如图3所示，各第一间隙G1与各第一线段S1重叠。各第一间隙G1例如通过设于焊盘部311的第二方向y的另一方侧(靠近功率配线部33的一侧)的端缘的各切口而形成。在各第一间隙G1配置有功率配线部33的一部分(后述的各突出部333)。 [0071] 如图2以及图3所示，连结部311b与多个搭载部311a的各个搭载部311a连接。连结部311b从焊盘部312向第一方向x的另一方侧延伸。该第一方向x的另一方侧相对于焊盘部312是与功率端子41延伸的方向相反的一侧，且是多个第一半导体元件11所在的一侧。连结部311b在俯视时为带状。如图2以及图3所示，连结部311b在第二方向y上相对于多个搭载部 311a位于与多个第二半导体元件12相反的一侧。另外，连结部311b在俯视时相对于各第一线段S1位于第二方向y的一方侧(与多个第二半导体元件12相反的一侧)。在本实施方式中，连结部311b是“第一连结部”的一例。 [0072] 如图2～图4所示，焊盘部312供功率端子41接合。如图2以及图3所示，焊盘部312是在俯视时以第二方向y为长度方向的带状。焊盘部312与焊盘部311中的、第一方向x的一方侧(功率端子41作在的一侧)的端缘连接。 [0073] 功率配线部32与多个第二半导体元件12的各第五电极122(源极)导通。功率配线部32与功率端子42导通。功率配线部32包括两个焊盘部321、322以及多个突出部323。也可以与该结构不同，功率配线部32不包括多个突出部323的任一个。如图2以及图3所示，两个焊盘部321、322以及多个突出部323相互连接，并一体地形成。 [0074] 如图2以及图6所示，焊盘部321供多个连接部件51B接合，且经由多个连接部件51B而与多个第二半导体元件12的各第五电极122(源极)导通。如图2以及图3所示，焊盘部321从焊盘部322沿第一方向x的另一方侧延伸。该第一方向x的另一方侧是相对于焊盘部322与功率端子42延伸的方向相反的一侧，且是多个第一半导体元件11以及多个第二半导体元件12所在的一侧。焊盘部321是在俯视时例如以第一方向x为长度方向的带状。焊盘部321相对于焊盘部311位于第二方向y的另一方侧(图2的下侧)。 [0075] 如图2、图3以及图5所示，焊盘部322供功率端子42接合。如图2以及图3所示，焊盘部322是在俯视时以第二方向y为长度方向的带状。焊盘部322与焊盘部321中的第一方向x的一方侧(功率端子42所在的一侧)的端缘连接。焊盘部322相对于焊盘部321位于第二方向y的另一方侧(图2中的下侧)。 [0076] 如图2以及图3所示，多个突出部323从焊盘部321的第二方向y的一方侧的端缘向第二方向y的一方侧突出。该第二方向y的一方侧相对于焊盘部321是多个第二半导体元件12所在的一侧。各突出部323例如俯视时呈矩形形状。各突出部323配置于在第一方向x上相邻的两个第二半导体元件12之间、以及在第一方向x上相邻的两个搭载部331a之间。如图3所示，多个突出部323的各一部分在俯视时与多个第二间隙G2(后述)的各个第二间隙G2重叠。 [0077] 功率配线部33与多个第一半导体元件11的各第二电极112(源极)导通，并且与多个第二半导体元件12的各第四电极121(漏极)导通。功率配线部33与两个功率端子43导通。如图3所示，功率配线部33在俯视时避开各第二线段S2的各一部分地配置(参照图3)。为了便于理解，各第二线段S2是图3所图示的辅助线，且是连结第一方向x上相邻的两个第二半导体元件12的各中心的线段。此外，各第二半导体元件12的中心既可以是俯视时的各第二半导体元件12整体的中心，也可以是俯视时的第四电极121的中心。为了便于理解，在图3中，用x标记示出该中心。例如，功率配线部33在俯视时以避开各第二线段S2的15％以上且 90％以下(优选为25％以上且90％以下)的部分的方式配置。功率配线部33包括两个焊盘部 331、332以及多个突出部333。也可以与该结构不同，功率配线部33不包括多个突出部333的任一个。如图2以及图3所示，两个焊盘部331、332以及多个突出部333相互连接，并一体地形成。 [0078] 焊盘部331包括多个搭载部331a、以及连结部331b。 [0079] 如图2以及图3所示，多个搭载部331a分别搭载有多个第二半导体元件12的各个第二半导体元件12。多个搭载部331a分别供多个第二半导体元件12的各第四电极121(漏极)接合。多个搭载部331a例如分别俯视时呈矩形形状。多个搭载部331a分别包括在俯视时与多个第二半导体元件12的各个第二半导体元件12重叠的部分、以及从该部分扩张的部分。如图3所示，多个搭载部331a在第一方向x上隔开间隔，并且沿第一方向x排列。多个搭载部 331a各自第二方向y的一方侧的端缘与连结部331b连接。由此，多个搭载部331a通过连结部 331b而相互电连接。在本实施方式中，搭载部331a是“第二搭载部”的一例。 [0080] 如图3所示，在第一方向x上相邻的任意的两个搭载部331a中，该两个搭载部331a都在第一方向x上隔着第二间隙G2地配置。为了便于理解，在图3中，用点状的图案示出各第二间隙G2。各第二间隙G2与各第二线段S2重叠。各第二间隙G2例如通过设于焊盘部331的第二方向y的另一方侧(靠近功率配线部32的一侧)的端缘的各切口而形成。在各第二间隙G2配置有功率配线部32的一部分(各突出部323)。 [0081] 如图2以及图3所示，连结部331b与多个搭载部331a的各个搭载部331a连接。连结部331b从焊盘部332向第一方向x的一方侧延伸。该第一方向x的一方侧是相对于焊盘部332与功率端子43延伸的方向相反的一侧，且是多个第二半导体元件12所在的一侧。连结部331b在俯视时为带状。如图2以及图6所示，连结部331b供多个连接部件51A接合，且经由多个连接部件51A而与多个第一半导体元件11的各第二电极112(源极)导通。如图2以及图3所示，连结部331b在第二方向y上相对于多个搭载部331a位于与多个第一半导体元件11相同的一侧。另外，连结部331b在俯视时相对于各第二线段S2位于第二方向y的一方侧(与多个第一半导体元件11相同的一侧)。在本实施方式中，连结部331b是“第二连结部”的一例。 [0082] 如图2以及图3所示，焊盘部332供功率端子43接合。焊盘部332是在俯视时以第二方向y为长度方向的带状。焊盘部332与焊盘部331中的第一方向x的另一方侧(功率端子43所在的一侧)的端缘连接。 [0083] 如图2以及图3所示，多个突出部333分别在俯视时从连结部331b(焊盘部331)的第二方向y的一方侧的端缘向第二方向y的一方侧突出。该第二方向y的一方侧相对于连结部331b是多个第一半导体元件11所在的一侧。多个突出部333例如分别俯视时呈矩形形状。各突出部333配置于在第一方向x上相邻的两个第一半导体元件11之间、以及在第一方向x上相邻的两个搭载部311a之间。因而，如图3所示，多个突出部333的各一部分在俯视时与多个第一间隙G1的各个第一间隙G1重叠。 [0084] 多个信号配线部34A、34B、35A、35B构成用于控制半导体装置A1的各电信号的导通路径。 [0085] 如图2所示，信号配线部34A供多个连接部件531A接合，且经由多个连接部件531A而与多个第一半导体元件11的各第三电极113(栅极)导通。信号配线部34A传输第一驱动信号。在信号配线部34A接合有信号端子44A。 [0086] 如图2所示，信号配线部34B供多个连接部件531B接合，且经由多个连接部件531B而与多个第二半导体元件12的各第六电极123(栅极)导通。信号配线部34B传输第二驱动信号。在信号配线部34B接合有信号端子44B。 [0087] 如图2所示，信号配线部34A与信号配线部34B在第二方向y上隔着各焊盘部311、321、331而位于彼此相反的一侧。信号配线部34A在第二方向y上相对于焊盘部311位于与焊盘部331相反的一侧。信号配线部34B在第二方向y上相对于焊盘部321位于与焊盘部331相反的一侧。 [0088] 如图2所示，信号配线部35A供多个连接部件541A接合，且经由多个连接部件541A而与多个第一半导体元件11的各第二电极112(源极)导通。信号配线部35A传输第一检测信号。第一检测信号是表示各第一半导体元件11的导通状态的电信号，例如是与流动于各第二电极112(源极)的电流(源极电流)相应的电压信号。在信号配线部35A接合有信号端子45A。 [0089] 如图2所示，信号配线部35B供多个连接部件541B接合，且经由多个连接部件541B而与多个第二半导体元件12的各第五电极122(源极)导通。信号配线部35B传输第二检测信号。第二检测信号是表示各第二半导体元件12的导通状态的电信号，例如是与流动于各第五电极122(源极)的电流(源极电流)相应的电压信号。在信号配线部35B接合有信号端子45B。 [0090] 如图2所示，信号配线部35A与信号配线部35B在第二方向y上隔着各焊盘部311、321、331而位于彼此相反的一侧。信号配线部35A在第二方向y上相对于焊盘部311位于与信号配线部34A相同的一侧。信号配线部35B在第二方向y上相对于焊盘部321位于与信号配线部34B相同的一侧。 [0091] 多个信号配线部39与多个第一半导体元件11以及多个第二半导体元件12的任一个都不导通。也就是，多个信号配线部39均不流过主电路电流和电信号。 [0092] 图1以及如图2所示，多个功率端子41～43以及多个信号端子44A、44B、45A、45B、49各自一部分从封固部件6露出。多个功率端子41～43以及多个信号端子44A、44B、45A、45B、49的各构成材料例如是铜或者铜合金，但也可以是其它金属。多个功率端子41～43以及多个信号端子44A、44B、45A、45B、49分别由金属板构成，并适当折弯。 [0093] 功率端子41以及功率端子42与电源连接，且施加有电源电压(例如直流电压)。例如，功率端子41是正极侧的功率输入端子(P端子)，功率端子42是负极侧的功率输入端子(N端子)。功率端子43通过多个第一半导体元件11的各开关动作以及多个第二半导体元件12的各开关动作来输出功率变换后的电压(例如交流电压)。功率端子43分别是功率输出端子(OUT端子)。半导体装置A1中的主电路电流(第一主电路电流以及第二主电路电流)通过上述电源电压以及上述变换后的电压来产生。功率端子41是“第一功率端子”的一例，功率端子42是“第三功率端子”的一例，功率端子43是“第二功率端子”的一例。 [0094] 功率端子41经由功率配线部31而与多个第一半导体元件11的各第一电极111(漏极)导通。功率端子41包括接合部411以及端子部412。 [0095] 如图2以及图3所示，接合部411被封固部件6覆盖。如图2以及图3所示，接合部411与功率配线部31的焊盘部312接合。由此，功率端子41与功率配线部31导通。接合部411与焊盘部312的接合也可以是使用了导电性接合材料(焊锡或者烧结金属等)的接合、激光接合、或者超音波接合等的任意的方法。 [0097] 功率端子42经由功率配线部32而与多个第二半导体元件12的各第五电极122(源极)导通。功率端子42包括接合部421以及端子部422。 [0098] 如图2以及图3所示，接合部421被封固部件6覆盖。如图2以及图3所示，接合部421与功率配线部32的焊盘部322接合。由此，功率端子42与功率配线部32导通。接合部421与焊盘部322的接合也可以是使用了导电性接合材料(焊锡或者烧结金属等)的接合、激光接合、或者超音波接合等的任意的方法。 [0099] 如图2以及图3所示，端子部422从封固部件6露出。如图2所示，端子部422在俯视时从封固部件6向第一方向x的一方侧延伸。也可以在端子部422的表面例如实施镀银。 [0100] 功率端子43经由功率配线部33而与多个第一半导体元件11的各第二电极112(源极)导通，并且与多个第二半导体元件12的各第四电极121(漏极)导通。功率端子43包括接合部431以及端子部432。 [0101] 如图2以及图3所示，接合部431被封固部件6覆盖。如图2以及图3所示，接合部431与功率配线部33的焊盘部332接合。由此，功率端子43与功率配线部33导通。接合部431与焊盘部332的接合也可以是使用了导电性接合材料(焊锡或者烧结金属等)的接合、激光接合、或者超音波接合等任意的方法。 [0102] 如图2以及图3所示，端子部432从封固部件6露出。如图2所示，端子部432在俯视时从封固部件6向第一方向x的另一方侧延伸。也可以在端子部432的表面例如实施镀银。 [0103] 功率端子41以及功率端子42相互隔开间隔，且沿第二方向y配置。功率端子41以及功率端子42与功率端子43在第一方向x上隔着支撑基板2配置在相反的一侧。在与半导体装置A1不同的结构中，功率端子43的数量也可以不是一个、而是两个以上。 [0104] 多个信号端子44A、44B、45A、45B是用于控制半导体装置A1的各电信号的输入端子或者输出端子。多个信号端子44A、44B、45A、45B、49分别包括被封固部件6覆盖的部分、以及从封固部件6露出的部分。多个信号端子44A、44B、45A、45B、49分别是销状的金属部件。该金属部件例如由铜或者铜合金构成。 [0105] 如图2所示，信号端子44A中，被封固部件6覆盖的部分与信号配线部34A接合。由于信号配线部34A与多个第一半导体元件11的各第三电极113(栅极)导通，因此信号端子44A与多个第一半导体元件11的各第三电极113(栅极)导通。信号端子44A是第一驱动信号的输入端子。 [0106] 如图2所示，信号端子44B中，被封固部件6覆盖的部分与信号配线部34B接合。由于信号配线部34B与多个第二半导体元件12的各第六电极123(栅极)导通，因此信号端子44B与多个第二半导体元件12的各第六电极123(栅极)导通。信号端子44B是第二驱动信号的输入端子。 [0107] 如图2所示，信号端子45A中，被封固部件6覆盖的部分与信号配线部35A接合。由于信号配线部35A与多个第一半导体元件11的各第二电极112(源极)导通，因此信号端子45A与多个第一半导体元件11的各第二电极112(源极)导通。信号端子45A是第一检测信号的输出端子。 [0108] 如图2所示，信号端子45B中，被封固部件6覆盖的部分与信号配线部35B接合。由于信号配线部35B与多个第二半导体元件12的各第五电极122(源极)导通，因此信号端子45B与多个第二半导体元件12的各第五电极122(源极)导通。信号端子45B是第二检测信号的输出端子。 [0109] 如图2所示，多个信号端子49中，分别被封固部件6覆盖的部分分别与多个信号配线部39接合。多个信号端子49分别与多个第一半导体元件11以及多个第二半导体元件12任一个都不导通。多个信号端子49分别是非连接端子。也可以没有多个信号端子49。 [0110] 多个连接部件51A、51B、52A、52B、531A、531B、541A、541B分别使相互隔开间隔的两个部位导通。在半导体装置A1中，多个连接部件51A、51B、52A、52B、531A、531B、541A、541B均为键合引线。多个连接部件51A、51B、52A、52B、531A、531B、541A、541B的各构成材料也可以是金、铜或者铝的任一个。 [0111] 如图2以及图6所示，多个连接部件51A分别与多个第一半导体元件11的各第二电极112(源极)和焊盘部331的连结部331b接合，使各第二电极112与功率配线部33导通。在半导体装置A1中，如图2所示，相对于多个第二电极112的各个第二电极112接合多个连接部件51A。在多个连接部件51A流动半导体装置A1中的主电路电流(第一主电路电流)。在半导体装置A1中，各连接部件51A也可以不是键合引线，而是金属制(例如铜制)的板状部件。该情况下，分别与各第二电极112和焊盘部331接合的连接部件51A的数量也可以是一个。连接部件51A是“第一连接部件”的一例。 [0112] 如图2以及图6所示，多个连接部件51B分别与多个第二半导体元件12的各第五电极122(源极)和焊盘部321接合，使各第五电极122与功率配线部32导通。如图2所示，在半导体装置A1中，相对于多个第五电极122的各个第五电极122接合多个连接部件51B。在多个连接部件51B中，流动半导体装置A1中的主电路电流(第二主电路电流)。在半导体装置A1中，各连接部件51B也可以不是键合引线，而是金属制(例如铜制)的板状部件。该情况下，分别与各第五电极122和焊盘部321接合的连接部件51B的数量也可以是一个。连接部件51B是“第二连接部件”的一例。 [0113] 如图2以及图4所示，多个连接部件52A分别与多个第一半导体元件11的第二电极112(源极)和在第一方向x上与该第一半导体元件11相邻的突出部333接合，且使它们导通。 在各突出部333接合有两个连接部件52A。多个连接部件52A分别在俯视时例如沿第一方向x延伸。此外，在功率配线部33不包括各突出部333的结构中，也可以没有多个连接部件52A，也可以与在第一方向x上相邻的两个第一半导体元件11的各第二电极112直接接合。 [0114] 如图2以及图5所示，多个连接部件52B分别与多个第二半导体元件12的各第五电极122(源极)和在第一方向x上与该第二半导体元件12相邻的突出部323接合，且使它们导通。在各突出部323接合有两个连接部件52B。多个连接部件52B分别在俯视时例如沿第一方向x延伸。此外，在功率配线部32不包括各突出部323的结构中，也可以没有多个连接部件52B，也可以与在第一方向x上相邻的两个第二半导体元件12的各第五电极122直接接合。 [0115] 如图2所示，多个连接部件531A分别与多个第一半导体元件11的各第三电极113(栅极)和信号配线部34A接合，使各第三电极113与信号配线部34A导通。由此，信号端子44A经由信号配线部34A以及多个连接部件531A而与多个第一半导体元件11的各第三电极113导通。 [0116] 如图2所示，多个连接部件531B分别与多个第二半导体元件12的各第六电极123(栅极)和信号配线部34B接合，使各第六电极123与信号配线部34B导通。由此，信号端子44B经由信号配线部34B以及多个连接部件531B而与多个第二半导体元件12的各第六电极123导通。 [0117] 如图2所示，多个连接部件541A分别与多个第一半导体元件11的各第二电极112(源极)和信号配线部35A接合，使各第二电极112与信号配线部35A导通。由此，信号端子45A经由信号配线部35A以及多个连接部件541A而与多个第一半导体元件11的各第二电极112导通。 [0118] 如图2所示，多个连接部件541B分别与多个第二半导体元件12的各第五电极122(源极)和信号配线部35B接合，使各第五电极122与信号配线部35B导通。由此，信号端子45B经由信号配线部35B以及多个连接部件541B而与多个第二半导体元件12的各第五电极122导通。 [0119] 封固部件6是保护多个第一半导体元件11以及多个第二半导体元件12等的封固部件。封固部件6分别覆盖多个第一半导体元件11、多个第二半导体元件12、支撑基板2的一部分、多个功率端子41～43、多个信号端子44A、44B、45A、45B、49、多个连接部件51A、51B、52A、52B、531A、531B、541A、541B。封固部件6例如由绝缘性树脂材料构成，该绝缘性树脂材料例如是环氧树脂。封固部件6例如呈黑色。封固部件6在俯视时呈矩形形状。封固部件6具有树脂主面61、树脂背面62以及多个树脂侧面631～634。 [0120] 如图4～图6所示，树脂主面61以及树脂背面62在厚度方向z上隔开间隔。树脂主面61朝向厚度方向z的上方，树脂背面62朝向厚度方向z的下方。多个树脂侧面631～634分别在厚度方向z上被树脂主面61以及树脂背面62所夹，且与它们连接。如图4以及图5所示，一对树脂侧面631、632在第一方向x上相互朝向相反侧。各功率端子41、42从树脂侧面632突出，功率端子43从树脂侧面631突出。如图6所示，一对树脂侧面633、634在第二方向y上相互朝向相反侧。各信号端子44A、45A从树脂侧面634突出，信号端子44B、45B从树脂侧面633突出。 [0121] 在半导体装置A1中，在第一方向x上相邻的两个第一半导体元件11的第一电极111(漏极)彼此的导通路径R11(参照图3)比第一近位元件110的第一电极111(漏极)与功率端子41(P端子)的导通路径R12(图3参照)长。由此，作为导通路径R11的电感的元件－元件电感L1比作为导通路径R12的电感的元件－端子电感L2大。元件－元件电感L1是“第一电感”的一例，元件－端子电感L2是“第二电感”的一例。 [0122] 同样，在半导体装置A1中，在第一方向x上相邻的两个第二半导体元件12的第四电极121(漏极)彼此的导通路径R21(参照图3)比第二近位元件120的第四电极121(漏极)与功率端子43(OUT端子)的导通路径R22(参照图3)长。由此，作为导通路径R21的电感的元件－元件电感L3比作为导通路径R22的电感的元件－端子电感L4大。元件－元件电感L3是“第三电感”的一例，元件－端子电感L4是“第四电感”的一例。 [0123] 半导体装置A1的作用以及效果如下。 [0124] 半导体装置A1具备多个第一半导体元件11，多个第一半导体元件11电并联连接。半导体装置A1具备作为第一导体的功率配线部31。功率配线部31在厚度方向z上观察时，避开第一线段S1的一部分地配置。根据该结构，与功率配线部31不避开第一线段S1地配置的结构(以下称为“第一比较结构”)相比，元件－元件电感L1增加。第一比较结构例如如专利文献1那样，多个第一半导体元件11的第一电极111(漏极)彼此的导通路径是直线的结构。 在本申请的发明者的研究中，发现在各第一半导体元件11的第一电极111(漏极)彼此的导通中，电感越大、则越抑制振荡现象的产生。因此，与第一比较结构相比，半导体装置A1能够抑制使多个第一半导体元件11并联动作时的振荡现象的产生。 [0125] 在半导体装置A1中，在厚度方向z上观察时，作为第一导体的功率配线部31避开第一线段S1中的15％以上的部分。根据该结构，能够使各导通路径R11的长度相对于第一线段S1的长度足够大。因此，为了抑制多个第一半导体元件11并联动作时产生的振荡现象，能够确保适当的元件－元件电感L1。尤其是，在厚度方向z上观察时，功率配线部31如果避开第一线段S1中的25％以上的部分，则不仅抑制多个第一半导体元件11并联动作时的振荡现象，而且确保更优选的元件－元件电感L1。另外，在厚度方向z上观察时，功率配线部31避开第一线段S1中的90％以下的部分。与该结构不同，在厚度方向z上观察时，如果功率配线部31避开比第一线段S1中的90％大的部分，则有可能在厚度方向z上观察时，各第一半导体元件11从各搭载部311a伸出。假设在厚度方向z上观察时，在各第一半导体元件11从各搭载部 311a伸出的情况下，各第一半导体元件11的接合强度下降、或者各第一电极111与各搭载部 311a的接合面积下降。针对于此，在半导体装置A1中，在厚度方向z上观察时，功率配线部31避开第一线段S1中的90％以下的部分，因此能够适当地确保配置各第一半导体元件11的区域(各搭载部311a)的大小。也就是，半导体装置A1抑制各第一半导体元件11从各搭载部 311a伸出，能够抑制各第一半导体元件11的接合强度的下降以及各第一电极111与各搭载部311a的接合面积的下降。综上所述，半导体装置A1通过采用在厚度方向z上观察时，作为第一导体的功率配线部31避开第一线段S1中的15％以上且90％以下的部分的结构，从而适当地确保元件－元件电感L1，并且能够将各第一半导体元件11适当地接合于各搭载部 311a。 [0126] 在半导体装置A1中，功率配线部31包括搭载有多个第一半导体元件11的各个第一半导体元件11的多个搭载部311a。在多个搭载部311a中的在第一方向x上相邻的任意的两个搭载部311a中，该两个搭载部311a都在第一方向x上隔着第一间隙G1地配置。在厚度方向z上观察时，第一间隙G1与第一线段S1交叉。根据该结构，功率配线部31成为避开第一线段S1的一部分的形状。因此，与上述第一比较结构相比，半导体装置A1能够使元件－元件电感L1增加。 [0127] 半导体装置A1具备多个第二半导体元件12，多个第二半导体元件12电并联连接。半导体装置A1具备作为第二导体的功率配线部33。在厚度方向z上观察时，功率配线部33避开第二线段S2的一部分地配置。根据该结构，与功率配线部33不避开第二线段S2地配置的结构(以下称为“第二比较结构”)相比，元件－元件电感L3增加。第二比较结构例如如专利文献1那样，是多个第二半导体元件12的第四电极121(漏极)彼此的导通路径为直线的结构。因此，与第二比较结构相比，半导体装置A1能够抑制使多个第二半导体元件12并联动作时的振荡现象的产生。 [0128] 在半导体装置A1中，在厚度方向z上观察时，作为第二导体的功率配线部33避开第二线段S2中的15％以上的部分。根据该结构，能够使各导通路径R21的长度相对于第二线段S2的长度足够大。因此，为了抑制多个第二半导体元件12并联动作时产生的振荡现象，能够确保适当的元件－元件电感L3。尤其是，如果在厚度方向z上观察时，功率配线部33避开第二线段S2中的25％以上的部分，则不仅抑制多个第二半导体元件12的并联动作时的振荡现象，而且确保更优选的元件－元件电感L3。另外，在厚度方向z上观察时，功率配线部33避开第二线段S2中的90％以下的部分。由此，与在厚度方向z上观察时，功率配线部31避开第一线段S1中的90％以下的部分的情况相同，能够适当地确保配置各第二半导体元件12的区域(各搭载部331a)的大小。也就是，半导体装置A1抑制各第二半导体元件12从各搭载部331a伸出，能够抑制各第二半导体元件12的接合强度的下降以及各第四电极121与各搭载部331a的接合面积的下降。综上所述，半导体装置A1通过采用在厚度方向z上观察时，作为第二导体的功率配线部32避开第二线段S2中的15％以上且90％以下的部分的结构，从而适当地确保元件－元件电感L3，并且能够将各第二半导体元件12适当地接合于各搭载部331a。 [0129] 在半导体装置A1中，功率配线部33包括搭载有多个第二半导体元件12的各个第二半导体元件12的多个搭载部331a。即使在多个搭载部331a中的在第一方向x上相邻的任意的两个搭载部331a中，该两个搭载部331a都在第一方向x上隔着第二间隙G2地配置。在厚度方向z上观察时，第二间隙G2与第二线段S2交叉。根据该结构，功率配线部33成为避开第二线段S2的一部分的形状。因此，与上述第二比较结构相比，半导体装置A1能够使元件－元件电感L3增加。 [0130] 在半导体装置A1中，功率配线部33包括突出部333。在厚度方向z上观察时，突出部333从连结部331b(焊盘部331)沿第二方向y突出。另外，在厚度方向z上观察时，突出部333的一部分与第一间隙G1重叠。根据该结构，突出部333配置于在第一方向x上相邻的两个第一半导体元件11之间。由此，例如，能够通过各连接部件52A将位于突出部333的第一方向x两邻的两个第一半导体元件11的第二电极112彼此经由该突出部333而电连接。通过这样的连接部件52A的连接，在第一方向x上相邻的两个第一半导体元件11的第二电极112彼此形成与主电路电流的导通路径不同的导通路径。根据本申请发明者的研究，发现使两个第一半导体元件11并联动作时，各第二电极112(源极)间的电感越小、则越能够抑制振荡现象的产生。因此，半导体装置A1通过利用各连接部件52A将位于突出部333的第一方向x两邻的两个第一半导体元件11的各第二电极112经由该突出部333而电连接，从而能够进一步抑制使多个第一半导体元件11并联动作时的振荡现象的产生。 [0131] 在半导体装置A1中，功率配线部32包括突出部323。在厚度方向z上观察时，突出部323从焊盘部332沿第二方向y突出。另外，在厚度方向z上观察时，突出部323的一部分与第二间隙G2重叠。根据该结构，突出部323配置于在第一方向x上相邻的两个第二半导体元件 12之间。由此，例如，通过各连接部件52B，能够将位于突出部323的第一方向x两邻的两个第二半导体元件12的第五电极122彼此经由该突出部323而电连接。通过这样的连接部件52B的连接，在第一方向x上相邻的两个第二半导体元件12的第五电极122彼此形成与主电路电流的导通路径不同的导通路径。因此，半导体装置A1通过利用各连接部件52B将位于突出部 323的第一方向x两邻的两个第二半导体元件12的各第五电极122经由该突出部323而电连接，从而能够进一步抑制使多个第二半导体元件12并联动作时的振荡现象的产生。 [0132] 第一实施方式的变形例： [0133] 接着，参照图7～图10，对第一实施方式的半导体装置A1的各变形例进行说明。图7～图10是表示第一实施方式的第一变形例至第四变形例各自的各半导体装置A2～A5。 [0134] 首先，各半导体装置A2～A5与半导体装置A1通用，而且对相互通用的方面进行说明。 [0135] 各半导体装置A2～A5均在以下点与半导体装置A1通用。第一通用点，如图7～图10所示，在厚度方向z上观察时，功率配线部31避开各第一线段S1的各一部分地配置。第二通用点，如图7～图10所示，在厚度方向z上观察时，功率配线部33避开各第二线段S2的各一部分地配置。第三通用点，如图7～图10所示，在第一方向x上相邻的两个搭载部311a隔着第一间隙G1地配置，在厚度方向z上观察时，该第一间隙G1与第一线段S1交叉。第四通用点，如图7～图10所示，在第一方向x上相邻的两个连结部331b隔着第二间隙G2地配置，在厚度方向z上观察时，该第二间隙G2与第二线段S2交叉。 [0136] 根据上述第一通用点，各半导体装置A2～A5均与半导体装置A1相同，与上述第一比较结构相比，元件－元件电感L1增加。也就是，各半导体装置A2～A5均与半导体装置A1相同，与上述第一比较结构相比，能够抑制使多个第一半导体元件11并联动作时的振荡现象的产生。另外，根据上述第二通用点，各半导体装置A2～A5均与半导体装置A1相同，与上述第二比较结构相比，元件－元件电感L3增加。也就是，各半导体装置A2～A5均与半导体装置A1相同，与上述第二比较结构相比，能够抑制使多个第二半导体元件12并联动作时的振荡现象的产生。 [0137] 接着，对第一实施方式的第一变形例至第四变形例的半导体装置A2～A5的各构成例依次进行说明。 [0138] 第一实施方式的第一变形例： [0139] 如图7所示，半导体装置A2的各导通路径R11比半导体装置A1的各导通路径R11长。也就是，半导体装置A2的元件－元件电感L1比半导体装置A1的元件－元件电感L1大。在图7所示的例子中，半导体装置A2与半导体装置A1相比，通过使各搭载部311a中、从接合有各第一半导体元件11的部分至连接于连结部311b的部分的沿第二方向y的尺寸变大，从而使各导通路径R11变长。此外，半导体装置A2的导通路径R12与半导体装置A1的导通路径R12相同(或者大致相同)。在图7所示的例子中，半导体装置A2中，各导通路径R11比导通路径R12长。 也就是，半导体装置A2与半导体装置A1相同，元件－元件电感L1比元件－端子电感L2大。 [0140] 如上所述构成的半导体装置A2与半导体装置A1相比，元件－元件电感L1较大。因此，半导体装置A2与半导体装置A1相比，能够抑制使多个第一半导体元件11并联动作时的振荡现象的产生。 [0141] 同样，如图7所示，半导体装置A2的各导通路径R21比半导体装置A1的各导通路径R21长。也就是，半导体装置A2的元件－元件电感L3比半导体装置A1的元件－元件电感L3大。在图7所示的例子中，半导体装置A2与半导体装置A1相比，通过使各搭载部331a中、从接合有各第二半导体元件12的部分至连接于连结部331b的部分的沿第二方向y的尺寸变大，从而使各导通路径R21变长。此外，半导体装置A2的导通路径R22与半导体装置A1的导通路径R22相同(或者大致相同)。在图7所示的例子中，半导体装置A2的各导通路径R21比导通路径R22长。也就是，半导体装置A2与半导体装置A1相同，元件－元件电感L3比元件－端子电感L4大。 [0142] 如上所述构成的半导体装置A2与半导体装置A1相比，元件－元件电感L3较大。因此，半导体装置A2与半导体装置A1相比，能够抑制使多个第二半导体元件12并联动作时的振荡现象的产生。 [0143] 第一实施方式的第二变形例： [0144] 如图8所示，半导体装置A3与半导体装置A2相比，焊盘部311(功率配线部31)还包括多个连结部311c。各连结部311c使在第一方向x上相邻的两个搭载部311a导通。在半导体装置A3中，在第一方向x上相邻的两个搭载部311a经由连结部311b以及连结部311c而电连接。在该结构中，各导通路径R11成为不经由连结部311b而是经由连结部311c的路径。由此，半导体装置A3的各导通路径R11比半导体装置A2的各导通路径R11短，因此半导体装置A3的元件－元件电感L1比半导体装置A2的元件－元件电感L1小。此外，即使在半导体装置A3中，也与半导体装置A1相同，元件－元件电感L1比元件－端子电感L2大。 [0145] 同样，如图8所示，半导体装置A3与半导体装置A2相比，焊盘部331(功率配线部33)还包括多个连结部331c。各连结部331c使在第一方向x上相邻的两个搭载部331a导通。在半导体装置A3中，在第一方向x上相邻的两个搭载部331a经由连结部331b以及连结部331c而电连接。在该结构中，如图8所示，各导通路径R21成为不经由连结部311b而是经由连结部311c的路径。由此，半导体装置A3的各导通路径R21比半导体装置A2的各导通路径R21短，因此半导体装置A3的元件－元件电感L3比半导体装置A2的元件－元件电感L3小。此外，在图8所示的例子中，半导体装置A3的元件－元件电感L3比元件－端子电感L4大。 [0146] 第一实施方式的第三变形例： [0147] 如图9所示，半导体装置A4中，焊盘部311(功率配线部31)包括多个带状部311d。各带状部311d将多个搭载部311a的各个搭载部311a与焊盘部312连接。在俯视时，多个带状部311d分别是在第一方向x上延伸的带状，与第二方向y平行(或者大致平行)地配置。 [0148] 如上所述构成的半导体装置A4中，在第一方向x上相邻的两个第一半导体元件11的第一电极111彼此经由焊盘部312而导通，因此该第一电极111彼此的导通路径比各半导体装置A1～A3长。因此，半导体装置A4的元件－元件电感L1比各半导体装置A1～A3的元件－元件电感L1大。也就是，半导体装置A4与各半导体装置A1～A3相比，能够抑制使多个第一半导体元件11并联动作时的振荡现象的产生。 [0149] 同样，如图9所示，半导体装置A4中，焊盘部331(功率配线部33)包括多个带状部331d。各带状部331d将多个搭载部331a的各个搭载部331a与焊盘部332连接。在俯视时，多个带状部331d分别是在第一方向x上延伸的带状，与第二方向y平行(或者大致平行)地配置。 [0150] 如上所述构成的半导体装置A4中，在第一方向x上相邻的两个第二半导体元件12的第四电极121彼此经由焊盘部332而导通，因此该第四电极121彼此的导通路径比各半导体装置A1～A3长。因此，半导体装置A4的元件－元件电感L1比各半导体装置A1～A3的元件－元件电感L1大。也就是，半导体装置A4与各半导体装置A1～A3相比，能够抑制使多个第二半导体元件12并联动作时的振荡现象的产生。 [0151] 第一实施方式的第四变形例： [0152] 如图10所示，半导体装置A5的各导通路径R11比半导体装置A1的各导通路径R11短。也就是，半导体装置A5的元件－元件电感L1比半导体装置A1的元件－元件电感L1小。另外，半导体装置A5的导通路径R12比半导体装置A1的导通路径R12长。也就是，半导体装置A5的元件－端子电感L2比半导体装置A1的元件－端子电感L2大。在图10所示的例子中，例如，通过使多个第一半导体元件11在第一方向x上向远离功率端子41的一侧偏置地配置，从而缩短各导通路径R11，而且使导通路径R12变长。并且，半导体装置A5的各导通路径R11比导通路径R12短。也就是，半导体装置A5的元件－元件电感L1比元件－端子电感L2小。 [0153] 同样，如图10所示，半导体装置A5的各导通路径R21比半导体装置A1的各导通路径R21短。也就是，半导体装置A5的元件－元件电感L3比半导体装置A1的元件－元件电感L3小。另外，半导体装置A5的导通路径R22比半导体装置A1的导通路径R22长。也就是，半导体装置A5的元件－端子电感L4比半导体装置A1的元件－端子电感L4大。在图10所示的例子中，例如，通过使多个第二半导体元件12在第一方向x上向远离功率端子43的一侧偏置地配置，从而缩短各导通路径R21，而且使导通路径R22变长。并且，半导体装置A5的各导通路径R21比导通路径R22短。也就是，半导体装置A5的元件－元件电感L3比元件－端子电感L4小。 [0154] 在各半导体装置A1～A5中，示出了通过在焊盘部311形成切口，从而设置各第一间隙G1的例子。与该结构不同，例如如图11所示，在焊盘部311形成有贯通孔311e，也可以由该贯通孔311e构成各第一间隙G1。贯通孔311e在厚度方向z上贯通焊盘部311(主面金属层21)。同样，在各半导体装置A1～A5中，示出了通过在焊盘部331形成切口，从而设置各第二间隙G2的例子。与该结构不同，例如如图11所示，在焊盘部331形成有贯通孔331e，也可以由该贯通孔331e形成各第二间隙G2。各贯通孔331e在厚度方向z上贯通焊盘部331(主面金属层21)。 [0155] 第二实施方式： [0156] 图12～图17表示第二实施方式的半导体装置B1。如该图所示，半导体装置B1具备多个第一半导体元件11、多个第二半导体元件12、支撑基板2、多个端子、多个连接部件、以及封固部件6。多个端子包括多个功率端子41～43以及多个信号端子44A、44B、45A、45B、46、49。多个连接部件包括多个连接部件531A、531B、541A、541B、56以及多个连接部件58A、57B。 [0157] 在半导体装置B1中，支撑基板2包括绝缘基板20、主面金属层21、背面金属层22、一对导电基板23A、23B、以及一对信号基板24A、24B。该支撑基板2是在DBC基板(或者DBA基板)上配置有一对导电基板23A、23B以及一对信号基板24A、24B的结构。此外，与半导体装置A1相同，该DBC基板(或者DBA基板)由绝缘基板20、一对主面金属层21A、21B以及背面金属层22构成。 [0158] 如图17所示，一对主面金属层21A、21B分别形成于绝缘基板20的主面20a。一对主面金属层21A、21B在第一方向x上隔开间隔。在主面金属层21A接合有导电基板23A，在主面金属层21B接合有导电基板23B。一对主面金属层21A、21B例如分别俯视时呈矩形形状。也可以与该结构不同，以在俯视时各主面金属层21A、21B的外周缘与各导电基板23A、23B的外周缘为相似形的方式，形成有各主面金属层21A、21B。 [0159] 一对导电基板23A、23B分别由金属构成。该金属为铜或铜合金、或者铝或铝合金等。 [0160] 如图17所示，导电基板23A配置在主面金属层21A上。如图17所示，导电基板23A搭载有多个第一半导体元件11。如图16所示，半导体装置B1的多个第一半导体元件11沿第二方向y配置在导电基板23A上。导电基板23A与多个第一半导体元件11的各第一元件背面11b对置。导电基板23A与多个第一半导体元件11的各第一电极111(漏极)导通接合。多个第一半导体元件11的第一电极111经由导电基板23A而相互电连接。如图16所示，导电基板23A在俯视时避开各第一线段S1的各一部分地配置。例如，导电基板23A以在俯视时避开各第一线段S1的15％以上且90％以下(优选为25％以上且90％以下)的部分的方式配置。在本实施方式中，导电基板23A是“第一导体”的一例。 [0161] 导电基板23A包括多个搭载部231A以及连结部232A。 [0162] 如图16所示，多个搭载部231A分别搭载有多个第一半导体元件11的各个第一半导体元件11。多个搭载部231A分别接合有多个第一半导体元件11的各第一电极111(漏极)。多个搭载部231A例如分别俯视时呈矩形形状。多个搭载部231A分别包括在俯视时与多个第一半导体元件11各个第一半导体元件11重叠的部分、以及从该部分扩张的部分。如图16所示，多个搭载部231A在第二方向y上隔开间隔，并且沿第二方向y平行(或者大致平行)地配置。多个搭载部231A各自的第一方向x的一方侧的端缘与连结部232A连接。由此，多个搭载部 231A通过连结部232A而相互电连接。在本实施方式中，搭载部231A是“第一搭载部”的一例。 [0163] 如图16所示，在第二方向y上相邻的任意的两个搭载部231A中，该两个搭载部231A都在第二方向y上隔着第一间隙G1地配置。为了便于理解，在图16中，用点状的图案示出各第一间隙G1。各第一间隙G1与各第一线段S1交叉。各第一间隙G1例如通过设置在导电基板23A的第一方向x的另一方侧(远离功率端子41的一侧)的端缘的各切口而形成。 [0164] 如图16所示，连结部232A与多个搭载部231A的各个搭载部231A连接。连结部232A例如俯视时呈矩形形状，以第二方向y为长度方向。如图16所示，连结部232A在第一方向x上相对于多个搭载部231A位于与多个第二半导体元件12相反的一侧。另外，连结部232A在第一方向x上相对于各第一线段S1位于与多个第二半导体元件12相反的一侧。连结部232A在俯视时与信号基板24A重叠。在本实施方式中，连结部232A是“第一连结部”的一例。 [0165] 如图17所示，导电基板23B配置在主面金属层21B上。如图17所示，导电基板23B搭载有多个第二半导体元件12。如图16所示，半导体装置B1的多个第二半导体元件12沿第二方向y配置在导电基板23B上。导电基板23B与多个第二半导体元件12的各第二元件背面12b对置。导电基板23B与多个第二半导体元件12的各第四电极121(漏极)导通接合。多个第二半导体元件12的第四电极121经由导电基板23B而相互电连接。如图16所示，导电基板23B在俯视时避开各第二线段S2的各一部分地配置。例如，导电基板23B以在俯视时避开各第二线段S2的15％以上且90％以下(优选为25％以上90％以下)的部分的方式配置。另外，导电基板23B接合有多个连接部件58A，经由各连接部件58A而与多个第一半导体元件11的各第二电极112(源极)导通。在本实施方式中，导电基板23B是“第二导体”的一例。 [0166] 导电基板23B包括多个搭载部231B以及连结部232B。 [0167] 如图16所示，多个搭载部231B各自分别搭载有多个第二半导体元件12的各个第二半导体元件12。多个搭载部231B分别接合有多个第二半导体元件12的各第四电极121(漏极)。多个搭载部231B例如分别俯视时呈矩形形状。多个搭载部231B分别包括在俯视时与多个第二半导体元件12的各个第二半导体元件12重叠的部分、以及从该部分扩张的部分。多个搭载部231B在第二方向y上隔开间隔，并且沿第二方向y平行(或者大致平行)地配置。多个搭载部231B各自的第一方向x的另一方侧的端缘与连结部232B连接。由此，多个搭载部231B通过连结部232B而相互电连接。在本实施方式中，搭载部231B是“第二搭载部”的一例。 [0168] 如图16所示，在第二方向y上相邻的任意的两个搭载部231B中，该两个搭载部231B都在第二方向y上隔着第二间隙G2地配置。为了便于理解，在图16中，用点状的图案示出各第二间隙G2。各第二间隙G2与各第二线段S2交叉。各第二间隙G2例如通过设置在导电基板23B的第一方向x的一方侧的端缘(远离各功率端子43的一侧)的各切口而形成。 [0169] 如图16所示，连结部232B与多个搭载部231B分别连接。连结部232B例如俯视时呈矩形形状，以第二方向y为长度方向。如图16所示，在第一方向x上，连结部232B相对于多个搭载部231B位于与多个第一半导体元件11相反的一侧。另外，连结部232B在第一方向x上相对于各第二线段S2位于与多个第一半导体元件11相反的一侧。连结部232B在俯视时与信号基板24B重叠。在本实施方式中，连结部232B是“第二连结部”的一例。 [0170] 一对信号基板24A、24B支撑多个信号端子44A、44B、45A、45B、46、49。如图17所示，一对信号基板24A、24B在厚度方向z上介于一对导电基板23A、23B与多个信号端子44A、44B、45A、45B、46、49之间。一对信号基板24A、24B例如分别由DBC基板构成。也可以与该结构不同，一对信号基板24A、24B例如分别由DBA基板构成。另外，一对信号基板24A、24B也可以分别由印制基板构成，而不是DBC基板或者DBA基板的任一个。 [0171] 如图17所示，信号基板24A配置在导电基板23A上。信号基板24A支撑多个信号端子44A、45A、46、49。信号基板24A经由接合材料而与导电基板23A接合。该接合材料可以是导电性也可以是绝缘性，例如使用焊锡。如图17所示，信号基板24B配置在导电基板23B上。信号基板24B支撑多个信号端子44B、45B、49。信号基板24B经由接合材料而与导电基板23B接合。 该接合材料可以是导电性也可以是绝缘性，例如使用焊锡。 [0172] 如图17所示，一对信号基板24A、24B分别包括绝缘层241、主面金属层242以及背面金属层243。以下说明的绝缘层241、主面金属层242以及背面金属层243，只要没有特别说明，则在一对信号基板24A、24B的各个中都同样地构成。 [0173] 绝缘层241例如由陶瓷构成。该陶瓷例如是AlN、SiN或者Al2O3等。绝缘层241例如俯视时呈矩形形状。如图17所示，绝缘层241具有主面241a以及背面241b。主面241a以及背面241b在厚度方向z上隔开间隔。主面241a朝向厚度方向z上方，背面241b朝向厚度方向z下方。主面241a以及背面241b是平坦(或者大致平坦)的。 [0174] 如图17所示，背面金属层243形成于绝缘层241的背面241b。信号基板24A的背面金属层243经由接合材料而与导电基板23A接合。信号基板24B的背面金属层243经由接合材料而与导电基板23B接合。背面金属层243的构成材料例如是Cu或者Cu合金。该构成材料也可以是Al或者Al合金，而不是Cu或者Cu合金的任一个。 [0175] 如图17所示，主面金属层242形成于绝缘层241的主面241a。多个信号端子44A、44B、45A、45B、46、49分别竖立设置在一对信号基板24A、24B任一个的主面金属层242上。主面金属层242的构成材料例如是Cu或者Cu合金。该构成材料也可以是Al或者Al合金，而不是Cu或者Cu合金的任一个。 [0176] 信号基板24A的主面金属层242包括多个信号配线部34A、35A、36、39。信号基板24B的主面金属层242包括多个信号配线部34B、35B、39。 [0177] 信号配线部36供连接部件56接合，且经由连接部件56而与导电基板23A导通。导电基板23A与多个第一半导体元件11的第一电极111(漏极)导通，因此信号配线部36与多个第一半导体元件11的第一电极111(漏极)导通。 [0178] 功率端子41与导电基板23A一体地形成。也可以与该结构不同，功率端子41与导电基板23A接合。功率端子41与连结部232A连接。功率端子41的厚度方向z的尺寸比导电基板23A小。功率端子41从导电基板23A向第一方向x的一方侧延伸。该第一方向x的一方侧相对于导电基板23A位于与导电基板23B所在的一侧相反的一侧。功率端子41从树脂侧面632突出。功率端子41经由导电基板23A而与多个第一半导体元件11的第一电极111(漏极)导通。 [0179] 两个功率端子42分别从导电基板23A隔开间隔。两个功率端子42在第二方向y上隔着功率端子41配置在彼此相反侧。两个功率端子42相对于导电基板23A配置在第一方向x的一方侧。该第一方向x的一方侧相对于导电基板23A是功率端子41所在的一侧。两个功率端子42从树脂侧面632突出。在两个功率端子42分别接合有连接部件58B。两个功率端子42分别经由连接部件58B而与多个第二半导体元件12的第五电极122(源极)导通。 [0180] 两个功率端子43分别与导电基板23B一体地形成。也可以与该结构不同，两个功率端子43分别与导电基板23B接合。两个功率端子43分别与连结部232B连接。两个功率端子43的厚度方向z的尺寸分别比导电基板23B小。两个功率端子43分别从导电基板23B向第一方向x的另一方侧延伸。该第一方向x的另一方侧是相对于导电基板23B与导电基板23A所在的一侧相反的一侧。两个功率端子43从树脂侧面631突出。两个功率端子43分别经由导电基板23B而与多个第一半导体元件11的第二电极112(源极)以及多个第二半导体元件12的第四电极121(漏极)导通。 [0181] 多个信号端子44A、44B、45A、45B、46、49分别从树脂主面61突出。多个信号端子44A、44B、45A、45B、46、49例如分别是冲压配合端子。多个信号端子44A、44B、45A、45B、46、49分别包括支架441以及金属销442。 [0182] 支架441由导电性材料构成。支架441呈筒状。信号端子44A的支架441与信号配线部34A接合，信号端子44B的支架441与信号配线部34B接合。信号端子45A的支架441与信号配线部35A接合，信号端子45B的支架441与信号配线部35B接合，信号端子46的支架441与信号配线部36接合。金属销442压入于支架441，并且在厚度方向z上延伸。金属销442从封固部件6的树脂主面61向厚度方向z上方突出，一部分从封固部件6露出。 [0183] 信号端子46竖立设置于信号配线部36。信号端子46与信号配线部36导通。信号配线部36与多个第一半导体元件11的第一电极111导通，因此信号端子46与多个第一半导体元件11的第一电极111导通。 [0184] 多个信号端子49竖立设置于信号配线部39。多个信号端子49与多个第一半导体元件11以及多个第二半导体元件12的任一个都不导通。多个信号端子49分别是非连接端子。 [0185] 连接部件56例如是键合引线。该键合引线的构成材料也可以是金、铜或者铝的任一个。如图15所示，连接部件56与信号配线部36和导电基板23A接合，且使它们导通。 [0186] 多个连接部件58A、57B与支撑基板2一起构成由多个第一半导体元件11以及多个第二半导体元件12开关的主电路电流的路径的多个连接部件58A、57B由金属制的板状部件构成。该金属例如是Cu或者Cu合金。多个连接部件58A、57B被局部地折弯。 [0187] 多个连接部件58A分别与多个第一半导体元件11的各第二电极112(源极)和导电基板23B接合，且使多个第一半导体元件11的各第二电极112与导电基板23B导通。各连接部件58A与多个第一半导体元件11的各第二电极112、以及各连接部件58A与导电基板23B分别通过导电性接合材料(例如焊锡、金属糊料或者烧结金属等)接合。如图15所示，各连接部件58A是在俯视时在第一方向x上延伸的带状。 [0188] 在图示的例子中，连接部件58A的数量与第一半导体元件11的数量对应，为三个。也可以与该结构不同，不取决于多个第一半导体元件11的数量，而是相对于多个第一半导体元件11使用例如一个连接部件58A。 [0189] 连接部件58B使多个第二半导体元件12的各第五电极122(源极)与各功率端子42导通。如图14所示，连接部件58B包括一对第一配线部581B、第二配线部582B、第三配线部583B以及多个第四配线部584B。 [0190] 一对第一配线部581B的一方与一对功率端子42的一方连接，一对第一配线部581B的另一方与一对功率端子42的另一方连接。各第一配线部581B与各功率端子42通过导电性接合材料(例如焊锡、金属糊料或者烧结金属等)接合。如图14所示，一对第一配线部581B分别是在俯视时在第一方向x上延伸的带状。一对第一配线部581B在第二方向y上隔开间隔，而且平行(或者大致平行)地配置。 [0191] 如图14所示，第二配线部582B与一对第一配线部581B双方连接。第二配线部582B是在俯视时在第二方向y上延伸的带状的部位。如从图14以及图17理解的那样，第二配线部582B在俯视时与多个第二半导体元件12重叠。如图17所示，第二配线部582B与各第二半导体元件12的第五电极122(源极)连接。第二配线部582B中，在俯视时与各第二半导体元件12重叠的部位比其它部位更向厚度方向z下方突出。第二配线部582B中，向该厚度方向z下方突出的部位与多个第二半导体元件12的各第五电极122接合。第二配线部582B与各第五电极122例如通过导电性接合材料(例如焊锡、金属糊料或者烧结金属等)接合。 [0192] 如图14所示，第三配线部583B与一对第一配线部581B双方连接。第三配线部583B是在俯视时在第二方向y上延伸的带状。第三配线部583B在第一方向x上与第二配线部582B隔开间隔。第三配线部583B与第二配线部582B平行(或者大致平行)地排列。如从图14以及图17理解的那样，第三配线部583B在俯视时与多个第一半导体元件11重叠。第三配线部583B中，在俯视时与各第一半导体元件11重叠的部位比其它部位更向厚度方向z上方突出。 通过向该厚度方向z上方突出的部位，在各第一半导体元件11上形成接合各连接部件58A的区域，能够抑制第三配线部583B与各连接部件58A接触。 [0193] 如图14所示，多个第四配线部584B分别与第二配线部582B以及第三配线部583B双方连接。各第四配线部584B是在俯视时在第一方向x上延伸的带状。多个第四配线部584B在第二方向y上隔开间隔，在俯视时平行(或者大致平行)地配置。多个第四配线部584B各自在第一方向x上的一端与第三配线部583B中的在俯视时与在第二方向y上相邻的两个第一半导体元件11之间重叠的部分连接，而且第一方向x上的另一端与第二配线部582B中的在俯视时与在第二方向y上相邻的两个第二半导体元件12之间重叠的部分连接。 [0194] 在半导体装置B1中，在第二方向y上相邻的两个第一半导体元件11的第一电极111(漏极)彼此的导通路径R11(参照图16)比第一近位元件110的第一电极111(漏极)与功率端子41(P端子)的导通路径R12(参照图16)长。由此，作为导通路径R11的电感的元件－元件电感L1比作为导通路径R12的电感的元件－端子电感L2大。 [0195] 同样，在半导体装置B1中，在第二方向y上相邻的两个第二半导体元件12的第四电极121(漏极)彼此的导通路径R21(参照图16)比第二近位元件120的第四电极121(漏极)与各功率端子43(OUT端子)的导通路径R22(参照图16)长。由此，作为导通路径R21的电感的元件－元件电感L3比作为导通路径R22的电感的元件－端子电感L4大。 [0196] 半导体装置B1的作用以及效果如下。 [0197] 与半导体装置A1相同，半导体装置B1具备多个第一半导体元件11，多个第一半导体元件11电并联连接。半导体装置B1具备作为第一导体的导电基板23A。在厚度方向z上观察时，导电基板23A避开第一线段S1的一部分地配置。根据该结构，与导电基板23A不避开第一线段S1地配置的结构(以下称为“第三比较结构”)相比，元件－元件电感L1增加。第三比较结构例如如专利文献1那样，是多个第一半导体元件11的第一电极111(漏极)彼此的导通路径为直线的结构。因此，与第三比较结构相比，半导体装置B1能够抑制使多个第一半导体元件11并联动作时的振荡现象的产生。 [0198] 在半导体装置B1中，在厚度方向z上观察时，作为第一导体的导电基板23A避开第一线段S1中的15％以上的部分。根据该结构，与半导体装置A1相同，半导体装置B1为了抑制多个第一半导体元件11并联动作时产生的振荡现象，能够确保适当的元件－元件电感L1。另外，在厚度方向z上观察时，导电基板23A避开第一线段S1中的90％以下的部分。根据该结构，与半导体装置A1相同，半导体装置B1抑制各第一半导体元件11从各搭载部231A伸出，能够抑制各第一半导体元件11的接合强度的下降以及各第一电极111与各搭载部231A的接合面积的下降。综上所述，半导体装置B1通过采用在厚度方向z上观察时，作为第一导体的导电基板23A避开第一线段S1中的15％以上且90％以下的部分的结构，从而适当地确保元件－元件电感L1，并且能够将各第一半导体元件11适当地接合于各搭载部231A。 [0199] 在半导体装置B1中，导电基板23A包括搭载有多个第一半导体元件11的各个第一半导体元件11的多个搭载部231A。在多个搭载部231A中的在第二方向y上相邻的任意的两个搭载部231A中，该两个搭载部231A都在第二方向y上隔着第一间隙G1地配置。在厚度方向z上观察时，第一间隙G1与第一线段S1交叉。根据该结构，导电基板23A成为避开第一线段S1的一部分的形状。因此，与半导体装置A1相同，与上述第三比较结构相比，半导体装置B1能够使元件－元件电感L1增加。 [0200] 与半导体装置A1相同，半导体装置B1具备两个以上的第二半导体元件12，两个以上的第二半导体元件12电并联连接。半导体装置B1具备作为第二导体的导电基板23B。在厚度方向z上观察时，导电基板23B避开第二线段S2的一部分地配置。根据该结构，与导电基板23B不避开第二线段S2地配置的结构(以下称为“第四比较结构”)相比，元件－元件电感L3增加。第四比较结构例如如专利文献1那样，是多个第二半导体元件12的第四电极121(漏极)彼此的导通路径为直线的结构。因此，与第四比较结构相比，半导体装置B1能够抑制使两个以上的第二半导体元件12并联动作时的振荡现象的产生。 [0201] 在半导体装置B1中，在厚度方向z上观察时，作为第一导体的导电基板23B避开第二线段S2中的15％以上的部分。根据该结构，与半导体装置A1相同，半导体装置B1为了抑制多个第二半导体元件12并联动作时产生的振荡现象，能够确保适当的元件－元件电感L3。另外，在厚度方向z上观察时，导电基板23B避开第二线段S2中的90％以下的部分。根据该结构，与半导体装置A1相同，半导体装置B1抑制各第二半导体元件12从各搭载部231B伸出，能够抑制各第二半导体元件12的接合强度的下降以及各第四电极121与各搭载部231B的接合面积的下降。综上所述，半导体装置B1通过采用在厚度方向z上观察时，作为第一导体的导电基板23B避开第二线段S2中的15％以上且90％以下的部分的结构，从而适当地确保元件－元件电感L3，并且能够将各第二半导体元件12适当地接合于各搭载部231B。 [0202] 在半导体装置B1中，导电基板23B包括搭载有多个第二半导体元件12的各个第二半导体元件12的多个搭载部231B。在多个搭载部231B中的在第二方向y上相邻的任意的两个搭载部231B中，该两个搭载部231B都在第二方向y上隔着第二间隙G2地配置。在厚度方向z上观察时，第二间隙G2与第二线段S2交叉。根据该结构，导电基板23B成为避开第二线段S2的一部分的形状。因此，与上述第四比较结构相比，半导体装置B1能够使元件－元件电感L3增加。 [0203] 第二实施方式的变形例： [0204] 接着，参照图18～图21，对第二实施方式的半导体装置B1的各变形例进行说明。图18～图21表示第二实施方式的第一变形例至第四变形例各自的各半导体装置B2～B5。 [0205] 首先，各半导体装置B2～B5与半导体装置B1通用，而且对相互通用的点进行说明。 [0206] 各半导体装置B2～B5均在以下点与半导体装置B1通用。第一通用点，如图18～图21所示，在厚度方向z上观察时，导电基板23A避开各第一线段S1的各一部分地配置。第二通用点，如图18～图21所示，在厚度方向z上观察时，导电基板23B避开各第二线段S2的各一部分地配置。第三通用点，如图18～图21所示，在第二方向y上相邻的两个搭载部231A隔着第一间隙G1地配置，在厚度方向z上观察时，该第一间隙G1与第一线段S1交叉。第四通用点，如图18～图21所示，在第二方向y上相邻的两个搭载部231B隔着第二间隙G2地配置，在厚度方向z上观察时，该第二间隙G2与第二线段S2交叉。 [0207] 根据上述第一通用点，各半导体装置B2～B5均与半导体装置B1相同，与上述第三比较结构相比，元件－元件电感L1增加。也就是，各半导体装置B2～B5均与半导体装置B1相同，与上述第三比较结构相比，能够抑制使多个第一半导体元件11并联动作时的振荡现象的产生。另外，根据上述第二通用点，各半导体装置B2～B5均与半导体装置B1相同，与上述第四比较结构相比，元件－元件电感L3增加。也就是，各半导体装置B2～B5均与半导体装置B1相同，与上述第四比较结构相比，能够抑制使多个第二半导体元件12并联动作时的振荡现象的产生。 [0208] 接着，对第二实施方式的第一变形例至第四变形例的半导体装置B2～B5的各构成例依次进行说明。 [0209] 第二实施方式的第一变形例： [0210] 如图18所示，半导体装置B2的各导通路径R11比半导体装置B1的各导通路径R11长。也就是，半导体装置B2中的元件－元件电感L1比半导体装置B1中的元件－元件电感L1大。另外，在半导体装置B2中，导通路径R12比半导体装置B1中的导通路径R12长。在图18所示的例子中，半导体装置B2与半导体装置B1相比，各第一半导体元件11的俯视时的尺寸较小，而且通过各第一半导体元件11配置在各搭载部231A中的比功率端子41靠第一方向x的较远的一侧，从而各导通路径R11变长。此外，在图18所示的例子中，半导体装置B2与半导体装置B1相同，各导通路径R11比导通路径R12长。也就是，半导体装置B2中，元件－元件电感L1比元件－端子电感L2大。 [0211] 如上所述构成的半导体装置B2与半导体装置B1相比，元件－元件电感L1较大。因此，与半导体装置B1相比，半导体装置B2更能够抑制使多个第一半导体元件11并联动作时的振荡现象的产生。 [0212] 同样，如图18所示，半导体装置B2的各导通路径R21比半导体装置B1的各导通路径R21长。也就是，半导体装置B2中的元件－元件电感L3比半导体装置B1中的元件－元件电感L3大。另外，在半导体装置B2中，导通路径R22比半导体装置B1中的导通路径R22长。在图18所示的例子中，半导体装置B2与半导体装置B1相比，各第二半导体元件12的俯视时的尺寸较小，而且通过各第二半导体元件12配置在各搭载部231B中的比各功率端子43靠第一方向x的较远的一侧，从而各导通路径R21变长。此外，在图18所示的例子中，半导体装置B2与半导体装置B1相同，各导通路径R21比导通路径R22长。元件－元件电感L3比元件－端子电感L4大。 [0213] 如上所述构成的半导体装置B2与半导体装置B1相比，元件－元件电感L3较大。因此，与半导体装置B1相比，半导体装置B2能够抑制使多个第二半导体元件12并联动作时的振荡现象的产生。 [0214] 第二实施方式的第二变形例： [0215] 如图19所示，半导体装置B3与半导体装置B2相比，导电基板23A还包括多个连结部233A。各连结部233A使在第二方向y上相邻的两个搭载部231A导通。在半导体装置B3中，在第二方向y上相邻的两个搭载部231A经由连结部232A以及连结部233A而电连接。在该结构中，如图19所示，各导通路径R11成为不经由连结部232A而是经由各连结部233A的路径。由此，半导体装置B3的各导通路径R11变得比半导体装置B2的各导通路径R11短，因此半导体装置B3的元件－元件电感L1比半导体装置B2的元件－元件电感L1小。但是，在图19所示的例子中，元件－元件电感L1比元件－端子电感L2大。此外，若在导电基板23A设置多个连结部233A，则如图19所示，在隔着各连结部233A而与导电基板23A的各切槽(第一间隙G1)相反的一侧形成有开口234A。该开口234A在厚度方向z上贯通导电基板23A。在图19所示的例子中，导电基板23A的各切槽(第一间隙G1)的沿第一方向x的尺寸比各开口234A的沿第一方向x的尺寸大。 [0216] 同样，如图19所示，半导体装置B3与半导体装置B2相比，导电基板23B还包括多个连结部233B。各连结部233B使在第二方向y上相邻的两个搭载部231B导通。在半导体装置B3中，在第二方向y上相邻的两个搭载部231B经由连结部232B以及连结部233B而电连接。在该结构中，如图19所示，各导通路径R21成为不经由连结部232B而是经由各连结部233B的路径。由此，半导体装置B3的各导通路径R21变得比半导体装置B2的各导通路径R21短，因此半导体装置B3的元件－元件电感L3比半导体装置B2的元件－元件电感L3小。但是，在图19所示的例子中，元件－元件电感L3比元件－端子电感L4大。此外，若在导电基板23B设置多个连结部233B，则如图19所示，在隔着各连结部233B而与导电基板23B的各切槽(第二间隙G2)相反的一侧形成有开口234B。该开口234B在厚度方向z上贯通导电基板23B。在图19所示的例子中，导电基板23B的各切槽(第二间隙G2)的沿第一方向x的尺寸比各开口234B的沿第一方向x的尺寸大。 [0217] 第二实施方式的第三变形例： [0218] 如图20所示，半导体装置B4的各导通路径R11比半导体装置B2的导通路径R11短。也就是，半导体装置B4的元件－元件电感L1比半导体装置B2的元件－元件电感L1小。在图 20所示的例子中，例如，通过使形成于导电基板23A的各切槽(也就是第一间隙G1)的第一方向x的尺寸变小，从而缩短各导通路径R11。另外，半导体装置B4的导通路径R12比半导体装置B2的导通路径R12长。也就是，半导体装置B4的元件－端子电感L2比半导体装置B2的元件－端子电感L2大。在图20所示的例子中，通过使多个第一半导体元件11比半导体装置B2的多个第一半导体元件11在第一方向x上进一步远离功率端子41，从而使各导通路径R12变长。并且，半导体装置B4的各导通路径R11比导通路径R12短。也就是，半导体装置B4的元件－元件电感L1比元件－端子电感L2小。 [0219] 同样，如图20所示，半导体装置B4的各导通路径R21比半导体装置B2的导通路径R21短。也就是，半导体装置B4的元件－元件电感L3比半导体装置B2的元件－元件电感L3小。在图20所示的例子中，例如，通过使形成于导电基板23B的各切槽(也就是第二间隙G2)的第一方向x的尺寸变小，从而缩短各导通路径R21。另外，半导体装置B4的导通路径R22比半导体装置B2的导通路径R22长。也就是，半导体装置B4的元件－端子电感L4比半导体装置B2的元件－端子电感L4大。在图20所示的例子中，通过使多个第二半导体元件12比半导体装置B2的多个第二半导体元件12在第一方向x上进一步远离各功率端子43，从而使各导通路径R22变长。并且，半导体装置B4的各导通路径R21比导通路径R22短。也就是，半导体装置B4的元件－元件电感L3比元件－端子电感L4小。 [0220] 第二实施方式的第四变形例： [0221] 如图21所示，半导体装置B5与半导体装置B3相同，导电基板23A包括多个连结部233A。在图21所示的例子中，导电基板23A的各切槽(第一间隙G1)的沿第一方向x的尺寸比各开口234A的沿第一方向x的尺寸小。半导体装置B5与半导体装置B4相同，各导通路径R11比导通路径R12短。也就是，半导体装置B5的元件－元件电感L1比元件－端子电感L2小。 [0222] 另外，如图21所示，半导体装置B5与半导体装置B3相同，导电基板23B包括多个连结部233B。在图21所示的例子中，导电基板23B的各切槽(第二间隙G2)的沿第一方向x的尺寸比各开口234B的沿第一方向x的尺寸小。半导体装置B5与半导体装置B4相同，各导通路径R21比各导通路径R22短。也就是，半导体装置B5的元件－元件电感L3比元件－端子电感L4小。 [0223] 在各半导体装置B1～B5中，示出了通过在导电基板23A形成切口来设置各第一间隙G1的例子。也可以与该结构不同，例如与图11所示的例子相同地，通过在导电基板23A形成贯通孔来确保各第一间隙G1。该贯通孔在厚度方向z上贯通导电基板23A。同样，在各半导体装置B1～B5中，示出了通过在导电基板23B形成切口来设置各第二间隙G2的例子。也可以与该结构不同，例如与图11所示的例子相同地，通过在导电基板23B形成贯通孔来确保各第二间隙G2。该贯通孔在厚度方向z上贯通导电基板23B。 [0224] 第三实施方式： [0225] 图22～图32表示第三实施方式的半导体装置C1。如该图所示，半导体装置C1具备多个第一半导体元件11、多个第二半导体元件12、支撑基板2、多个端子、多个连接部件、散热板70、外壳71以及树脂部件75。多个端子包括多个功率端子41～43以及多个信号端子44A、44B、45A、45B、46、47。多个连接部件包括多个连接部件51A、51B、52A、52B、531A、531B、 532A、541A、541B、542A、542B、56、57。 [0226] 在第一实施方式以及第二实施方式中，示出了多个第一半导体元件11以及多个第二半导体元件12被封固部件6覆盖的树脂模制类型的模块构造的例子。相对于此，半导体装置C1是多个第一半导体元件11以及多个第二半导体元件12被收纳于外壳71的外壳类型的模块构造。 [0227] 如从图22～图25以及图28～图32理解的那样，外壳71例如是长方体。外壳71由具有电绝缘性而且耐热性优异的合成树脂构成，例如由PPS(聚苯硫醚)构成。外壳71是在俯视时与散热板70大致相同大小的矩形状。外壳71包括框部72、顶板73以及多个端子台741～744。 [0228] 框部72固定于散热板70的厚度方向z上方的表面。顶板73固定于框部72。如图22、图24、图28、图29以及图32所示，顶板73封闭框部72的厚度方向z上方侧的开口。如图28、图29以及图32所示，顶板73与封闭框部72的厚度方向z下方侧的散热板70对置。通过顶板73、散热板70以及框部72，在外壳71的内部划分出电路收放空间(收放多个第一半导体元件11以及多个第二半导体元件12等的空间)。以下，有时将该电路收放空间称为外壳71的内侧。 [0229] 两个端子台741、742配置在比框部72靠第一方向x的一方侧，且与框部72一体地形成。两个端子台743、744配置在比框部72靠第一方向x的另一方侧，且与框部72一体地形成。两个端子台741、742相对于框部72的第一方向x的一方侧的侧壁沿第二方向y配置。端子台 741覆盖功率端子41的一部分，而且如图22所示，在厚度方向z上方侧的表面配置有功率端子41的一部分。端子台742覆盖功率端子42的一部分，而且如图22所示，在厚度方向z上方侧的表面配置有功率端子42的一部分。两个端子台743、744相对于框部72的第一方向x的另一方侧的侧壁沿第二方向y配置。端子台743覆盖两个功率端子43的一方的一部分，而且如图 22所示，在厚度方向z上方侧的表面配置有该功率端子43的一部分。端子台744覆盖两个功率端子43的另一方的一部分，而且如图22所示，在厚度方向z上方侧的表面配置有该功率端子43的一部分。 [0230] 如图28、图29以及图32所示，树脂部件75被填充在由顶板73、散热板70以及框部72包围的区域(上述电路收放空间)。树脂部件75覆盖多个第一半导体元件11以及多个第二半导体元件12等。树脂部件75例如由黑色的环氧树脂构成。树脂部件75的构成材料也可以不是环氧树脂而是硅凝胶等其它绝缘材料。半导体装置C1不限定于具备树脂部件75的结构，也可以不具备树脂部件75。另外，在具备树脂部件75的结构中，外壳71也可以不包含顶板73。 [0231] 半导体装置C1的支撑基板2与散热板70接合。半导体装置C1的支撑基板2包括绝缘基板20以及主面金属层21。也可以与该结构不同，支撑基板2包括背面金属层22。 [0232] 主面金属层21包括多个功率配线部31～33以及多个信号配线部34A、34B、35A、35B、37。与半导体装置A1的主面金属层21相比，半导体装置C1的主面金属层21还包括信号配线部37。 [0233] 如图25所示，一对信号配线部37在第二方向y上相互隔开间隔。一对信号配线部37例如分别接合有热敏电阻91。热敏电阻91跨越一对信号配线部37地配置。在与半导体装置C1不同的例子中，也可以不在一对信号配线部37接合热敏电阻91。如图25所示，一对信号配线部37位于绝缘基板20的拐角的附近。一对信号配线部37在第一方向x上位于焊盘部311与两个信号配线部34A、35A之间。 [0234] 半导体装置C1的功率配线部31与半导体装置A1的功率配线部31相同，包括两个焊盘部311、312，并且与半导体装置A1的功率配线部31不同，还包括延伸部313。 [0235] 如图25所示，延伸部313从焊盘部311中的第一方向x的另一方侧(与功率端子41所在的一侧相反的一侧)的端部沿第二方向y延伸。在图25所示的例子中，延伸部313在俯视时位于焊盘部332(功率配线部33)与两个信号配线部34A、35A之间。 [0236] 如图25所示，在功率配线部32的焊盘部321形成有狭缝321s。在俯视时，狭缝321s以焊盘部321中的第一方向x的一方侧(焊盘部322所在的一侧)的端缘为基端，沿第一方向x延伸。狭缝321s的前端位于焊盘部321的第一方向x中央部。 [0237] 如图25所示，信号端子46供连接部件56接合。信号端子47经由连接部件56而与功率配线部31导通。由此，信号端子46与多个第一半导体元件11的各第一电极111(漏极)导通。信号端子46是第三检测信号的输出端子。第三检测信号是与流动于功率配线部31的电流(也就是，流动于多个第一半导体元件11的各第一电极111(漏极)的电流(漏极电流))相应的电压信号。在半导体装置B1中，信号端子46是冲压配合端子，但在半导体装置C1中，与其它信号端子44A、44B、45A、45B等相同，是销状的金属部件。 [0238] 如图25所示，一对信号端子47分别供一对连接部件57的各个连接部件57接合。一对信号端子47经由一对连接部件57而与一对信号配线部37导通。由此，一对信号端子47与热敏电阻91导通。一对信号端子47是用于检测外壳71内部的温度的端子。在热敏电阻91未与一对信号配线部37接合的情况下，一对信号端子47是非连接端子。 [0239] 如图25所示，连接部件532A与信号配线部34A和信号端子44A接合，且使它们导通。因此，在半导体装置C1中，信号端子44A经由连接部件532A、信号配线部34A、以及多个连接部件531A而与多个第一半导体元件11的各第三电极113(栅极)导通。 [0240] 如图25所示，连接部件532B与信号配线部34B和信号端子44B接合，且使它们导通。因此，在半导体装置C1中，信号端子44B经由连接部件532B、信号配线部34B以及多个连接部件531B而与多个第二半导体元件12的各第六电极123(栅极)导通。 [0241] 如图25所示，连接部件542A与信号配线部35A和信号端子45A接合，且使它们导通。因此，在半导体装置C1中，信号端子45A经由连接部件542A、信号配线部35A以及多个连接部件541A而与多个第一半导体元件11的各第二电极112(源极)导通。 [0242] 如图25所示，连接部件542B与信号配线部35B和信号端子45B接合，且使它们导通。因此，在半导体装置C1中，信号端子45B经由连接部件542B、信号配线部35B以及多个连接部件541B而与多个第二半导体元件12的各第五电极122(源极)导通。 [0243] 如图25所示，连接部件56与延伸部313和信号端子47接合，且使功率配线部31与信号端子47导通。因而，信号端子47经由连接部件56以及功率配线部31而与多个第一半导体元件11的各第一电极111(漏极)导通。 [0244] 如图25所示，一对连接部件57分别与一对信号配线部37和一对信号端子47分别接合，且使它们导通。因而，一对信号端子47经由一对连接部件57以及一对信号配线部37而与热敏电阻91导通。在热敏电阻91未与一对信号配线部37接合的情况下，不需要一对连接部件57。 [0245] 在半导体装置C1中，在第一方向x上相邻的两个第一半导体元件11的第一电极111(漏极)彼此的导通路径R11(参照图26)比第一近位元件110的第一电极111(漏极)与功率端子41(P端子)的导通路径R12(参照图26)长。由此，作为导通路径R11的电感的元件－元件电感L1比作为导通路径R12的电感的元件－端子电感L2大。 [0246] 同样，在半导体装置C1中，在第一方向x上相邻的两个第二半导体元件12的第四电极121(漏极)彼此的导通路径R21(参照图27)比第二近位元件120的第四电极121(漏极)与功率端子43(OUT端子)的导通路径R22(参照图27)长。由此，作为导通路径R21的电感的元件－元件电感L3比作为导通路径R22的电感的元件－端子电感L4大。 [0247] 半导体装置C1的作用以及效果如下。 [0248] 与半导体装置A1相同，半导体装置C1具备多个第一半导体元件11，多个第一半导体元件11电并联连接。半导体装置C1具备作为第一导体的搭载部311a。在厚度方向z上观察时，搭载部311a避开第一线段S1的一部分地配置。因此，半导体装置C1与半导体装置A1相同，与上述第一比较结构相比，能够抑制使多个第一半导体元件11并联动作时的振荡现象的产生。 [0249] 与半导体装置A1相同，半导体装置C1具备多个第二半导体元件12，多个第二半导体元件12电并联连接。半导体装置C1具备作为第一导体的搭载部331a。在厚度方向z上观察时，搭载部331a避开第二线段S2的一部分地配置。因此，半导体装置C1与半导体装置A1相同，与上述第二比较结构相比，能够抑制使多个第二半导体元件12并联动作时的振荡现象的产生。 [0250] 此外，半导体装置C1通过与各半导体装置A1～A5以及各半导体装置B1～B5的任一个通用的结构，起到与该各半导体装置A1～A5以及各半导体装置B1～B5的任一个相同的效果。另外，在半导体装置C1中，也能够采用各半导体装置A2～A5或者各半导体装置B2～B5的结构。 [0251] 在上述第一实施方式至第三实施方式中，示出了具备多个第一半导体元件11以及多个第二半导体元件12的例子，但并不限定于此，也可以不具备多个第二半导体元件12。 [0252] 本公开的半导体装置并不限定于上述的实施方式。本公开的半导体装置的各部的具体的结构能够自由地进行各种设计变更。本公开包括以下的附记所记载的实施方式。 [0253] 附记1. [0254] 一种半导体装置，具备： [0255] 两个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，且根据向上述第三电极输入的第一驱动信号，来控制接通状态与断开状态的切换； [0256] 第一导体，其以电方式介于上述两个第一半导体元件的上述第一电极之间；以及[0257] 第一功率端子，其与上述第一导体电连接，且与上述两个第一半导体元件各自的上述第一电极导通， [0258] 上述两个第一半导体元件电并联连接， [0259] 在上述第一导体的厚度方向上观察时，上述第一导体配置为避开连结上述两个第一半导体元件的中心的第一线段的一部分。 [0260] 附记2. [0261] 根据附记1所记载的半导体装置， [0262] 在上述厚度方向上观察时，上述第一导体配置为避开上述第一线段的15％以上且90％以下的部分。 [0263] 附记3. [0264] 根据附记1或附记2所记载的半导体装置， [0265] 上述第一导体包括两个第一搭载部，该两个第一搭载部分别搭载有上述两个第一半导体元件的各个第一半导体元件， [0266] 上述两个第一搭载部配置为在与上述厚度方向正交的第一方向上隔着第一间隙，[0267] 在上述厚度方向上观察时，上述第一间隙与上述第一线段交叉。 [0268] 附记4. [0269] 根据附记3所记载的半导体装置， [0270] 上述第一导体包括与上述两个第一搭载部双方连接的第一连结部， [0271] 上述第一连结部相对于上述第一线段位于与上述厚度方向以及上述第一方向正交的第二方向的一方侧。 [0272] 附记5. [0273] 根据附记4所记载的半导体装置， [0274] 上述第一导体包括供上述第一功率端子接合的焊盘部， [0275] 上述第一功率端子配置在比上述两个第一半导体元件靠上述第一方向的一方侧，[0276] 在上述厚度方向上观察时，上述第一连结部从上述焊盘部朝向上述第一方向的另一方侧延伸。 [0277] 附记6. [0278] 根据附记5所记载的半导体装置， [0279] 上述两个第一半导体元件分别具有在上述厚度方向上隔开间隔的第一元件主面以及第一元件背面， [0280] 上述第一电极配置于上述第一元件背面， [0281] 上述第二电极以及上述第三电极配置于上述第一元件主面， [0282] 上述两个第一半导体元件各自的上述第一元件背面与上述第一导体对置。 [0283] 附记7. [0284] 根据附记6所记载的半导体装置，还具备： [0285] 第二导体，其从上述第一导体隔开间隔； [0286] 两个第一连接部件，其分别将上述第二导体与上述两个第一半导体元件各自的上述第二电极电连接；以及 [0287] 第二功率端子，其与上述第二导体电连接，且与上述两个第一半导体元件各自的上述第二电极导通。 [0288] 附记8. [0289] 根据附记7所记载的半导体装置， [0290] 上述第二导体在上述第二方向上相对于上述第一连结部位于与上述两个第一搭载部相同的一侧。 [0291] 附记9. [0292] 根据附记8所记载的半导体装置， [0293] 上述第二导体包括突出部，该突出部在上述厚度方向上观察时沿上述第二方向突出，并且在上述厚度方向上观察时，一部分与上述第一间隙重叠。 [0294] 附记10. [0295] 根据附记8或附记9所记载的半导体装置， [0296] 还具备两个第二半导体元件，该两个第二半导体元件分别具有第四电极、第五电极以及第六电极，且根据向上述第六电极输入的第二驱动信号，来控制接通状态与断开状态的切换， [0297] 上述两个第二半导体元件电并联连接， [0298] 上述第二导体以电方式介于上述两个第二半导体元件的上述第四电极之间，[0299] 上述第二功率端子与上述两个第二半导体元件各自的上述第四电极导通。 [0300] 附记11. [0301] 根据附记10所记载的半导体装置， [0302] 在上述厚度方向上观察时，上述第二导体配置为避开连结上述两个第二半导体元件的中心的第二线段的一部分。 [0303] 附记12. [0304] 根据附记11所记载的半导体装置， [0305] 在上述厚度方向上观察时，上述第二导体配置为避开上述第二线段的15％以上且90％以下的部分。 [0306] 附记13. [0307] 根据附记11或附记12所记载的半导体装置， [0308] 上述第二导体包括两个第二搭载部，该两个第二搭载部分别搭载有上述两个第二半导体元件的各个第二半导体元件， [0309] 上述两个第二搭载部配置为在上述第一方向上隔着第二间隙， [0310] 在上述厚度方向上观察时，上述第二间隙与上述第二线段交叉。 [0311] 附记14. [0312] 根据附记13所记载的半导体装置， [0313] 上述第二导体包括与上述两个第二搭载部双方连接的第二连结部， [0314] 上述第二连结部相对于上述第二线段位于上述第二方向的一方侧， [0315] 上述两个第一连接部件分别与上述第二连结部连接。 [0316] 附记15. [0317] 根据附记14所记载的半导体装置， [0318] 上述两个第二半导体元件分别具有在上述厚度方向上隔开间隔的第二元件主面以及第二元件背面， [0319] 上述第四电极配置于上述第二元件背面， [0320] 上述第五电极以及上述第六电极配置于上述第二元件主面， [0321] 上述两个第二半导体元件各自的上述第二元件背面与上述第二导体对置。 [0322] 附记16. [0323] 根据附记15所记载的半导体装置，还具备： [0324] 第三导体，其从上述第一导体以及上述第二导体隔开间隔； [0325] 两个第二连接部件，其分别将上述第三导体与上述两个第二半导体元件各自的上述第五电极电连接；以及 [0326] 第三功率端子，其与上述第三导体电连接，且与上述两个第二半导体元件各自的上述第五电极导通。 [0327] 附记17. [0328] 根据附记16所记载的半导体装置， [0329] 上述第一功率端子以及上述第三功率端子是直流电压的输入端子， [0330] 上述直流电压通过上述两个第一半导体元件各自的接通状态与断开状态的切换、以及上述两个第二半导体元件各自的接通状态与断开状态的切换来变换为交流电压，[0331] 上述第二功率端子是上述交流电压的输出端子。 [0332] 附记18. [0333] 根据附记17所记载的半导体装置， [0334] 还具备绝缘基板，该绝缘基板支撑上述第一导体、上述第二导体以及上述第三导体。 [0335] 符号说明 [0336] A1～A5、B1～B5、C1—半导体装置；11—第一半导体元件；11a—第一元件主面；11b—第一元件背面；110—第一近位元件；111—第一电极；112—第二电极；113—第三电极；12—第二半导体元件；12a—第二元件主面；12b—第二元件背面；120—第二近位元件； 121—第四电极；122—第五电极；123—第六电极；2—支撑基板；20—绝缘基板；20a—主面； 20b—背面；21、21A、21B—主面金属层；22—背面金属层；23A、23B—导电基板；231A、231B—搭载部；232A、232B—连结部；233A、233B—连结部；234A、234B—开口；24A、24B—信号基板； 241—绝缘层；241a—主面；241b—背面；242—主面金属层；243—背面金属层；31、32、33—功率配线部；311、321、331—焊盘部；311a、331a—搭载部；311b、331b—连结部；311c、 331c—连结部；311d、331d—带状部；311e、331e—贯通孔；321s—狭缝；312、322、332—焊盘部；313—延伸部；323、333—突出部；34A、34B、35A、35B、36、37、39—信号配线部；41、42、 43—功率端子；411、421、431—接合部；412、422、432—端子部；44A、44B、45A、45B、46、47、 49—信号端子；441—支架；442—金属销；51A、51B、52A、52B、56、57—连接部件；531A、531B、 532A、532B—连接部件；541A、541B、542A、542B—连接部件；58A、58B—连接部件；581B—第一配线部；582B—第二配线部；583B—第三配线部；584B—第四配线部；6—封固部件；61—树脂主面；62—树脂背面；631～634—树脂侧面；70—散热板；71—外壳；72—框部；73—顶板；741～743—端子台；75—树脂部件；91—热敏电阻。 |
||||||
QQ群二维码
意见反馈
意见反馈