功率电源及其方法

申请号 CN202111125643.5 申请日 2021-09-24 公开(公告)号 CN113872440B 公开(公告)日 2024-05-10
申请人 成都芯源系统有限公司; 发明人 周博; 吕明; 赖鹏捷; 姜剑;
摘要 本 申请 公开了一种功率电源及其方法。所述功率电源包括:主电源管理芯片和n个从电源管理芯片,其中n为大于等于1的正整数,主电源管理芯片和每个从电源管理芯片均包括:至少一路功率轨、使能引脚及时钟引脚,其中所有使能引脚均耦接在一起,且所有时钟引脚也耦接在一起。本申请的功率电源和方法大大简化了芯片设计和系统架构。
权利要求

1.一种功率电源,包括:
主电源管理芯片,具有:
至少一路功率轨,基于输入电压产生输出电压
使能引脚,接收控制信号
时钟引脚,在上电过程和关断过程中产生一系列时钟脉冲,其中在上电过程和关断过程中,所述功率轨对时钟脉冲进行计数:上电过程中,当时钟脉冲的计数值达到某一功率轨的设定开启值,对应功率轨被开启;
关断过程中,当时钟脉冲的计数值达到某一功率轨的设定关断值,对应功率轨被关断;
从电源管理芯片,具有:
至少一路功率轨,基于输入电压产生输出电压;
使能引脚,耦接至主电源管理芯片的使能引脚;
时钟引脚,耦接至主电源管理芯片的时钟引脚,在上电过程和关断过程中接收时钟脉冲;其中:
当主电源管理芯片和从电源管理芯片的输入电压均达到欠压阈值,且主电源管理芯片和从电源管理芯片使能引脚处的电压高于上升电压阈值时,主电源管理芯片产生时钟脉冲以启动上电序列;
当主电源管理芯片和从电源管理芯片使能引脚处的电压低于跌落电压阈值时,主电源管理芯片产生时钟脉冲以启动断电序列。
2.如权利要求1所述的功率电源,其中:
在上电过程中,当主电源管理芯片产生的时钟脉冲达到总开启值时,主电源管理芯片停止时钟脉冲输出,上电序列完成;
在关断过程中,当主电源管理芯片产生的时钟脉冲达到总关断值时,主电源管理芯片停止时钟脉冲输出,断电序列完成。
3.如权利要求1所述的功率电源,其中:
在功率电源的上电过程中,若主电源管理芯片的使能引脚或从电源管理芯片的使能引脚被拉低,且拉低状态持续第一设定时长,上电序列被终止,所有已经被使能的功率轨被同时关断;
在功率电源的上电过程中,若主电源管理芯片的使能引脚或从电源管理芯片的使能引脚被拉高,且拉高状态持续第二设定时长,断电序列被终止,所有已经被去使能的功率轨被同时开启。
4.一种功率电源,包括:
主电源管理芯片和n个从电源管理芯片,其中n为大于等于1的正整数,主电源管理芯片和每个从电源管理芯片均包括:
至少一路功率轨,基于输入电压产生输出电压;
使能引脚,接收控制信号
时钟引脚,其中所有主电源管理芯片和从电源管理芯片的使能引脚均耦接在一起,且所有主电源管理芯片和从电源管理芯片的时钟引脚均耦接在一起;其中所述主电源管理芯片进一步包括时钟产生器,其中:
在上电过程中,当输入电压达到欠压阈值且表征主电源管理芯片使能引脚电压的主使能电压达到主上升电压阈值时,时钟产生器输出时钟脉冲以启动上电序列;
在断电过程中,当主使能电压跌至主跌落电压阈值时,时钟产生器输出时钟脉冲以启动断电序列。
5.如权利要求4所述的功率电源,其中从电源管理芯片进一步包括:
时钟处理器,在上电过程和关断过程中对时钟脉冲进行计数,并且当其中有一路功率轨处于上电过程或关断过程时,对应的从电源管理芯片将其时钟引脚拉低。
6.一种用于功率电源的方法,所述功率电源包括主电源管理芯片和n个从电源管理芯片,其中n为大于等于1的正整数,每个电源管理芯片具有至少一路功率轨、使能引脚和时钟引脚,所述方法包括:
将所有电源管理芯片的使能引脚耦接在一起,将所有电源管理芯片的时钟引脚也耦接在一起;
将所有使能引脚处的电压与上升电压阈值和跌落电压阈值进行比较,同时对所有电源管理芯片的输入电压与欠压阈值进行比较;
当所有使能引脚处的电压达到上升电压阈值且所有电源管理芯片的输入电压达到欠压阈值时,产生一系列开启时钟脉冲以启动上电序列;
当所有使能引脚处的电压跌至跌落电压阈值时,产生一系列关断时钟脉冲以启动断电序列。
7.如权利要求6所述的方法,还包括:
当产生的开启时钟脉冲数达到总开启值时,停止产生开启时钟脉冲;当产生的关断时钟脉冲数达到总关断值时,停止产生关断时钟脉冲。

说明书全文

功率电源及其方法

技术领域

[0001] 本发明涉及一种电子电路,更具体地说,本发明涉及一种功率电源及其方法。

背景技术

[0002] 电源管理系统通常包括将输入电压转化为输出电压的直流‑直流转换器。当直流‑直流转换器为升压(boost)转换器时,输出电压高于输入电压;当直流‑直流转换器为降压(buck)转换器时,输出电压低于输入电压。多个直流‑直流转换器可以一起被采用,形成多轨电源,其中每个直流‑直流变换器提供不同的输出电压或不同的输出电流来给不同的负载供电。当多个电源管理芯片(PMIC)被应用于一个功率供应系统时,现有技术采用链条系统连接控制方式来控制不同的功率轨。然而,链条系统连接控制方式不能同步不同的功率轨。并且,该方式在涉及不同应用需求时显得不够灵活。

发明内容

[0003] 因此本发明的目的在于解决现有技术的上述技术问题,提出了一种改进的功率电源。
[0004] 根据本发明的实施例,提出了一种功率电源,包括:主电源管理芯片,具有:至少一路功率轨,基于输入电压产生输出电压;使能引脚,接收控制信号;时钟引脚,在上电过程和关断过程中产生一系列时钟脉冲,其中在上电过程和关断过程中,所述功率轨对时钟脉冲进行计数:上电过程中,当时钟脉冲的计数值达到某一功率轨的设定开启值,对应功率轨被开启;关断过程中,当时钟脉冲的计数值达到某一功率轨的设定关断值,对应功率轨被关断。
[0005] 根据本发明的实施例,还提出了一种功率电源,包括:主电源管理芯片和n个从电源管理芯片,其中n为大于等于1的正整数,主电源管理芯片和每个从电源管理芯片均包括:至少一路功率轨,基于输入电压产生输出电压;使能引脚,接收控制信号;时钟引脚,其中所有主电源管理芯片和从电源管理芯片的使能引脚均耦接在一起,且所有主电源管理芯片和从电源管理芯片的时钟引脚均耦接在一起。
[0006] 根据本发明的实施例,还提出了一种用于功率电源的方法,所述功率电源包括主电源管理芯片和n个从电源管理芯片,其中n为大于等于1的正整数,每个电源管理芯片具有至少一路功率轨、使能引脚和时钟引脚,所述方法包括:将所有电源管理芯片的使能引脚耦接在一起,将所有电源管理芯片的时钟引脚也耦接在一起;将所有使能引脚处的电压与上升电压阈值和跌落电压阈值进行比较,同时对所有电源管理芯片的输入电压与欠压阈值进行比较;当所有使能引脚处的电压达到上升电压阈值且所有电源管理芯片的输入电压达到欠压阈值时,产生一系列开启时钟脉冲以启动上电序列;当所有使能引脚处的电压跌至跌落电压阈值时,产生一系列关断时钟脉冲以启动断电序列。
[0007] 根据本发明各方面的上述功率电源及其方法,大大简化了芯片设计和系统架构。附图说明
[0008] 图1示意性地示出了根据本发明实施例的具有多个电源管理芯片的功率电源100的电路结构示意图;
[0009] 图2为根据本发明实施例的当n=1时的功率电源200的电路结构示意图;
[0010] 图3为根据本发明实施例的功率电源300只包含一个电源管理芯片时的电路结构示意图;
[0011] 图4A示意性示出根据本发明实施例的上电过程中上电序列发生暂停情况下控制信号CTL、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图;
[0012] 图4B示意性示出根据本发明实施例的上电过程中上电序列不发生暂停情况下控制信号CTL、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图;
[0013] 图5A示意性示出根据本发明实施例的关断过程中断电序列发生暂停情况下控制信号CTL、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图;
[0014] 图5B示意性示出根据本发明实施例的关断过程中断电序列不发生暂停情况下控制信号CTL、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图;
[0015] 图6示意性地示出了根据本发明实施例的具有多个电源管理芯片的功率电源600的电路结构示意图;
[0016] 图7示意性示出根据本发明实施例的上电过程被终止情况下使能引脚EN的电压、时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图;
[0017] 图8示意性示出根据本发明实施例的关断过程被终止情况下使能引脚EN的电压、时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序波形图;
[0018] 图9示意性地示出了根据本发明实施例的具有多个电源管理芯片的功率电源900的电路结构示意图;
[0019] 图10示意性地示出了根据本发明实施例的具有多个电源管理芯片的功率电源1000的电路结构示意图;
[0020] 图11示意性示出了根据本发明实施例的用于功率电源的方法流程图1100。

具体实施方式

[0021] 下面将详细描述本发明的具体实施例,应当注意,这里描述的实施例只用于举例说明,并不用于限制本发明。在以下描述中,为了提供对本发明的透彻理解,阐述了大量特定细节。然而,对于本领域普通技术人员显而易见的是:不必采用这些特定细节来实行本发明。在其他实例中,为了避免混淆本发明,未具体描述公知的电路、材料或方法。
[0022] 在整个说明书中,对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着:结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此,在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外,可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外,本领域普通技术人员应当理解,在此提供的附图都是为了说明的目的,并且附图不一定是按比例绘制的。应当理解,当称元件“耦接到”或“连接到”另一元件时,它可以是直接耦接或耦接到另一元件或者可以存在中间元件。相反,当称元件“直接耦接到”或“直接连接到”另一元件时,不存在中间元件。
相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
[0023] 图1示意性地示出了根据本发明实施例的具有多个电源管理芯片的功率电源100的电路结构示意图。在图1所示实施例中,所述功率电源100包括:主电源管理芯片50及n个从电源管理芯片(如图1所示的101、……10n),其中n为大于等于零的整数(如n=1、2、3……),每个电源管理芯片包括:至少一路功率轨(如图1所示,每个电源管理芯片具有四路功率轨1、2、3、4),基于输入电压产生输出电压;使能引脚EN,接收控制信号CTL;以及时钟引脚CLK;其中所有电源管理芯片的使能引脚耦接在一起,所有电源管理芯片的时钟引脚CLK也耦接在一起。
[0024] 在本发明的一个实施例中,每一路电源轨接收同样的输入电压,产生不同的输出电压。
[0025] 在本发明的一个实施例中,在上电过程和断电过程中,主电源管理芯片50在其时钟引脚CLK处产生一系列时钟脉冲;各从电源管理芯片在其时钟引脚CLK处接收该一系列时钟脉冲。在本发明的一个实施例中,在上电过程和断电过程中,主电源管理芯片和各从电源管理芯片的功率轨均对时钟脉冲进行计数。在上电过程中,当时钟脉冲的计数值达到某一功率轨的设定开启值时,对应功率轨被开启;当时钟脉冲的计数值达到某一功率轨的设定关断值时,对应功率轨被关断。
[0026] 图2为根据本发明实施例的当n=1(即当功率电源包括一个主电源管理芯片和一个从电源管理芯片)时的功率电源200的电路结构示意图。
[0027] 在本发明的一个实施例中,功率电源可以仅包括一个电源管理芯片50,而不包括任何从电源管理芯片,如图3所示。具体来说,在图3所示实施例中,功率电源300包括:主电源管理芯片50,具有:至少一路功率轨(如图3所示的功率轨1、2、3、4),基于输入电压产生输出电压;使能引脚EN,接收控制信号CTL;时钟引脚CLK,在上电过程和断电过程中产生一系列时钟脉冲;其中各功率轨在上电过程和断电过程中对时钟脉冲进行计数:当时钟脉冲的计数值达到某一功率轨的设定开启值时,对应功率轨被开启;当时钟脉冲的计数值达到某一功率轨设定关断值时,对应功率轨被关断,以将输入电压转化为输出电压。
[0028] 在本发明的一个实施例中,每个电源管理芯片对表征使能引脚EN处电压(即控制信号CTL)的电压信号与上升电压阈值进行比较。此外,每个电源管理芯片对输入电压与欠压阈值进行比较。当所有输入电压均达到欠压阈值、且表征使能引脚EN处电压的电压信号均大于上升电压阈值时,主电源管理芯片50开始产生时钟脉冲,以启动上电序列。同时,主电源管理芯片和从电源管理芯片的各功率轨均对时钟脉冲进行计数。当时钟脉冲的计数值达到某一功率轨的设定开启值时,对应功率轨被开启。若表征使能引脚EN处电压的电压信号已大于上升电压阈值,但输入电压未达到欠压阈值,则对应的电源管理芯片(无论是主电源管理芯片还是从电源管理芯片)将使能引脚EN处的电压拉低,上电序列将不能被启动。因此,只有当所有电源管理芯片的输入电压均准备好,使能引脚EN才会被拉高以启动上电序列。此外,如果任一电源管理芯片在其使能引脚EN处未接收到控制信号CTL,则该电源管理芯片将时钟引脚CLK拉低,使得上电序列不能被产生。
[0029] 在其中一路功率轨的上电过程中,根据本发明的一个实施例,该功率轨将相应电源管理芯片的时钟引脚拉低,直至上电过程完成。主电源管理芯片50监视时钟引脚的状态。若时钟引脚被任一电源管理芯片拉低,则时钟脉冲被暂停(即上电序列被暂停)。相应地,其他电源管理芯片和/或其他功率轨等待该功率轨完成软启动。直至时钟引脚被释放,主电源管理芯片恢复时钟脉冲输出。对应的控制信号CTL(即使能引脚EN处的电压)、时钟引脚CLK处产生的时钟脉冲、以及不同电源管理芯片不同功率轨的输出电压的时序图参见图4A。在图4A所示实施例中,50‑1表征主电源管理芯片50内的功率轨1,10n‑2表征电源管理芯片10n(其中n是正整数)内的功率轨2,101‑4表征电源管理芯片101内的功率轨4,50‑3表征电源管理芯片50内的功率轨3,50‑2表征电源管理芯片50内的功率轨2,50‑4表征电源管理芯片50内的功率轨4。如图4A所示,当任一路功率轨(如50‑1、10n‑2、101‑4、50‑3、50‑2、……、50‑4)处于上电过程中,时钟脉冲被暂停。
[0030] 在本发明的其他实施例中,在其中一路功率轨的上电过程中,该功率轨不将时钟引脚拉低。主电源管理芯片继续产生时钟脉冲而不出现暂停。对应的控制信号CTL(即使能引脚EN处的电压)、时钟引脚CLK处产生的时钟脉冲、及不同电源管理芯片不同功率轨的输出电压的时序图参见图4B。如图4B所示,当任一路功率轨(如50‑1、10n‑2、101‑4、50‑3、50‑2、……、50‑4)处于上电过程中,时钟脉冲未被暂停。
[0031] 在本发明的一个实施例中,当主电源管理芯片50产生的时钟脉冲达到总开启值时,主电源管理芯片50停止时钟脉冲输出,上电序列完成。
[0032] 在本发明的一个实施例中,主电源管理芯片的上升电压阈值高于从电源管理芯片的上升电压阈值,以保证主电源管理芯片是最后一个被使能的电源管理芯片。在本发明的其他实施例中,主电源管理芯片的上升电压阈值等于从电源管理芯片的上升电压阈值,但在主电源管理芯片,其电压信号与使能引脚处电压的电压比例小于从电源管理芯片的电压信号与使能引脚处电压的电压比例,使得当主电源管理芯片的电压信号达到上升电压阈值时,从电源管理芯片的电压信号已经达到上升电压阈值,以保证主电源管理芯片是最后一个被使能的电源管理芯片。
[0033] 在本发明的一个实施例中,所有从电源管理芯片可以具有相同的上升电压阈值。
[0034] 在本发明的一个实施例中,每个电源管理芯片对表征使能引脚EN处电压的电压信号与跌落电压阈值进行比较。当电压信号低于跌落电压阈值时,主电源管理芯片50开始产生时钟脉冲以启动断电系列。同时,主电源管理芯片和从电源管理芯片的功率轨均对时钟脉冲进行计数。当时钟脉冲的计数值达到某一功率轨的设定关断值时,对应功率轨被关断。
[0035] 在其中一路功率轨的关断过程中,根据本发明的一个实施例,该功率轨将相应电源管理芯片的时钟引脚拉低,直至关断过程完成。主电源管理芯片50监视时钟引脚的状态。若时钟引脚被任一电源管理芯片拉低,则时钟脉冲被暂停(即断电序列被暂停)。相应地,其他电源管理芯片和/或其他功率轨等待该路功率轨完成软关断。直到时钟引脚被释放,主电源管理芯片恢复时钟脉冲输出。对应的控制信号CTL(即使能引脚EN处的电压)、时钟引脚CLK处产生的时钟脉冲、及不同电源管理芯片不同功率轨的输出电压的时序图参见图5A。如图5A所示,当任一路功率轨(如10n‑4、50‑2、50‑3、10n‑2、……、101‑4)处于关断过程中,时钟脉冲被暂停。
[0036] 在本发明的其他实施例中,在其中一路功率轨的关断过程中,该功率轨不将时钟引脚拉低。主电源管理芯片继续产生时钟脉冲而不出现暂停。对应的控制信号CTL(即使能引脚EN处的电压)、时钟引脚CLK处产生的时钟脉冲、及不同电源管理芯片不同功率轨的输出电压的时序图参见图5B。如图5B所示,当任一路功率轨(如10n‑4、50‑2、50‑3、101‑4、……、50‑1)处于关断过程中,时钟脉冲未被暂停。
[0037] 在本发明的一个实施例中,主电源管理芯片可接收关断(OFF)指令。当接收到关断指令,主电源管理芯片将其使能引脚拉低(如通过图1所示的拉低电路5)以同步其他电源管理芯片。经过一设定的短时长(如100微秒),主电源管理芯片释放使能引脚并开启时钟脉冲输出。
[0038] 在本发明的一个实施例中,当主电源管理芯片50产生的时钟脉冲达到总关断值时,主电源管理芯片50停止时钟脉冲输出,断电序列完成。
[0039] 在本发明的一个实施例中,主电源管理芯片的跌落电压阈值低于从电源管理芯片的跌落电压阈值,以保证主电源管理芯片是最后一个被去使能的电源管理芯片。在本发明的其他实施例中,主电源管理芯片的跌落电压阈值等于从电源管理芯片的跌落电压阈值,但在主电源管理芯片,其电压信号与使能引脚处电压的电压比例大于从电源管理芯片的电压信号与使能引脚处电压的电压比例,使得当主电源管理芯片的电压信号跌至跌落电压阈值时,从电源管理芯片的电压信号已经跌至跌落电压阈值,以保证主电源管理芯片是最后一个被去使能的电源管理芯片。
[0040] 在本发明的一个实施例中,所有从电源管理芯片可以具有相同的跌落电压阈值。
[0041] 在本发明的一个实施例中,在上电过程/关断过程中(即在软启动或软关断时),若有故障发生在某一路功率轨,其他功率轨将保持当前状态、上电序列/断电序列被暂停,以等待主机采取行动。在本发明的其他实施例中,在上电过程/关断过程中,若有故障发生在某一路功率轨,其他功率轨忽略该路故障功率轨,上电序列/断电序列继续进行,该故障被汇报至主机。
[0042] 在本发明的一个实施例中,若故障发生在任一电源管理芯片的某一路功率轨,对应的电源管理芯片将使能引脚EN拉低以关闭整个系统。当故障被清除(如被主机清除)时,使能引脚EN被释放。若在使能引脚被释放后,控制信号CTL为高,则系统将重新启动。
[0043] 图6示意性地示出了根据本发明实施例的具有多个电源管理芯片的功率电源600的电路结构示意图。图6所示功率电源600与图1所示功率电源100类似,与图1所示功率电源100不同的是,在图6所示实施例中,所述主电源管理芯片和各从电源管理芯片还包括:故障检测器6,用以检测相应电源管理芯片的故障状态,当有故障状态被检测到时,该故障检测器6通过拉低电路5主动将使能引脚EN拉低,直至故障状态被清除。
[0044] 也就是说,当某一功率轨发生故障时,使能引脚被拉低以关闭整个系统。通过该整体关闭选择,带故障功率轨的电源管理芯片将使能引脚拉低,以启动断电序列。因此,其他所有功率轨将基于该断电序列被关断。只要故障情况存在,带故障的电源管理芯片将保持使能引脚为低。当主机成功将故障情况清除时,将发送清除指令。相应地,使能引脚被释放,主机可发送高电平的控制信号CTL,以重启上电序列。
[0045] 在功率电源的上电过程中,若使能引脚EN被拉低的状态持续第一设定时长Tterm1,上电序列被终止,所有已经被使能的功率轨被同时关断,并遵循内部软关断时间设置,如图7所示。
[0046] 在功率电源的关断过程中,若使能引脚EN被拉高的状态持续第二设定时长Tterm2,断电序列被终止,所有已经被去使能的功率轨被同时开启,并遵循内部软启动时间设置,如图8所示。
[0047] 在本发明的一个实施例中,第一设定时长Tterm1等于第二设定时长Tterm2。
[0048] 对于每一个电源管理芯片,当使能引脚EN处的电压低于上升电压阈值,或者当输入电压低于欠压阈值时,该电源管理芯片的时钟引脚CLK被拉低。在这种情况下,若任一从电源管理芯片没有准备好断电序列的启动,主电源管理芯片检测到该状态,并等待该从电源管理芯片准备好。对于主电源管理芯片,当使能引脚EN处的电压跌至跌落电压阈值,主电源管理芯片主动拉低使能引脚EN并持续设定时长。在这种情况下,所有从电源管理芯片被通知以启动断电序列。
[0049] 图9示意性地示出了根据本发明实施例的具有多个电源管理芯片的功率电源900的电路结构示意图。在图9所示实施例中,所述功率电源900包括:主电源管理芯片901,该主电源管理芯片具有:使能引脚EN,接收控制信号CTL;时钟引脚CLK,输出一系列时钟脉冲;至少一路功率轨,基于输入电压产生输出电压(如第一功率轨11,基于输入电压VIN产生第一输出电压Vo11;第二功率轨12,基于输入电压VIN产生第二输出电压VO12);UVLO比较器13,对输入电压VIN和欠压阈值VUVLO进行比较;上升比较器14,对表征使能引脚处电压的主使能电压VENM与主上升电压阈值Vrisem进行比较;时钟产生器15,响应UVLO比较器13和上升比较器14的比较结果产生时钟脉冲,当输入电压VIN达到(或者高于)欠压阈值VUVLO且主使能电压VENM达到(或高于)主上升电压阈值Vrisem时,时钟产生器15输出时钟脉冲以启动上电序列。
[0050] 在本发明的一个实施例中,主电源管理芯片901还包括:跌落比较器16,对主使能电压VENM与主跌落电压阈值Vfallm进行比较,当主使能电压VENM跌至(或低于)主跌落电压阈值Vfallm时,时钟产生器15输出时钟脉冲以启动断电序列。
[0051] 在本发明的一个实施例中,主电源管理芯片901可接收关断指令(如通过主机,未图示)或通过故障检测器接收故障状态检测结果,并拉低使能引脚以同步所有电源管理芯片(如通过图1和图6所示的拉低电路5)。经过设定的短时长(如100微秒),主电源管理芯片释放使能引脚并开启时钟脉冲输出。
[0052] 在本发明的一个实施例中,主电源管理芯片901还包括:逻辑与电路17,对UVLO比较器13和上升比较器14的比较结果执行逻辑与运算,并将运算结果提供给时钟产生器15。
[0053] 在本发明的一个实施例中,当输入电压VIN达到(或高于)欠压阈值VUVLO且主使能电压VENM达到(或高于)主上升电压阈值Vrisem时,时钟产生器15开始输出时钟脉冲,以启动上电序列;当主使能电压VENM跌至(或低于)主跌落电压阈值Vfallm时,时钟产生器15开始输出时钟脉冲,以启动断电序列。
[0054] 在本发明的一个实施例中,功率电源900还包括:至少一个从电源管理芯片(如图9所示的902、90n,其中n为大于1的正整数),如主电源管理芯片901,每个从电源管理芯片具有:使能引脚EN、时钟引脚CLK、至少一路基于输入电压产生输出电压的功率轨(如第一功率轨21(n1),基于输入电压VIN产生第一输出电压VO21(VOn1);第二功率轨22(n2),基于输入电压VIN产生第二输出电压VO22(VOn2))、UVLO比较器(如23、n3)、上升比较器(如24、n4)、跌落比较器(26、n6)以及逻辑与电路(如27、n7)。与主电源管理芯片901不同的是,每个从电源管理芯片没有时钟产生器。取而代之,每个从电源管理芯片具有时钟处理器(如25、n5),在上电过程和关断过程中对时钟脉冲进行计数,并且当其中有一路功率轨处于上电过程或关断过程时,对应的从电源管理芯片将其时钟引脚拉低。
[0055] 在本发明的一个实施例中,从电源管理芯片的上升比较器(如24、n4)对表征使能引脚EN处电压的从使能电压VENS与从上升电压阈值Vrisel进行比较。当从使能电压VENS跌至(或低于)从上升电压阈值Vrisel,或输入电压VIN跌至(或低于)欠压阈值VUVLO时,从电源管理芯片将时钟引脚拉低。在本发明的一个实施例中,从使能电压VENS等于主使能电压VENM,从上升电压阈值Vrisel低于主上升电压阈值Vrisem。在本发明的其他实施例中,从上升电压阈值Vrisel等于主上升电压阈值Vrisem,从使能电压VENS高于主使能电压VENM(如:从使能电压VENS与使能引脚处电压的电压比例高于主使能电压VENM与使能引脚处电压的电压比例)。
[0056] 在本发明的一个实施例中,在从电源管理芯片中,跌落比较器(如25、n5)对从使能电压VENS与从跌落电压阈值Vfalls进行比较。在本发明的一个实施例中,从跌落电压阈值Vfalls高于主跌落电压阈值Vfallm,从上升电压阈值Vrisel低于主上升电压阈值Vrisem。在本发明的其他实施例中,从跌落电压阈值Vfalls等于主跌落电压阈值Vfallm,从使能电压VENS低于主使能电压VENM(如:从使能电压VENS与使能引脚处电压的电压比例低于主使能电压VENM与使能引脚处电压的电压比例)。
[0057] 图10示意性地示出了根据本发明实施例的具有多个电源管理芯片的功率电源1000的电路结构示意图。在图10所示实施例中,所述功率电源1000包括:主电源管理芯片
1001,该主电源管理芯片具有:使能引脚EN,接收控制信号CTL;时钟引脚CLK,输出一系列时钟脉冲;至少一路功率轨,基于输入电压产生输出电压(如第一功率轨11,基于输入电压VIN产生第一输出电压VO11;第二功率轨12,基于输入电压VIN产生第二输出电压VO12);UVLO比较器13,对输入电压VIN和欠压阈值VUVLO进行比较,当输入电压VIN跌至(或低于)欠压阈值VUVLO时,使能引脚EN被拉低;上升比较器14,对表征使能引脚处电压的主使能电压VENM与主上升电压阈值Vrisem进行比较;时钟产生器15,当主使能电压VENM达到(或高于)主上升电压阈值Vrisem时,该时钟产生器15产生时钟脉冲以启动上电序列;跌落比较器16,对主使能电压VENM与主跌落电压阈值Vfallm进行比较,当主使能电压VENM跌至(或低于)主跌落电压阈值Vfallm时,时钟产生器15输出时钟脉冲以启动断电序列。
[0058] 在本发明的一个实施例中,主电源管理芯片1001进一步包括:拉低电路18,其中当输入电压VIN低于欠压阈值VUVLO时,使能引脚EN经由拉低电路18被拉低。
[0059] 在图10所示实施例中,功率电源1000进一步包括:至少一个从电源管理芯片(如图10所示的1002、100n,其中n是大于1的正整数),如主电源管理芯片1001,每个从电源管理芯片具有:使能引脚EN、时钟引脚CLK、第一功率轨(如21、n1)、第二功率轨(22、n2)、UVLO比较器(如23、n3)、上升比较器(如24、n4)、跌落比较器(26、n6)以及拉低电路(如28、n8)。与主电源管理芯片1001不同的是,每个从电源管理芯片没有时钟产生器。取而代之,每个从电源管理芯片具有时钟处理器(如25、n5),在上电过程和关断过程中对时钟脉冲进行计数,并且当其中有一路功率轨处于上电过程或关断过程时,对应的从电源管理芯片将其时钟引脚拉低。
[0060] 在图9和图10所示实施例中,两路功率轨被示于一个电源管理芯片(无论是主电源管理芯片还是从电源管理芯片)。但是,本领域技术人员应当意识到,基于实际使用场景,电源管理芯片可以包括任意数量的功率轨,不同的电源管理芯片可以具有不同数量的功率轨。例如,一个电源管理芯片可以包括一路功率轨,或者也包括不止两路功率轨。
[0061] 在本发明的一个实施例中,从电源管理芯片的上升比较器(例如24、n4)对表征使能引脚EN处电压的从使能电压MENS与从上升电压阈值Vrisel进行比较。在本发明的一个实施例中,从使能电压MENS等于主使能电压VENM,而从上升电压阈值Vrisel低于主上升电压阈值Vrisem。在本发明的其他实施例中,从上升电压阈值Vrisel等于主上升电压阈值Vrisem,而从使能电压VENS高于主使能电压VENM(如:从使能电压VENS与使能引脚处电压的电压比例高于主使能电压VENM与使能引脚处电压的电压比例)。
[0062] 在本发明的一个实施例中,在从电源管理芯片中,跌落比较器(如25、n5)对从使能电压VENS与从跌落电压阈值Vfalls进行比较。在本发明的一个实施例中,从跌落电压阈值Vfalls高于主跌落电压阈值Vfallm,而从上升电压阈值Vrisel低于主上升电压阈值Vrisem。在本发明的其他实施例中,从跌落电压阈值Vfalls等于主跌落电压阈值Vfallm,而从使能电压VENS低于主使能电压VENM(如:从使能电压VENS与使能引脚处电压的电压比例低于主使能电压VENM与使能引脚处电压的电压比例)。
[0063] 图11示意性示出了根据本发明实施例的用于功率电源的方法流程图1100。所述功率电源包括主电源管理芯片和n个从电源管理芯片,其中n为大于等于1的正整数(即n=1、2……),每个电源管理芯片具有至少一路功率轨、使能引脚和时钟引脚。所述方法包括:
[0064] 步骤1101,将所有电源管理芯片的使能引脚耦接在一起,将所有电源管理芯片的时钟引脚也耦接在一起。
[0065] 步骤1102,将所有使能引脚处的电压与上升电压阈值和跌落电压阈值进行比较,同时对所有电源管理芯片的输入电压与欠压阈值进行比较。
[0066] 步骤1103,当所有使能引脚处的电压达到(或高于)上升电压阈值且所有电源管理芯片的输入电压达到(或高于)欠压阈值时,产生一系列开启时钟脉冲以启动上电序列。
[0067] 步骤1104,当所有使能引脚处的电压跌至(或低于)跌落电压阈值时,产生一系列关断时钟脉冲以启动断电序列。
[0068] 在本发明的一个实施例中,所述方法还包括:对开启时钟脉冲进行计数,当计数值达到特定功率轨的设定开启值时,开启对应功率轨以将输入电压转化为输出电压;对关断时钟脉冲进行计数,当计数值达到特定功率轨的设定关断值时,关断对应功率轨。
[0069] 在本发明的一个实施例中,所述方法进一步包括:监视时钟引脚的状态,当时钟引脚被拉低时,暂停所述上电序列/断电序列。在本发明的一个实施例中,若任一电源管理芯片在使能引脚未收到控制信号,或任一电源管理芯片的输入电压未达到欠压阈值,对应电源管理芯片将拉低时钟引脚。
[0070] 在本发明的一个实施例中,所述方法进一步包括:当产生的开启时钟脉冲数达到总开启值时,停止产生开启时钟脉冲;当产生的关断时钟脉冲数达到总关断值时,停止产生关断时钟脉冲。
[0071] 在本发明的一个实施例中,在上电过程中,若使能引脚被拉低的状态持续第一设定时长,上电序列被终止,所有已经被使能的功率轨被同时关断。在本发明的一个实施例中,在关断过程中,若使能引脚被拉高的状态持续第二设定时长,断电序列被终止,所有已经被去使能的功率轨被同时开启。也就是说,所述方法进一步包括:在上电过程中,若使能引脚被拉低的状态持续第一设定时长,终止上电序列并同时关断所有已经被使能的功率轨;在关断过程中,若使能引脚被拉高的状态持续第二设定时长,终止断电序列并同时开启所有已经被去使能的功率轨。
[0072] 在本发明的一个实施例中,主电源管理芯片的上升电压阈值高于从电源管理芯片,主电源管理芯片的跌落电压阈值低于从电源管理芯片。
[0073] 前述根据本发明多个实施例的功率电源相对于现有技术,提供了更为灵活的功率管理。不同于现有技术,前述根据本发明多个实施例的功率电源采用上电序列/断电序列来同步所有电源管理芯片的功率轨,因此大大简化了芯片设计和系统架构。
[0074] 虽然已参照几个典型实施例描述了本发明,但应当理解,所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质,所以应当理解,上述实施例不限于任何前述的细节,而应在随附权利要求所限定的精神和范围内广泛地解释,因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
QQ群二维码
意见反馈