扫描驱动器和显示装置 |
|||||||
| 申请号 | CN202311279921.1 | 申请日 | 2023-10-07 | 公开(公告)号 | CN118016015A | 公开(公告)日 | 2024-05-10 |
| 申请人 | 三星显示有限公司; | 发明人 | 金京镐; 李起昌; | ||||
| 摘要 | 公开了扫描 驱动器 和显示装置。扫描驱动器包括多个级。多个级中的每个包括响应于输入 信号 、第一 时钟信号 和第二时钟信号而控制第一 节点 的 电压 和第二节点的电压的控制 电路 、响应于第一节点的电压和第二节点的电压而输出进位信号的进位输出电路、响应于进位信号、使能信号和反相使能信号而控制使能节点的电压的使能节点控制电路、响应于第二节点的电压和使能节点的电压而控制第三节点的电压的掩蔽电路以及响应于第一节点的电压和第三节点的电压而输出扫描信号的扫描输出电路。 | ||||||
| 权利要求 | 1.一种扫描驱动器，所述扫描驱动器包括多个级，所述多个级中的每个包括： |
||||||
| 说明书全文 | 扫描驱动器和显示装置技术领域[0001] 本发明概念的实施方式涉及显示装置，并且更具体地，涉及执行多频驱动(“MFD”)的显示装置中的扫描驱动器和包括扫描驱动器的显示装置。 背景技术发明内容[0003] 在应用低频驱动技术的显示装置中，当静止图像没有显示在显示面板的整个区中时，或者当静止图像仅显示在显示面板的部分区中时，显示面板的整个区可能以正常驱动频率驱动。因此，在这种情况下，可能没有执行低频驱动，并且功耗可能没有减少。 [0005] 一些实施方式提供了包括扫描驱动器的显示装置。 [0006] 在本公开的实施方式中，提供了包括多个级的扫描驱动器。多个级中的每个包括响应于输入信号、第一时钟信号和第二时钟信号而控制第一节点的电压和第二节点的电压的控制电路、响应于第一节点的电压和第二节点的电压而输出进位信号的进位输出电路、响应于进位信号、使能信号和反相使能信号而控制使能节点的电压的使能节点控制电路、响应于第二节点的电压和使能节点的电压而控制第三节点的电压的掩蔽电路以及响应于第一节点的电压和第三节点的电压而输出扫描信号的扫描输出电路。 [0007] 在实施方式中，在输出具有第一电平的进位信号之前，在使能信号具有第一电平的情况下，使能节点控制电路可将使能节点的电压控制为第二电平。在输出具有第一电平的进位信号期间，掩蔽电路可响应于具有第二电平的使能节点的电压而将第三节点的电压控制为第二电平，并且扫描输出电路可响应于具有第二电平的第三节点的电压而输出具有第一电平的扫描信号。 [0008] 在实施方式中，在输出具有第一电平的进位信号期间，在使能信号从第一电平改变为第二电平的情况下，使能节点控制电路可将使能节点的电压保持为第二电平，直至完成输出具有第一电平的进位信号。 [0009] 在实施方式中，在输出具有第一电平的进位信号之前，在使能信号具有第二电平的情况下，使能节点控制电路可将使能节点的电压控制为第一电平。在输出具有第一电平的进位信号期间，掩蔽电路可响应于具有第一电平的使能节点的电压而将第三节点的电压控制为第一电平，并且扫描输出电路可响应于具有第一电平的第三节点的电压而不输出具有第一电平的扫描信号。 [0010] 在实施方式中，在输出具有第一电平的进位信号期间，在使能信号从第二电平改变为第一电平的情况下，使能节点控制电路可将使能节点的电压保持为第一电平，直至完成输出具有第一电平的进位信号。 [0011] 在实施方式中，在输出具有第一电平的进位信号期间，使能节点控制电路可将使能节点的电压保持为先前的电平。 [0012] 在实施方式中，当没有输出具有第一电平的进位信号、使能信号具有第一电平并且反相使能信号具有第二电平时，使能节点控制电路可将使能节点的电压控制为第二电平。当没有输出具有第一电平的进位信号、使能信号具有第二电平并且反相使能信号具有第一电平时，使能节点控制电路可将使能节点的电压控制为第一电平。 [0013] 在实施方式中，使能节点控制电路可包括第一晶体管和第二晶体管以及第三晶体管和第四晶体管，第一晶体管和第二晶体管串联地耦接在高栅极电压线(在下文中可被称为高栅极电压的线)与使能节点之间，第一晶体管响应于进位信号而导通，第二晶体管响应于使能信号而导通，第三晶体管和第四晶体管串联地耦接在使能节点与低栅极电压线(在下文中可被称为低栅极电压的线)之间，第三晶体管响应于反相使能信号而导通，第四晶体管响应于进位信号而导通。 [0014] 在实施方式中，第一晶体管可包括接收进位信号的栅极、耦接到高栅极电压线的第一端子以及第二端子，第二晶体管可包括接收使能信号的栅极、耦接到第一晶体管的第二端子的第一端子以及耦接到使能节点的第二端子，第三晶体管可包括接收反相使能信号的栅极、耦接到使能节点的第一端子以及第二端子，并且第四晶体管可包括接收进位信号的栅极、耦接到第三晶体管的第二端子的第一端子以及耦接到低栅极电压线的第二端子。 [0015] 在实施方式中，使能节点控制电路还可包括耦接在使能节点与低栅极电压线之间的第一电容器。 [0016] 在实施方式中，当掩蔽电路在使能节点的电压具有第一电平时可将第二节点与第三节点分开，并且在使能节点的电压具有第二电平时可将第二节点耦接到第三节点。 [0017] 在实施方式中，掩蔽电路可包括响应于使能节点的电压而选择性将第二节点耦接到第三节点的第五晶体管。 [0018] 在实施方式中，第五晶体管可包括耦接到使能节点的栅极、耦接到第二节点的第一端子以及耦接到第三节点的第二端子。 [0019] 在实施方式中，掩蔽电路还可包括耦接在高栅极电压线与第三节点之间的第二电容器以及串联地耦接在高栅极电压线与第三节点之间的第六晶体管和第七晶体管，第六晶体管响应于进位信号而导通，第七晶体管响应于使能信号而导通。 [0020] 在实施方式中，第六晶体管可包括接收进位信号的栅极、耦接到高栅极电压线的第一端子以及第二端子，并且第七晶体管可包括接收使能信号的栅极、耦接到第六晶体管的第二端子的第一端子以及耦接到第三节点的第二端子。 [0021] 在实施方式中，进位输出电路可包括第八晶体管和第九晶体管，第八晶体管包括耦接到第二节点的栅极、耦接到高栅极电压线的第一端子以及耦接到进位输出节点的第二端子，第九晶体管包括耦接到第一节点的栅极、耦接到进位输出节点的第一端子以及耦接到低栅极电压线的第二端子。 [0022] 在实施方式中，扫描输出电路可包括第十晶体管和第十一晶体管，第十晶体管包括耦接到第三节点的栅极、耦接到高栅极电压线的第一端子以及耦接到扫描输出节点的第二端子，第十一晶体管包括耦接到第一节点的栅极、耦接到扫描输出节点的第一端子以及耦接到低栅极电压线的第二端子。 [0024] 在实施方式中，进位信号和扫描信号可为具有高电平作为有效电平的有效高信号。 [0025] 在本公开的实施方式中，提供了显示装置，该显示装置包括包含有多个像素的显示面板、将数据信号提供到多个像素中的每个的数据驱动器、将扫描信号提供到多个像素中的每个的扫描驱动器以及控制数据驱动器和扫描驱动器的控制器。扫描驱动器包括多个级。多个级中的每个包括响应于输入信号、第一时钟信号和第二时钟信号而控制第一节点的电压和第二节点的电压的控制电路、响应于第一节点的电压和第二节点的电压而输出进位信号的进位输出电路、响应于进位信号、使能信号和反相使能信号而控制使能节点的电压的使能节点控制电路、响应于第二节点的电压和使能节点的电压而控制第三节点的电压的掩蔽电路以及响应于第一节点的电压和第三节点的电压而输出扫描信号的扫描输出电路。 [0026] 如上所述，在实施方式中的扫描驱动器和显示装置中，每个级可包括根据使能信号控制使能节点的电压并且在输出进位信号期间保持使能节点的电压的使能节点控制电路以及响应于使能节点的电压而选择性耦接第二节点和第三节点的掩蔽电路。因此，由实施方式中的扫描驱动器生成的多个扫描信号中的每个可具有与两个或更多个水平时间对应的时间长度，并且多个扫描信号可以不同的驱动频率提供到显示面板的相应区。附图说明 [0027] 通过结合附图的下面的详细描述，将更清楚地理解说明性、非限制性的实施方式。 [0028] 图1是示出扫描驱动器的实施方式的框图。 [0029] 图2是用于描述扫描驱动器的操作的实施方式的时序图。 [0030] 图3是示出包括在扫描驱动器中的每个级的实施方式的电路图。 [0031] 图4是用于描述当使能信号具有第一电平时图3的级的操作的实施方式的时序图。 [0032] 图5是用于描述在第一时间段中的使能节点控制电路的操作的电路图。 [0033] 图6是用于描述在第二时间段中的使能节点控制电路的操作的电路图。 [0034] 图7是用于描述在第二时间段中的掩蔽电路和扫描输出电路的操作的电路图。 [0035] 图8是用于描述当使能信号具有第二电平时图3的级的操作的实施方式的时序图。 [0036] 图9是用于描述在第三时间段中的使能节点控制电路的操作的电路图。 [0037] 图10是用于描述在第四时间段中的使能节点控制电路的操作的电路图。 [0038] 图11是用于描述在第四时间段中的掩蔽电路和扫描输出电路的操作的电路图。 [0039] 图12是用于描述在输出进位信号期间当使能信号从第一电平改变为第二电平时图3的级的操作的实施方式的时序图。 [0040] 图13是用于描述在第五时间段中的使能节点控制电路的操作的电路图。 [0041] 图14是用于描述在第五时间段中的掩蔽电路和扫描输出电路的操作的电路图。 [0042] 图15是用于描述在输出进位信号期间当使能信号从第二电平改变为第一电平时图3的级的操作的实施方式的时序图。 [0043] 图16是用于描述在第六时间段中的使能节点控制电路的操作的电路图。 [0044] 图17是用于描述在第六时间段中的掩蔽电路和扫描输出电路的操作的电路图。 [0045] 图18是示出包括扫描驱动器的显示装置的实施方式的框图。 [0046] 图19是示出包括在显示装置中的像素的实施方式的电路图。 [0047] 图20是示出包括显示装置的电子装置的实施方式的框图。 [0048] 图21是示出电子装置的实施方式的框图。 具体实施方式[0049] 在下文中，将参照附图对本发明概念的实施方式进行详细解释。 [0050] 现将在下文中参照示出了各种实施方式的附图对本发明更全面地描述。然而，本发明可以许多不同的形式实施，并且不应被解释为受限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将为彻底和完整的，并且将向本领域技术人员全面地传达本发明的范围。在整个说明书中，类似的附图标记是指类似的元件。 [0051] 将理解的是，当元件被称为在另一元件“上”时，其能够直接在另一元件上，或者其间可存在居间元件。相反，当元件被称为“直接”在另一元件“上”时，则不存在居间元件。 [0052] 将理解的是，尽管术语“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区、层和/或部分，但这些元件、部件、区、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区、层或者部分与另一元件、部件、区、层或者部分区分开。因此，以下讨论的“第一元件”、“第一部件”、“第一区”、“第一层”或“第一部分”能被称作第二元件、第二部件、第二区、第二层或第二部分，而不背离本文中的教导。 [0053] 本文中所使用的专业用语仅出于描述特定实施方式的目的，并且不旨在进行限制。除非内容另有清楚指示，否则如本文中所使用的单数形式“一(a)”、“一(an)”和“该(the)”旨在包括复数形式，包括“至少一个”。“或(or)”意味着“和/或(and/or)”。如本文中所使用的术语“和/或”包括相关联所列项目中的一个或多个的任何和所有组合。还将理解的是，当术语“包括(comprises)”和/或“包括(comprising)”或者“包括(includes)”和/或“包括(including)”在本说明书中使用时，指明所陈述的特征、区、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、区、整数、步骤、操作、元件、部件和/或其集群的存在或添加。 [0054] 此外，诸如“下(lower)”或“底(bottom)”和“上(upper)”或“顶(top)”的相对术语可在本文中用于描述如图中所示的一个元件与另一元件的关系。将理解的是，除了图中描绘的取向之外，相对术语还旨在涵盖装置的不同取向。例如，如果多个图中的一个中的装置被翻转，则描述为在其它元件的“下”侧上的元件将随后被取向在其它元件的“上”侧上。因此，示例性术语“下”能够依据图的特定取向而涵盖“下”和“上”的取向两者。相似地，如果多个图中的一个中的装置被翻转，则描述为在其它元件“下方(below)”或“之下(beneath)”的元件将随后被取向在其它元件“上方”。因此，示例性术语“下方”或“之下”能够涵盖上方和下方的取向两者。 [0055] 考虑到有关测量和与特定数量的测量相关联的误差(即，测量系统的限制)，如本文中所使用的“约(about)”或者“大致(approximately)”包括所陈述的值并且意味着在如由本领域普通技术人员确定的对于特定值的偏差的可接受范围内。例如，诸如“约(about)”的术语能够意味着在一个或者多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。 [0056] 除非另有限定，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属的领域中的普通技术人员通常理解的相同的含义。还将理解的是，除非在本文中明确地这样限定，否则术语(诸如常用词典中限定的那些)应被解释为具有与它们在相关领域和本公开的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。 [0057] 图1是示出扫描驱动器的实施方式的框图，并且图2是用于描述扫描驱动器的操作的实施方式的时序图。 [0058] 参照图1，实施方式中的扫描驱动器100可包括多个级110、120、130、140、150和160、…。 [0059] 多个级110、120、130、140、150和160、…可接收第一时钟信号CLK1、第二时钟信号CLK2、扫描起始信号FLM和使能信号EN。在一些实施方式中，多个级110、120、130、140、150和160、…还可接收为使能信号EN的反相信号的反相使能信号。第一时钟信号CLK1和第二时钟信号CLK2可具有彼此不同的相位。在实施方式中，例如，如图2中所示，第一时钟信号CLK1和第二时钟信号CLK2可具有相反的相位。 [0060] 多个级110、120、130、140、150和160、…可顺序生成进位信号CR1、CR2、CR3、CR4、CR5和CR6、…。在一些实施方式中，每个奇数级110、130、或150、…可响应于具有第二电平(例如，相对低的电平)的第一时钟信号CLK1而接收具有第一电平(例如，相对高的电平)的输入信号(例如，扫描起始信号FLM或者前一进位信号CR2或CR4、…)，并且可响应于具有第二电平的第二时钟信号CLK2而启动(或开始)输出具有第一电平的进位信号CR1、CR3或CR5、…。在下文中，为了方便，相对高的电平可被称为高电平，并且相对低的电平可被称为低电平。此外，每个偶数级120、140、或160、…可响应于具有第二电平的第二时钟信号CLK2而接收具有第一电平的输入信号(例如，前一进位信号CR1、CR3或CR5、…)，并且可响应于具有第二电平的第一时钟信号CLK1而启动输出具有第一电平的进位信号CR2、CR4或CR6、…。 [0061] 在实施方式中，例如，如图1中所示，第一级STAGE1或110可响应于具有低电平的第一时钟信号CLK1而接收扫描起始信号FLM，并且可响应于具有低电平的第二时钟信号CLK2而启动输出具有高电平的第一进位信号CR1。此外，第二级STAGE2或120可响应于具有低电平的第二时钟信号CLK2而接收第一进位信号CR1，并且可响应于具有低电平的第一时钟信号CLK1而启动输出具有高电平的第二进位信号CR2。此外，第三级STAGE3或130可响应于具有低电平的第一时钟信号CLK1而接收第二进位信号CR2，并且可响应于具有低电平的第二时钟信号CLK2而启动输出具有高电平的第三进位信号CR3。此外，第四级STAGE4或140可响应于具有低电平的第二时钟信号CLK2而接收第三进位信号CR3，并且可响应于具有低电平的第一时钟信号CLK1而启动输出具有高电平的第四进位信号CR4。此外，第五级STAGE5或150可响应于具有低电平的第一时钟信号CLK1而接收第四进位信号CR4，并且可响应于具有低电平的第二时钟信号CLK2而启动输出具有高电平的第五进位信号CR5。此外，第六级STAGE6或160可响应于具有低电平的第二时钟信号CLK2而接收第五进位信号CR5，并且可响应于具有低电平的第一时钟信号CLK1而启动输出具有高电平的第六进位信号CR6。 [0062] 在一些实施方式中，如图2中所示，每个进位信号CR1、CR2、CR3、CR4、CR5或CR6、…可为具有高电平作为有效电平的有效高信号，并且每个进位信号CR1、CR2、CR3、CR4、CR5或CR6、…的有效时段可具有比一个水平时间1H(即，对于显示面板的每个像素行所分配的时间)长的时间长度。在实施方式中，例如，每个进位信号CR1、CR2、CR3、CR4、CR5或CR6、…的有效时段可具有与两个或更多个水平时间对应的时间长度。因此，相邻的进位信号(例如，第一进位信号CR1、第二进位信号CR2和第三进位信号CR3)的有效时段可在时间上重叠。尽管图2示出了每个进位信号CR1、CR2、CR3、CR4、CR5或CR6、…的有效时段具有与三个水平时间对应的时间长度的实施方式，但每个进位信号CR1、CR2、CR3、CR4、CR5或CR6、…的有效时段的时间长度可与任何数量的水平时间对应。 [0063] 多个级110、120、130、140、150和160、…可根据使能信号EN的电平而选择性且分别输出扫描信号SS1、SS2、SS3、SS4、SS5和SS6、…。在一些实施方式中，当启动(或开始)输出具有第一电平的进位信号时，在使能信号EN具有第一电平(例如，高电平)的情况下，每个级(例如，第一级110)可输出具有与进位信号(例如，第一进位信号CR1)的相位基本上相同的相位的扫描信号(例如，第一扫描信号SS1)。在输出具有第一电平的进位信号期间或者在输出具有第一电平的扫描信号期间，即使当使能信号EN从第一电平改变为第二电平(例如，低电平)时，该级也可继续输出具有第一电平的扫描信号，直至完成输出具有第一电平的进位信号。此外，当启动输出具有第一电平的进位信号时，在使能信号EN具有第二电平(例如，低电平)的情况下，每个级(例如，第一级110)可不输出具有第一电平的扫描信号。在输出具有第一电平的进位信号期间，即使当使能信号EN从第二电平改变为第一电平时，该级也可不输出扫描信号。 [0064] 在实施方式中，例如，如图2中所示，当启动输出具有高电平的第一进位信号CR1时以及当启动输出具有高电平的第二进位信号CR2时，在使能信号EN具有高电平的情况下，第一级STAGE1或110和第二级STAGE2或120可顺序且分别输出具有高电平的第一扫描信号SS1和具有高电平的第二扫描信号SS2。在输出第一进位信号CR1和第二进位信号CR2期间或者在输出第一扫描信号SS1和第二扫描信号SS2期间，尽管使能信号EN从高电平改变为低电平，但第一级STAGE1或110可继续输出具有高电平的第一扫描信号SS1，直至完成输出具有高电平的第一进位信号CR1，并且第二级STAGE2或120可继续输出具有高电平的第二扫描信号SS2，直至完成输出具有高电平的第二进位信号CR2。此外，当启动输出具有高电平的第三进位信号CR3时以及当启动输出具有高电平的第四进位信号CR4时，在使能信号EN具有低电平的情况下，第三级STAGE3或130和第四级STAGE4或140可不输出具有高电平的第三扫描信号SS3和具有高电平的第四扫描信号SS4。在输出第三进位信号CR3和第四进位信号CR4期间，尽管使能信号EN从低电平改变为高电平，但第三级STAGE3或130和第四级STAGE4或140可不输出具有高电平的第三扫描信号SS3和具有高电平的第四扫描信号SS4。此外，当启动输出具有高电平的第五进位信号CR5时以及当启动输出具有高电平的第六进位信号CR6时，在使能信号EN具有高电平的情况下，第五级STAGE5或150和第六级STAGE6或160可顺序且分别输出具有高电平的第五扫描信号SS5和具有高电平的第六扫描信号SS6。 [0065] 此外，在一些实施方式中，如图2中所示，每个扫描信号SS1、SS2、SS3、SS4、SS5或SS6、…可为具有高电平作为有效电平的有效高信号，并且每个扫描信号SS1、SS2、SS3、SS4、SS5或SS6、…的有效时段可具有比一个水平时间1H(即，对于显示面板的每个像素行所分配的时间)长的时间长度。在实施方式中，例如，每个扫描信号SS1、SS2、SS3、SS4、SS5或SS6、…的有效时段可具有与两个或更多个水平时间对应的时间长度。因此，相邻的扫描信号(例如，第一扫描信号SS1和第二扫描信号SS2)的有效时段可在时间上重叠。尽管图2示出了每个扫描信号SS1、SS2、SS3、SS4、SS5或SS6、…的有效时段具有与三个水平时间对应的时间长度的实施方式，但每个扫描信号SS1、SS2、SS3、SS4、SS5或SS6、…的有效时段的时间长度可对应于任何数量的水平时间。 [0066] 如上所述，多个级110、120、130、140、150和160、…可根据使能信号EN的电平而选择性且分别输出扫描信号SS1、SS2、SS3、SS4、SS5和SS6、…，并且因此实施方式中的扫描驱动器100可以不同的驱动频率将扫描信号SS1、SS2、SS3、SS4、SS5和SS6、…提供到显示面板的相应区。 [0067] 此外，如上所述，在使能信号EN在启动输出对应的进位信号时具有第一电平的情况下，即使当使能信号EN在输出对应的进位信号期间改变为第二电平时，每个级110、120、130、140、150或160、…也可输出有效时段具有两个或更多个水平时间的时间长度的扫描信号。此外，在使能信号EN在启动输出对应的进位信号时具有第二电平的情况下，即使当使能信号EN在输出对应的进位信号期间改变为第一电平时，每个级110、120、130、140、150或 160、…也可不输出具有第一电平的扫描信号。因此，实施方式中的扫描驱动器100可选择性提供有效时段具有两个或更多个水平时间的时间长度的扫描信号SS1、SS2、SS3、SS4、SS5和SS6、…。 [0068] 图3是示出包括在扫描驱动器中的每个级的实施方式的电路图。 [0069] 参照图3，实施方式中的扫描驱动器的每个级200可包括响应于输入信号FLM/PCR、第一时钟信号CLK1和第二时钟信号CLK2而控制第一节点Q的电压和第二节点QB的电压的控制电路210、响应于第一节点Q的电压和第二节点QB的电压而输出进位信号CR的进位输出电路220、响应于进位信号CR、使能信号EN和反相使能信号ENB而控制使能节点EN_NODE的电压的使能节点控制电路230、响应于第二节点QB的电压和使能节点EN_NODE的电压而控制第三节点MQB的电压的掩蔽电路240以及响应于第一节点Q的电压和第三节点MQB的电压而输出扫描信号SS的扫描输出电路250。在一些实施方式中，每个级200还可包括与输出进位信号CR的进位输出节点CON耦接的第六电容器C6和/或与输出扫描信号SS的扫描输出节点SON耦接的第七电容器(未示出)。 [0070] 当没有接收具有第一电平(例如，高电平)的输入信号FLM/PCR时，控制电路210可将第一节点Q的电压控制为第二电平(例如，低电平)，并且可将第二节点QB的电压控制为第一电平。输入信号FLM/PCR可为相对于第一级的扫描起始信号FLM，并且可为相对于后续级的前一进位信号PCR或者前一级的进位信号CR。 [0071] 此外，如图3和图4中所示，(奇数级200的)控制电路210可响应于具有第二电平的第一时钟信号CLK1和具有第一电平的输入信号FLM/PCR而将第一节点Q的电压控制为第一电平，并且可响应于具有第二电平的第二时钟信号CLK2和具有第一电平的第一节点Q的电压而将第二节点QB的电压控制为第二电平。在替代性实施方式中，相对于偶数级，控制电路210可响应于具有第二电平的第二时钟信号CLK2和具有第一电平的输入信号FLM/PCR而将第一节点Q的电压控制为第一电平，并且可响应于具有第二电平的第一时钟信号CLK1和具有第一电平的第一节点Q的电压而将第二节点QB的电压控制为第二电平。 [0072] 控制电路210可包括第十二晶体管T12至第十九晶体管T19以及第三电容器C3至第五电容器C5。在一些实施方式中，控制电路210还可包括布置在第五节点N5处的第二十晶体管T20、布置在第一节点Q处的第二十一晶体管T21以及响应于全局控制信号ESR而将高栅极电压VGH施加到第一节点Q的第二十二晶体管T22。 [0073] 第十二晶体管T12可响应于具有低电平的第一时钟信号CLK1而将输入信号FLM/PCR施加到第一节点Q。在实施方式中，例如，第十二晶体管T12可包括接收第一时钟信号CLK1的栅极、接收输入信号FLM/PCR的第一端子以及耦接到第一节点Q的第二端子。 [0074] 第五电容器C5可包括(通过第二十一晶体管T21)耦接到第一节点Q的第一电极和耦接到第四节点N4的第二电极。第十三晶体管T13可响应于第五节点N5的电压而将高栅极电压VGH施加到第四节点N4，并且第十四晶体管T14可(通过第二十一晶体管T21)响应于第一节点Q的电压而将第二时钟信号CLK2施加到第四节点N4。通过第五电容器C5、第十三晶体管T13和第十四晶体管T14，如图4中所示，当第二时钟信号CLK2变为高电平H时，第一节点Q的电压可变为低于低电平L的电平。在实施方式中，例如，第十三晶体管T13可包括耦接到第五节点N5的栅极、接收高栅极电压VGH的第一端子以及耦接到第四节点N4的第二端子，并且第十四晶体管T14可包括(通过第二十一晶体管T21)耦接到第一节点Q的栅极、耦接到第四节点N4的第一端子以及接收第二时钟信号CLK2的第二端子。 [0075] 第十五晶体管T15可响应于第一节点Q的电压而将第一时钟信号CLK1施加到第五节点N5，并且第十六晶体管T16可响应于第一时钟信号CLK1而将低栅极电压VGL施加到第五节点N5。在实施方式中，例如，第十五晶体管T15可包括耦接到第一节点Q的栅极、耦接到第五节点N5的第一端子以及接收第一时钟信号CLK1的第二端子，并且第十六晶体管T16可包括接收第一时钟信号CLK1的栅极、耦接到第五节点N5的第一端子以及接收低栅极电压VGL的第二端子。 [0076] 第三电容器C3可包括接收高栅极电压VGH的第一电极和耦接到第二节点QB的第二电极，并且第四电容器C4可包括(通过第二十晶体管T20)耦接到第五节点N5的第一电极以及耦接到第六节点N6的第二电极。 [0077] 第十七晶体管T17可响应于第二时钟信号CLK2而将第二节点QB和第六节点N6耦接，并且第十八晶体管T18可响应于第五节点N5的电压而将第二时钟信号CLK2施加到第六节点N6。在实施方式中，例如，第十七晶体管T17可包括接收第二时钟信号CLK2的栅极、耦接到第二节点QB的第一端子以及耦接到第六节点N6的第二端子，并且第十八晶体管T18可包括(通过第二十晶体管T20)耦接到第五节点N5的栅极、耦接到第六节点N6的第一端子以及接收第二时钟信号CLK2的第二端子。 [0078] 第十九晶体管T19可响应于第一节点Q的电压而将高栅极电压VGH施加到第二节点QB。在实施方式中，例如，第十九晶体管T19可包括耦接到第一节点Q的栅极、接收高栅极电压VGH的第一端子以及耦接到第二节点QB的第二端子。 [0079] 第二十晶体管T20可布置在第五节点N5处，并且第二十一晶体管T21可布置在第一节点Q处。第二十晶体管T20的栅极和第二十一晶体管T21的栅极可接收低栅极电压VGL。 [0080] 第二十二晶体管T22可响应于全局控制信号ESR而将第一节点Q的电压控制为高电平。在一些实施方式中，全局控制信号ESR可基本上同时施加到扫描驱动器的多个级，并且多个级可响应于全局控制信号ESR而基本上同时输出扫描信号SS。在实施方式中，例如，第二十二晶体管T22可包括接收全局控制信号ESR的栅极、接收高栅极电压VGH的第一端子以及耦接到第一节点Q的第二端子。 [0081] 尽管图3示出了包括第十二晶体管T12至第二十二晶体管T22以及第三电容器C3至第五电容器C5的控制电路210的实施方式，但实施方式中的扫描驱动器的每个级200的控制电路的配置不限于图3的实施方式。也就是说，控制电路210可具有响应于输入信号FLM/PCR、第一时钟信号CLK1和第二时钟信号CLK2而控制第一节点Q的电压和第二节点QB的电压的任何配置。 [0082] 在第一节点Q的电压具有第一电平(例如，高电平)并且第二节点QB的电压具有第二电平(例如，低电平)期间，进位输出电路220可输出具有第一电平(例如，高电平)的进位信号CR。在一些实施方式中，进位输出电路220可包括响应于第二节点QB的电压而输出高栅极电压VGH作为进位信号CR的第八晶体管T8和响应于第一节点Q的电压而输出低栅极电压VGL作为进位信号CR的第九晶体管T9。在实施方式中，例如，第八晶体管T8可包括耦接到第二节点QB的栅极、与高栅极电压VGH的线(也被称为高栅极电压线)耦接的第一端子以及与输出进位信号CR的进位输出节点CON耦接的第二端子，并且第九晶体管T9可包括耦接到第一节点Q的栅极、耦接到进位输出节点CON的第一端子以及与低栅极电压VGL的线(也被称为低栅极电压线)耦接的第二端子。 [0083] 当没有输出具有第一电平(例如，高电平)的进位信号CR、使能信号EN具有第一电平并且反相使能信号ENB具有第二电平(例如，低电平)时，使能节点控制电路230可将使能节点EN_NODE的电压控制为第二电平。在替代性实施方式中，当没有输出具有第一电平的进位信号CR、使能信号EN具有第二电平并且反相使能信号ENB具有第一电平时，使能节点控制电路230可将使能节点EN_NODE的电压控制为第一电平。此外，在输出具有第一电平的进位信号CR期间，使能节点控制电路230可将使能节点EN_NODE的电压保持为先前的电平。 [0084] 在一些实施方式中，使能节点控制电路230可包括串联地耦接在高栅极电压VGH的线与使能节点EN_NODE之间的第一晶体管T1和第二晶体管T2以及串联地耦接在使能节点EN_NODE与低栅极电压VGL的线之间的第三晶体管T3和第四晶体管T4。第一晶体管T1可响应于进位信号CR而导通，第二晶体管T2可响应于使能信号EN而导通，第三晶体管T3可响应于反相使能信号ENB而导通，并且第四晶体管T4可响应于进位信号CR而导通。在实施方式中，例如，第一晶体管T1可包括接收进位信号CR的栅极、与高栅极电压VGH的线耦接的第一端子以及第二端子，第二晶体管T2可包括接收使能信号EN的栅极、耦接到第一晶体管T1的第二端子的第一端子以及耦接到使能节点EN_NODE的第二端子，第三晶体管T3可包括接收反相使能信号ENB的栅极、耦接到使能节点EN_NODE的第一端子以及第二端子，并且第四晶体管T4可包括接收进位信号CR的栅极、耦接到第三晶体管T3的第二端子的第一端子以及与低栅极电压VGL的线耦接的第二端子。 [0085] 在一些实施方式中，使能节点控制电路230还可包括耦接在使能节点EN_NODE与低栅极电压VGL的线之间的第一电容器C1。在实施方式中，例如，第一电容器C1可包括耦接到使能节点EN_NODE的第一电极和与低栅极电压VGL的线耦接的第二电极。 [0086] 掩蔽电路240可在使能节点EN_NODE的电压具有第一电平(例如，高电平)时将第二节点QB与第三节点MQB分开，并且可在使能节点EN_NODE的电压具有第二电平(例如，低电平)时将第二节点QB耦接到第三节点MQB。 [0087] 在一些实施方式中，掩蔽电路240可包括响应于使能节点EN_NODE的电压而选择性将第二节点QB耦接到第三节点MQB的第五晶体管T5。在实施方式中，例如，第五晶体管T5可包括耦接到使能节点EN_NODE的栅极、耦接到第二节点QB的第一端子以及耦接到第三节点MQB的第二端子。 [0088] 在一些实施方式中，掩蔽电路240还可包括耦接在高栅极电压VGH的线与第三节点MQB之间的第二电容器C2以及串联地耦接在高栅极电压VGH的线与第三节点MQB之间的第六晶体管T6和第七晶体管T7。第六晶体管T6可响应于进位信号CR而导通，并且第七晶体管T7可响应于使能信号EN而导通。在实施方式中，例如，第六晶体管T6可包括接收进位信号CR的栅极、与高栅极电压VGH的线耦接的第一端子以及第二端子，并且第七晶体管T7可包括接收使能信号EN的栅极、连接到第六晶体管T6的第二端子的第一端子以及耦接到第三节点MQB的第二端子。 [0089] 在第一节点Q的电压具有第一电平(例如，高电平)并且第三节点MQB的电压具有第二电平(例如，低电平)期间，扫描输出电路250可输出具有第一电平(例如，高电平)的扫描信号SS。在一些实施方式中，扫描输出电路250可包括响应于第三节点MQB的电压而输出高栅极电压VGH作为扫描信号SS的第十晶体管T10和响应于第一节点Q的电压而输出低栅极电压VGL作为扫描信号SS的第十一晶体管T11。在实施方式中，例如，第十晶体管T10可包括耦接到第三节点MQB的栅极、与高栅极电压VGH的线耦接的第一端子以及与输出扫描信号SS的扫描输出节点SON耦接的第二端子，并且第十一晶体管T11可包括耦接到第一节点Q的栅极、耦接到扫描输出节点SON的第一端子以及与低栅极电压VGL的线耦接的第二端子。 [0090] 在一些实施方式中，包括在每个级200中的第一晶体管T1至第二十二晶体管T22可通过但不限于p型金属氧化物半导体(“PMOS”)晶体管实现。即使当第一晶体管T1至第二十二晶体管T22通过PMOS晶体管实现时，实施方式中的扫描驱动器的每个级200也可生成为具有高电平作为有效电平的有效高信号的进位信号CR和扫描信号SS。在其它实施方式中，第一晶体管T1至第二十二晶体管T22的一部分或所有可通过但不限于n型金属氧化物半导体(“NMOS”)晶体管实现。 [0091] 在具有以上配置的级200中，在输出具有第一电平的进位信号CR之前，在使能信号EN具有第一电平(例如，高电平)的情况下，使能节点控制电路230可将使能节点EN_NODE的电压控制为第二电平(例如，低电平)。在输出具有第一电平的进位信号CR期间，掩蔽电路240可响应于具有第二电平的使能节点EN_NODE的电压而将第三节点MQB的电压控制为第二节点QB的电压的电平或者控制为第二电平，并且扫描输出电路250可响应于具有第二电平的第三节点MQB的电压而输出具有第一电平的扫描信号SS。在输出具有第一电平的进位信号CR期间，即使当使能信号EN从第一电平改变为第二电平时，使能节点控制电路230也可将使能节点EN_NODE的电压保持为第二电平，直至完成输出具有第一电平的进位信号CR。因此，可正常地输出有效时段具有与两个或更多个水平时间对应的时间长度的扫描信号SS。 [0092] 此外，在级200中，在输出具有第一电平的进位信号CR之前，在使能信号EN具有第二电平的情况下，使能节点控制电路230可将使能节点EN_NODE的电压控制为第一电平。在输出具有第一电平的进位信号CR期间，掩蔽电路240可响应于具有第一电平的使能节点EN_NODE的电压而将第三节点MQB的电压控制为与第三节点MQB的电平不同的第一电平，并且扫描输出电路250可响应于具有第一电平的第三节点MQB的电压而不输出具有第一电平的扫描信号SS。在输出具有第一电平的进位信号CR期间，即使当使能信号EN从第二电平改变为第一电平时，使能节点控制电路230也可将使能节点EN_NODE的电压保持为第一电平，直至完成输出具有第一电平的进位信号CR。因此，通过使能信号EN的电平变化，可防止不期望地输出具有第一电平的扫描信号SS。 [0093] 图4是用于描述当使能信号具有第一电平时图3的级的操作的实施方式的时序图，图5是用于描述在第一时间段中的使能节点控制电路的操作的电路图，图6是用于描述在第二时间段中的使能节点控制电路的操作的电路图，并且图7是用于描述在第二时间段中的掩蔽电路和扫描输出电路的操作的电路图。 [0094] 参照图3和图4，在没有接收具有高电平H的输入信号FLM/PCR并且没有输出具有高电平H的进位信号CR期间，控制电路210可将第一节点Q的电压控制为低电平L(或低于低电平L的电平)，并且可将第二节点QB的电压控制为高电平H。响应于具有低电平L的第一节点Q的电压，进位输出电路220可输出具有低电平L的进位信号CR，并且扫描输出电路250可输出具有低电平L的扫描信号SS。 [0095] 在第一时间段TP1中，可接收具有高电平H的输入信号FLM/PCR，并且第一时钟信号CLK1可具有低电平L。控制电路210可响应于具有低电平L的第一时钟信号CLK1而将具有高电平H的输入信号FLM/PCR施加到第一节点Q。因此，第一节点Q的电压可具有高电平H。 [0096] 此外，在第一时间段TP1中，在使能信号EN具有高电平H并且反相使能信号ENB具有低电平L的情况下，使能节点控制电路230可将使能节点EN_NODE的电压控制为低电平L。在实施方式中，例如，如图5中所示，第一晶体管T1和第四晶体管T4可响应于具有低电平L的进位信号CR而导通，第二晶体管T2可响应于具有高电平H的使能信号EN而关断，并且第三晶体管T3可响应于具有低电平L的反相使能信号ENB而导通。因此，第三晶体管T3和第四晶体管T4可将低栅极电压VGL施加到使能节点EN_NODE，并且使能节点EN_NODE的电压可具有低电平L。 [0097] 在第一时间段TP1之后的第二时间段TP2中，控制电路210可响应于具有低电平L的第二时钟信号CLK2而将第二节点QB的电压控制为低电平L。在实施方式中，例如，第十七晶体管T17和第十八晶体管T18可响应于具有低电平L的第二时钟信号CLK2而将具有低电平L的第二时钟信号CLK2施加到第二节点QB。进位输出电路220可响应于具有低电平L的第二节点QB的电压而输出具有高电平H的进位信号CR。 [0098] 此外，在第二时间段TP2中，使能节点控制电路230可将使能节点EN_NODE的电压保持为低电平L。在实施方式中，例如，如图6中所示，第一晶体管T1和第四晶体管T4可响应于具有高电平H的进位信号CR而关断，第二晶体管T2可响应于具有高电平H的使能信号EN而关断，并且第三晶体管T3可响应于具有低电平L的反相使能信号ENB而导通。因此，高栅极电压VGH和低栅极电压VGL可不施加到使能节点EN_NODE，并且第一电容器C1可将使能节点EN_NODE的电压保持为先前的电平或低电平L。 [0099] 此外，在第二时间段TP2中，掩蔽电路240可响应于具有低电平L的使能节点EN_NODE的电压通过将第二节点QB耦接到第三节点MQB而将第三节点MQB的电压控制为低电平L，并且扫描输出电路250可响应于具有低电平L的第三节点MQB的电压而输出具有高电平H的扫描信号SS。在实施方式中，例如，如图7中所示，第五晶体管T5可响应于具有低电平L的使能节点EN_NODE的电压而将第二节点QB耦接到第三节点MQB，并且因此第三节点MQB的电压可具有第二节点QB的电压的电平或者低电平L。此外，第六晶体管T6可响应于具有高电平H的进位信号CR而关断，并且第七晶体管T7可响应于具有高电平H.的使能信号EN而关断。此外，第十晶体管T10可响应于具有低电平L的第三节点MQB的电压而导通，并且第十一晶体管T11可响应于具有高电平H的第一节点Q的电压而关断。第十晶体管T10可将高栅极电压VGH施加到扫描输出节点SON，并且因此具有高电平H的扫描信号SS可在扫描输出节点SON处输出。 [0100] 如上所述，在启动输出具有高电平H的进位信号CR的时间点处、或者在第一时间段TP1的结束时间点或第二时间段TP2的开始时间点处，在使能信号EN具有高电平H的情况下，级200可输出具有高电平H的扫描信号SS。 [0101] 图8是用于描述当使能信号具有第二电平时图3的级的操作的实施方式的时序图，图9是用于描述在第三时间段中的使能节点控制电路的操作的电路图，图10是用于描述在第四时间段中的使能节点控制电路的操作的电路图，并且图11是用于描述在第四时间段中的掩蔽电路和扫描输出电路的操作的电路图。 [0102] 参照图3和图8，在第三时间段TP3中，可接收具有高电平H的输入信号FLM/PCR，并且第一时钟信号CLK1可具有低电平L。控制电路210可响应于具有低电平L的第一时钟信号CLK1而将具有高电平H的输入信号FLM/PCR施加到第一节点Q。因此，第一节点Q的电压可具有高电平H。 [0103] 此外，在第三时间段TP3中，在使能信号EN具有低电平L并且反相使能信号ENB具有高电平H的情况下，使能节点控制电路230可将使能节点EN_NODE的电压控制为高电平H。在实施方式中，例如，如图9中所示，第一晶体管T1和第四晶体管T4可响应于具有低电平L的进位信号CR而导通，第二晶体管T2可响应于具有低电平L的使能信号EN而导通，并且第三晶体管T3可响应于具有高电平H的反相使能信号ENB而关断。因此，第一晶体管T1和第二晶体管T2可将高栅极电压VGH施加到使能节点EN_NODE，并且使能节点EN_NODE的电压可具有高电平H。 [0104] 在第三时间段TP3之后的第四时间段TP4中，控制电路210可响应于具有低电平L的第二时钟信号CLK2而将第二节点QB的电压控制为低电平L。进位输出电路220可响应于具有低电平L的第二节点QB的电压而输出具有高电平H的进位信号CR。 [0105] 此外，在第四时间段TP4中，使能节点控制电路230可将使能节点EN_NODE的电压保持为高电平H。在实施方式中，例如，如图10中所示，第一晶体管T1和第四晶体管T4可响应于具有高电平H的进位信号CR而关断，第二晶体管T2可响应于具有低电平L的使能信号EN而导通，并且第三晶体管T3可响应于具有高电平H的反相使能信号ENB而关断。因此，高栅极电压VGH和低栅极电压VGL可不施加到使能节点EN_NODE，并且第一电容器C1可将使能节点EN_NODE的电压保持为先前的电平或高电平H。 [0106] 此外，在第四时间段TP4中，掩蔽电路240可响应于具有高电平H的使能节点EN_NODE的电压通过将第二节点QB与第三节点MQB分开而将第三节点MQB的电压控制为高电平H，并且扫描输出电路250可响应于具有高电平H的第三节点MQB的电压而不输出具有高电平H的扫描信号SS。在实施方式中，例如，如图11中所示，第五晶体管T5可响应于具有高电平H的使能节点EN_NODE的电压而将第二节点QB与第三节点MQB分开，并且因此第三节点MQB的电压可保持或维持为先前的电平或高电平H。此外，第六晶体管T6可响应于具有高电平H的进位信号CR而关断，并且第七晶体管T7可响应于具有低电平L的使能信号EN而导通。此外，第十晶体管T10可响应于具有高电平H的第三节点MQB的电压而关断，并且第十一晶体管T11可响应于具有高电平H的第一节点Q的电压而关断。因此，扫描输出节点SON的电压可保持或维持为先前的电平或低电平L，并且具有高电平H的扫描信号SS可不在扫描输出节点SON处输出。 [0107] 如上所述，在启动输出具有高电平H的进位信号CR的时间点处、或者在第三时间段TP3的结束时间点或第四时间段TP4的开始时间点处，在使能信号EN具有低电平L的情况下，级200可不输出具有高电平H的扫描信号SS。 [0108] 图12是用于描述在输出进位信号期间当使能信号从第一电平改变为第二电平时图3的级的操作的实施方式的时序图，图13是用于描述在第五时间段中的使能节点控制电路的操作的电路图，并且图14是用于描述在第五时间段中的掩蔽电路和扫描输出电路的操作的电路图。 [0109] 图12的时序图可与图4的时序图相似，除了在输出具有高电平H的进位信号CR期间使能信号EN从高电平H改变为低电平L并且反相使能信号ENB从低电平L改变为高电平H以外。 [0110] 参照图3和图12，在输出具有高电平H的进位信号CR、使能信号EN具有低电平L并且反相使能信号ENB具有高电平H的第五时间段TP5中，使能节点控制电路230可将使能节点EN_NODE的电压保持为低电平L。在实施方式中，例如，如图13中所示，第一晶体管T1和第四晶体管T4可响应于具有高电平H的进位信号CR而关断，第二晶体管T2可响应于有低电平L的使能信号EN而导通，并且第三晶体管T3可响应于具有高电平H的反相使能信号ENB而关断。也就是说，即使当第二晶体管T2通过从高电平H改变为低电平L的使能信号EN而导通时，由于第一晶体管T1和第四晶体管T4关断，高栅极电压VGH和低栅极电压VGL也可不施加到使能节点EN_NODE，并且第一电容器C1可将使能节点EN_NODE的电压保持为先前的电平或低电平L。 [0111] 此外，在第五时间段TP5中，掩蔽电路240可响应于具有低电平L的使能节点EN_NODE的电压通过将第二节点QB耦接到第三节点MQB而将第三节点MQB的电压控制为低电平L，并且扫描输出电路250可响应于具有低电平L的第三节点MQB的电压而输出具有高电平H的扫描信号SS。在实施方式中，例如，如图14中所示，第五晶体管T5可响应于具有低电平L的使能节点EN_NODE的电压而将第二节点QB耦接到第三节点MQB，并且因此第三节点MQB的电压可具有第二节点QB的电压的电平或者低电平L。此外，第六晶体管T6可响应于具有高电平H的进位信号CR而关断，并且第七晶体管T7可响应于具有低电平L的使能信号EN而导通。此外，第十晶体管T10可响应于具有低电平L的第三节点MQB的电压而导通，并且第十一晶体管T11可响应于具有高电平H的第一节点Q的电压而关断。第十晶体管T10可将高栅极电压VGH施加到扫描输出节点SON，并且因此具有高电平H的扫描信号SS可在扫描输出节点SON处输出。 [0112] 如上所述，在输出具有高电平H的进位信号CR期间，即使当使能信号EN从高电平H改变为低电平L时，级200也可继续输出具有高电平H的扫描信号SS。 [0113] 图15是用于描述在输出进位信号期间当使能信号从第二电平改变为第一电平时图3的级的操作的实施方式的时序图，图16是用于描述在第六时间段中的使能节点控制电路的操作的电路图，并且图17是用于描述在第六时间段中的掩蔽电路和扫描输出电路的操作的电路图。 [0114] 图15的时序图可与图8的时序图相似，除了在输出具有高电平H的进位信号CR期间使能信号EN从低电平L改变为高电平H并且反相使能信号ENB从高电平H改变为低电平L以外。 [0115] 参照图3和图15，在输出具有高电平H的进位信号CR、使能信号EN具有高电平H并且反相使能信号ENB具有低电平L的第六时间段TP6中，使能节点控制电路230可将使能节点EN_NODE的电压保持为高电平H。在实施方式中，例如，如图16中所示，第一晶体管T1和第四晶体管T4可响应于具有高电平H的进位信号CR而关断，第二晶体管T2可响应于具有高电平H的使能信号EN而关断，并且第三晶体管T3可响应于具有低电平L的反相使能信号ENB而导通。也就是说，即使当第三晶体管T3通过从高电平H改变为低电平L的反相使能信号ENB而导通时，由于第一晶体管T1和第四晶体管T4关断，高栅极电压VGH和低栅极电压VGL也可不施加到使能节点EN_NODE，并且第一电容器C1可将使能节点EN_NODE的电压保持为先前的电平或高电平H。 [0116] 此外，在第六时间段TP6中，掩蔽电路240可响应于具有高电平H的使能节点EN_NODE的电压通过将第二节点QB与第三节点MQB分开而将第三节点MQB的电压控制为高电平H，并且扫描输出电路250可响应于具有高电平H的第三节点MQB的电压而不输出具有高电平H的扫描信号SS。在实施方式中，例如，如图17中所示，第五晶体管T5可响应于具有高电平H的使能节点EN_NODE的电压而将第二节点QB与第三节点MQB分开，并且因此第三节点MQB的电压可保持或维持为先前的电平或高电平H。此外，第六晶体管T6可响应于具有高电平H的进位信号CR而关断，并且第七晶体管T7可响应于高电平H的使能信号EN而关断。此外，第十晶体管T10可响应于具有高电平H的第三节点MQB的电压而关断，并且第十一晶体管T11可响应于具有高电平H的第一节点Q的电压而关断。因此，扫描输出节点SON的电压可保持或维持为先前的电平或低电平L，并且具有高电平H的扫描信号SS可不在扫描输出节点SON处输出。 [0117] 如上所述，在输出具有高电平H的进位信号CR期间，即使当使能信号EN从低电平L改变为高电平H时，级200也可不输出具有高电平H的扫描信号SS。 [0118] 图18是示出包括扫描驱动器的显示装置的实施方式的框图，并且图19是示出包括在显示装置中的像素的实施方式的电路图。 [0119] 参照图18，实施方式中的显示装置300可包括包含有多个像素PX的显示面板310、将数据信号DS提供到多个像素PX的数据驱动器320、将扫描信号SS提供到多个像素PX的扫描驱动器330以及控制数据驱动器320和扫描驱动器330的控制器350。在一些实施方式中，显示装置300还可包括将发射信号EM提供到多个像素PX的发射驱动器340。 [0120] 显示面板310可包括多个扫描线、多个数据线以及与多个扫描线和多个数据线耦接的多个像素PX。在一些实施方式中，每个像素PX可包括发光元件，并且显示面板310可为发光显示面板。然而，显示面板310不限于发光显示面板，并且可为任何合适的显示面板。 [0121] 在实施方式中，例如，如图19中所示，每个像素PX可包括生成驱动电流的驱动晶体管PXT1、响应于写入信号GW[n]而将数据信号DS传输到驱动晶体管PXT1的源极的开关晶体管PXT2、响应于补偿信号GC而将驱动晶体管PXT1二极管连接的补偿晶体管PXT3、存储通过开关晶体管PXT2和二极管连接的驱动晶体管PXT1而传输的数据信号DS的存储电容器CST、响应于初始化信号GI而将初始化电压VINIT提供到存储电容器CST和驱动晶体管PXT1的栅极的栅极初始化晶体管PXT4、响应于发射信号EM而将第一电源电压ELVDD的线连接到驱动晶体管PXT1的源极的第一发射晶体管PXT5、响应于发射信号EM而将驱动晶体管PXT1的漏极连接到发光元件EL的第二发射晶体管PXT6、响应于前一写入信号GW[n‑1]而将阳极初始化电压VAINIT提供到发光元件EL的阳极初始化晶体管PXT7以及基于从第一电源电压ELVDD的线到第二电源电压ELVSS的线的驱动电流来发射光的发光元件EL。在一些实施方式中，每个像素PX还可包括耦接在写入信号GW[n]的线与驱动晶体管PXT1的栅极之间的升压电容器CBOOST以及响应于偏置信号GB(或旁路信号)而将偏置电压VBIAS施加到驱动晶体管PXT1的源极的偏置晶体管PXT8。 [0122] 在一些实施方式中，像素PX的晶体管PXT1至PXT8中的至少一部分可通过NMOS晶体管实现，并且像素PX的晶体管PXT1至PXT8中的其余部分可通过PMOS晶体管实现。在实施方式中，例如，如图19中所示，补偿晶体管PXT3和栅极初始化晶体管PXT4可通过NMOS晶体管实现，并且其余的晶体管PXT1、PXT2和PXT5至PXT8可通过PMOS晶体管实现。在其它实施方式中，每个像素PX的晶体管PXT1至PXT8中的所有可通过NMOS晶体管实现，或者可通过PMOS晶体管实现。 [0123] 此外，在一些实施方式中，发光元件EL可为但不限于有机发光二极管(“OLED”)。在实施方式中，例如，发光元件EL可为纳米发光二极管(“NED”)、量子点(“QD”)发光二极管、微发光二极管、无机发光二极管或任何其它合适的发光元件。 [0124] 尽管图19示出了每个像素PX具有包括八个晶体管PXT1至PXT8以及两个电容器CST和CBOOST的8T2C结构的实施方式，但实施方式中的显示装置300的每个像素PX不限于图19中所示的8T2C构造，并且可具有任何像素结构。 [0125] 数据驱动器320可基于从控制器350接收的输出图像数据ODAT和数据控制信号DCTRL来生成数据信号DS，并且可通过多个数据线将数据信号DS提供到多个像素PX。在一些实施方式中，数据控制信号DCTRL可包括但不限于输出数据使能信号、水平起始信号和负载信号。在一些实施方式中，数据驱动器320和控制器350可通过单个集成电路(“IC”)实现，并且单个IC也可被称为时序控制器嵌入式数据驱动器(“TED”)。在其它实施方式中，数据驱动器320和控制器350可通过分开的IC实现。 [0126] 扫描驱动器330可基于从控制器350接收的扫描控制信号生成扫描信号SS，并且可通过多个扫描线将扫描信号SS提供到多个像素PX。在一些实施方式中，扫描控制信号可包括但不限于扫描起始信号FLM、第一时钟信号CLK1、第二时钟信号CLK2和使能信号EN。此外，在一些实施方式中，扫描信号SS可包括写入信号GW(例如，写入信号GW[n]和前一写入信号GW[n‑1])、补偿信号GC、初始化信号GI和偏置信号GB。在一些实施方式中，施加到通过NMOS晶体管实现的补偿晶体管PXT3和栅极初始化晶体管PXT4的补偿信号GC和初始化信号GI中的至少一个可由图3中所示的级200生成并且输出。此外，在一些实施方式中，扫描驱动器330可集成或形成在显示面板310的外围部分中(或上)。在其它实施方式中，扫描驱动器330可通过一个或多个IC实现。 [0127] 发射驱动器340可基于从控制器350接收的发射控制信号EMCTRL生成发射信号EM，并且可通过多个发射线将发射信号EM提供到多个像素PX。在一些实施方式中，可以行为基础顺序提供发射信号EM。在其它实施方式中，发射信号EM可为基本上同时提供到多个像素PX的全局信号。在一些实施方式中，发射驱动器340可集成或形成在显示面板310的外围部分上(或中)。在其它实施方式中，发射驱动器340可通过一个或多个IC实现。 [0128] 控制器350(例如，时序控制器(“TCON”))可从外部主机处理器(例如，图形处理单元(“GPU”)或图形卡)接收输入图像数据IDAT和控制信号CTRL。在一些实施方式中，控制信号CTRL可包括但不限于垂直同步信号、水平同步信号、输入数据使能信号、主时钟信号等。控制器350可基于输入图像数据IDAT和控制信号CTRL生成输出图像数据ODAT、数据控制信号DCTRL、扫描控制信号和发射控制信号EMCTRL。控制器350可通过将输出图像数据ODAT和数据控制信号DCTRL提供到数据驱动器320来控制数据驱动器320的操作，可通过将扫描控制信号提供到扫描驱动器330来控制扫描驱动器330的操作，并且可通过将发射控制信号EMCTRL提供到发射驱动器340来控制发射驱动器340的操作。 [0129] 实施方式中的显示装置300可执行以(可为彼此不同的)多个驱动频率驱动显示面板310的多个面板区的多频驱动(“MFD”)。为了执行这个MFD，如图18中所示，控制器350可包括静止图像检测块360、驱动频率决定块370和扫描驱动器控制块380。 [0130] 静止图像检测块360可将输入图像数据IDAT划分为用于各自包括至少一个像素行的多个面板区的多个面板区数据，并且可确定多个面板区数据中的每个是否表示静止图像。 [0131] 驱动频率决定块370可根据多个面板区数据中的每个是否表示静止图像来决定用于多个面板区的多个驱动频率。在一些实施方式中，在每个面板区数据表示运动图像的情况下，驱动频率决定块370可将与面板区数据对应的面板区的驱动频率决定为正常驱动频率。这里，正常驱动频率可为显示装置300的正常驱动中的驱动频率。在实施方式中，例如，正常驱动频率可与输入图像数据IDAT的输入帧频率(例如，约60赫兹(Hz)或约120Hz)相同。此外，在每个面板区数据表示静止图像的情况下，驱动频率决定块370可将与面板区数据对应的面板区的驱动频率决定为比正常驱动频率低的低驱动频率。这里，低驱动频率可为比正常驱动频率低的任何频率。 [0132] 扫描驱动器控制块380可基于用于多个面板区的多个驱动频率来生成使能信号EN。在一些实施方式中，扫描驱动器控制块380可在将要输出扫描信号SS时将使能信号EN控制为具有第一电平(例如，高电平)，并且可在没有将要输出扫描信号SS时将使能信号EN控制为具有第二电平(例如，低电平)。因此，相对于以正常驱动频率驱动的每个面板区，可在多个帧时段中的每个中提供扫描信号SS。然而，相对于以低驱动频率驱动的每个面板区，可在多个帧时段中的至少一个中不提供扫描信号SS。 [0133] 图20是示出包括显示装置的电子装置的实施方式的框图。 [0134] 参照图20，电子装置1100可包括处理器1110、存储器装置1120、存储装置1130、输入/输出(“I/O”)装置1140、电源1150和显示装置1160。电子装置1100还可包括用于与视频卡、声卡、存储器卡、通用串行总线(“USB”)装置、其它电气装置等通信的多个端口。 [0135] 处理器1110可执行各种计算功能或任务。处理器1110可为应用处理器(“AP”)、微处理器、中央处理单元(“CPU”)等。处理器1110可经由地址总线、控制总线、数据总线等耦接到其它部件。此外，在一些实施方式中，处理器1110还可耦接到扩展总线，诸如外围部件互连(“PCI”)总线。 [0136] 存储器装置1120可存储用于电子装置1100的操作的数据。在实施方式中，例如，存储器装置1120可包括诸如可擦除可编程只读存储器(“EPROM”)装置、电可擦除可编程只读存储器(“EEPROM”)装置、闪速存储器装置、相变随机存取存储器(“PRAM”)装置、电阻随机存取存储器(“RRAM”)装置、纳米浮栅存储器(“NFGM”)装置、聚合物随机存取存储器(“PoRAM”)装置、磁随机存取存储器(“MRAM”)装置、铁电随机存取存储器(“FRAM”)装置等的至少一个非易失性存储器装置和/或诸如动态随机存取存储器(“DRAM”)装置、静态随机存取存储器(“SRAM”)装置、移动动态随机存取存储器(“动态DRAM”)装置等的至少一个易失性存储器装置。 [0137] 存储装置1130可为固态驱动(“SSD”)装置、硬盘驱动(“HDD”)装置、光盘只读存储器(“CD‑ROM”)装置等。I/O装置1140可为诸如键盘、小键盘、鼠标、触摸屏等的输入装置以及诸如打印机、扬声器等的输出装置。电源1150可供给用于电子装置1100的操作的电力。显示装置1160可通过总线或其它通信链路耦接到其它部件。 [0138] 在显示装置1160中，扫描驱动器的每个级可包括根据使能信号控制使能节点的电压并且在输出进位信号期间保持使能节点的电压的使能节点控制电路以及响应于使能节点的电压而选择性耦接第二节点和第三节点的掩蔽电路。因此，由扫描驱动器生成的多个扫描信号中的每个可具有与两个或更多个水平时间对应的时间长度，并且多个扫描信号可以不同的驱动频率提供到显示面板的相应区。 [0139] 本发明概念可应用于任何显示装置1160和包括显示装置1160的任何电子装置1100。在实施方式中，本发明概念可应用于可穿戴电子装置、移动电话(例如，智能电话)、电视(“TV”，例如，数字TV、三维(“3D”)TV)、个人计算机(“PC”，例如，平板计算机、膝上型计算机)、家用电器、个人数字助理(“PDA”)、便携式多媒体播放器(“PMP”)、数码相机、音乐播放器、便携式游戏机、导航装置等。 [0140] 图21是示出电子装置的实施方式的框图。 [0142] 处理器2110可经由输入模块2130或传感器模块2161获得外部输入，并且可运行与外部输入对应的应用。在实施方式中，例如，当用户选择显示在显示面板2141上的相机图标时，处理器2110可经由输入传感器2161‑2获得用户输入，并且可激活相机模块2171。处理器2110可将与由相机模块2171拍摄的图像对应的图像数据传输到显示模块2140。显示模块 2140可经由显示面板2141显示与拍摄的图像对应的图像。 [0143] 在另一实施方式中，当在显示模块2140中运行个人信息认证时，指纹传感器2161‑1可获得输入指纹信息作为输入数据。处理器2110可将由指纹传感器2161‑1获得的输入数据与存储在存储器2120中的认证数据进行比较，并且可根据比较结果来运行应用。显示模块2140可经由显示面板2141来显示根据应用逻辑所运行的信息。 [0144] 作为又一实例，当选择了显示在显示模块2140上的音乐流图标时，处理器2110经由输入传感器2161‑2获得用户输入，并且可激活存储在存储器2120中的音乐流应用。当在音乐流应用中输入音乐运行命令时，处理器2110可激活声音输出模块2163以向用户提供与音乐运行命令对应的声音信息。 [0145] 在上文中，已简要地描述了电子装置2101的操作。在下文中，将详细描述电子装置2101的配置。以下描述的电子装置2101的部件中的一些可集成并且提供为一个部件，或者一个部件可分开提供为两个或更多个部件。 [0146] 参照图21，电子装置2101可经由网络(例如，短距离无线通信网络或长距离无线通信网络)与外部电子装置2102进行通信。在一些实施方式中，电子装置2101可包括处理器2110、存储器2120、输入模块2130、显示模块2140、电力管理模块2150、内部模块2160和外部模块2170。在一些实施方式中，可从电子装置2101中省略这些部件中的至少一个，或者可在电子装置2101中添加一个或多个其它部件。在一些实施方式中，多个部件中的一些(例如，传感器模块2161、天线模块2162或声音输出模块2163)可实现为单个部件(例如，显示模块 2140)(例如，集成到单个部件(例如，显示模块2140)中)。 [0147] 处理器2110可运行软件以控制电子装置2101的与处理器2110耦接的至少一个其它部件(例如，硬件部件或软件部件)，并且可执行各种数据处理或计算。在一些实施方式中，作为数据处理或计算的至少一部分，处理器2110可将从另一部件(例如，输入模块2130、传感器模块2161或通信模块2173)接收的命令或数据存储在易失性存储器2121中，可处理存储在易失性存储器2121中的命令或数据，并且可将结果数据存储在非易失性存储器2122中。 [0148] 处理器2110可包括主处理器2111和辅助处理器2112。主处理器2111可包括中央处理单元(“CPU”)2111‑1和应用处理器(“AP”)中的一个或多个。主处理器2111还可包括图形处理单元(“GPU”)2111‑2、通信处理器(“CP”)和图像信号处理器(“ISP”)中的任何一个或多个。主处理器2111还可包括神经处理单元(“NPU”)2111‑3。NPU 2111‑3可为专用于处理人工智能模型的处理器，并且人工智能模型可通过机器学习生成。人工智能模型可包括多个人工神经网络层。人工神经网络可为深度神经网络(“DNN”)、卷积神经网络(“CNN”)、递归神经网络(“RNN”)、受限玻尔兹曼机(“RBM”)、深度信念网络(“DBN”)、双向递归深度神经网络(“BRDNN”)、深度Q网络、或其两种或更多种的组合，但不限于此。人工智能模型可附加地或替代性地包括除硬件结构以外的软件结构。上述处理单元和处理器中的至少两个可实现为一体的部件(例如，单个芯片)，或者相应的处理单元和处理器可实现为独立的多个部件(例如，多个芯片)。 [0149] 辅助处理器2112可包括控制器。控制器可包括接口转换电路和时序控制电路。控制器可从主处理器2111接收图像信号，可转换图像信号的数据格式以满足与显示模块2140的接口规范，并且可输出图像数据。控制器可输出用于驱动显示模块2140所需的各种控制信号。 [0150] 辅助处理器2112还可包括数据转换电路2112‑2、伽马校正电路2112‑3、渲染电路2112‑4或类似电路。数据转换电路2112‑2可从控制器接收图像数据。数据转换电路2112‑2可根据电子装置2101的特性或用户的设置补偿图像数据以使得以期望的亮度显示图像，或者可转换图像数据以减少功耗或消除残像。伽马校正电路2112‑3可转换图像数据或伽马基准电压，以使得显示在电子装置2101上的图像具有期望的伽马特性。渲染电路2112‑4可从控制器接收图像数据，并且可在考虑电子装置2101中的显示面板2141的像素排列的情况下渲染图像数据。数据转换电路2112‑2、伽马校正电路2112‑3和渲染电路2112‑4中的至少一个可集成在另一部件(例如，主处理器2111或控制器)中。数据转换电路2112‑2、伽马校正电路2112‑3和渲染电路2112‑4中的至少一个可集成在以下描述的数据驱动器2143中。 [0151] 存储器2120可存储由电子装置2101的至少一个部件(例如，处理器2110或传感器模块2161)使用的各种数据。例如，各种数据可包括对于与其相关的命令的输入数据或输出数据。存储器2120可包括易失性存储器2121和非易失性存储器2122中的至少一个。 [0152] 输入模块2130可从电子装置2101的外部(例如，用户或外部电子装置2102)接收待由电子装置2101的部件(例如，处理器2110、传感器模块2161或声音输出模块2163)使用的命令或数据。 [0153] 输入模块2130可包括用于从用户接收命令或数据的第一输入模块2131以及用于从外部电子装置2102接收命令或数据的第二输入模块2132。第一输入模块2131可包括麦克风、鼠标、键盘、键(例如，按钮)或笔(例如，无源笔或有源笔)。第二输入模块2132可支持能够通过有线或无线将电子装置2101连接到外部电子装置2102的指定协议。在一些实施方式中，第二输入模块2132可包括高清晰度多媒体接口(“HDMI”)、通用串行总线(“USB”)接口、安全数字(“SD”)卡接口或音频接口。第二输入模块2132可包括可将电子装置2101物理地连接到外部电子装置2102的连接器。在实施方式中，例如，第二输入模块2132可包括HDMI连接器、USB连接器、SD卡连接器或音频连接器(例如，耳机连接器)。 [0154] 显示模块2140可在视觉上向用户提供信息。显示模块2140可包括显示面板2141、扫描驱动器2142和数据驱动器2143。显示模块2140还可包括用于保护显示面板2141的窗、机架和支架。 [0155] 显示面板2141可包括液晶显示面板、有机发光显示面板或无机发光显示面板，但显示面板2141的类型不限于此。显示面板2141可为刚性类型显示面板、或者能够卷曲或折叠的柔性类型显示面板。显示模块2140还可包括支承显示面板2141的支承件、支架或散热构件。 [0156] 扫描驱动器2142可布置(例如，安装)在显示面板2141上作为驱动芯片。在替代性实施方式中，扫描驱动器2142可集成到显示面板2141中。在实施方式中，例如，扫描驱动器2142可包括嵌入显示面板2141中的非晶硅TFT栅极驱动器电路(“ASG”)、低温多晶硅(“LTPS”)TFT栅极驱动器电路或者氧化物半导体TFT栅极驱动器电路(“OSG”)。扫描驱动器 2142可从控制器接收控制信号，并且可响应于控制信号而将扫描信号输出到显示面板 2141。 [0157] 显示面板2141还可包括发射驱动器。发射驱动器可响应于从控制器接收的控制信号而将发射信号输出到显示面板2141。发射驱动器可与扫描驱动器2142分开形成，或者可集成到扫描驱动器2142中。 [0158] 数据驱动器2143可从控制器接收控制信号，可响应于控制信号而将图像数据转换为模拟电压(例如，数据电压)，并且然后可将数据电压输出到显示面板2141。 [0159] 数据驱动器2143可并入到其它部件(例如，控制器)中。此外，上述的控制器的接口转换电路和时序控制电路的功能可集成到数据驱动器2143中。 [0160] 显示模块2140还可包括发射驱动器、电压发生器电路或类似物。电压发生器电路可输出用于驱动显示面板2141所需的各种电压。 [0161] 电力管理模块2150可将电力供给到电子装置2101的部件。电力管理模块2150可包括对电源电压充电的电池。电池可包括不可再充电的原电池、可再充电的蓄电池或燃料电池。电力管理模块2150可包括电力管理集成电路(“PMIC”)。PMIC可将最佳电力供给到以上描述的模块和以下描述的模块中的每个。电力管理模块2150可包括电连接到电池的无线电力发送/接收构件。无线电力发送/接收构件可包括线圈形式的多个天线辐射器。 [0162] 电子装置2101还可包括内部模块2160和外部模块2170。内部模块2160可包括传感器模块2161、天线模块2162和声音输出模块2163。外部模块2170可包括相机模块2171、光模块2172和通信模块2173。 [0163] 传感器模块2161可检测通过用户的身体的输入或通过第一输入模块2131的笔的输入，并且可生成与输入对应的电信号或数据值。传感器模块2161可包括指纹传感器2161‑1、输入传感器2161‑2和数字转换器2161‑3中的至少一个。 [0164] 指纹传感器2161‑1可生成与用户的指纹对应的数据值。指纹传感器2161‑1可包括光学型指纹传感器和电容型指纹传感器中的任何一个。 [0165] 输入传感器2161‑2可生成与用户的身体的输入或笔的输入的坐标信息对应的数据值。输入传感器2161‑2可将由输入引起的电容变化转换为数据值。输入传感器2161‑2可检测通过无源笔的输入，或者可将数据发送到有源笔/从有源笔接收数据。 [0166] 输入传感器2161‑2可测量生物信号，诸如血压、水或身体脂肪。在实施方式中，例如，当用户的身体的一部分触摸传感器层或感测面板并且在时间的预定时段内不移动时，输入传感器2161‑2可通过基于由于身体的部分而导致的电场上的变化检测生物信号来将用户期望的信息输出到显示模块2140。 [0167] 数字转换器2161‑3可生成与通过笔的输入的坐标信息对应的数据值。数字转换器2161‑3可将由输入引起的电磁变化的量转换为数据值。数字转换器2161‑3可检测通过无源笔的输入，或者可将数据发送到有源笔/从有源笔接收数据。 [0168] 指纹传感器2161‑1、输入传感器2161‑2和数字转换器2161‑3中的至少一个可实现为通过连续工艺形成在显示面板2141上的传感器层。指纹传感器2161‑1、输入传感器2161‑2和数字转换器2161‑3可布置在显示面板2141上方，或者指纹传感器2161‑1、输入传感器 2161‑2和数字转换器2161‑3中的至少一个可布置在显示面板2141下方。 [0169] 指纹传感器2161‑1、输入传感器2161‑2和数字转换器2161‑3中的两个或更多个可通过同一过程集成到一个感测面板中。当集成到一个感测面板中时，感测面板可布置在显示面板2141与布置在显示面板2141上方的窗之间。在一些实施方式中，感测面板可布置在窗上，但感测面板的位置不限于此。 [0170] 指纹传感器2161‑1、输入传感器2161‑2和数字转换器2161‑3中的至少一个可嵌入显示面板2141中。也就是说，指纹传感器2161‑1、输入传感器2161‑2和数字转换器2161‑3中的至少一个可通过形成包括在显示面板2141中的元件(例如，发光元件、晶体管等)的过程而同时形成。 [0171] 此外，传感器模块2161可生成与电子装置2101的内部状态或外部状态对应的电信号或数据值。传感器模块2161还可包括例如手势传感器、陀螺仪传感器、大气压传感器、磁性传感器、加速度传感器、抓握力传感器、接近传感器、颜色传感器、红外(“IR”)传感器、生物特征传感器、温度传感器、湿度传感器或照度传感器。 [0172] 天线模块2162可包括用于向外部发送信号或电力或者从外部接收信号或电力的一个或多个天线。在一些实施方式中，通信模块2173可通过适合于通信方法的天线向外部电子装置2102发送信号或从外部电子装置2102接收信号。天线模块2162的天线图案可集成到显示模块2140的一个部件(例如，显示面板2141)或输入传感器2161‑2中。 [0173] 声音输出模块2163可将声音信号输出到电子装置2101的外部。声音输出模块2163可包括例如扬声器或接收器。扬声器可用于通用目的，诸如播放多媒体或播放录音。接收器可用于接收来电。在一些实施方式中，接收器可实现为与扬声器分开、或实现为扬声器的一部分。声音输出模块2163的声音输出模式可集成到显示模块2140中。 [0174] 相机模块2171可拍摄静止图像和运动图像。在一些实施方式中，相机模块2171可包括一个或多个透镜、图像传感器或图像信号处理器。相机模块2171还可包括能够测量用户的存在或不存在、用户的位置和用户的视线的红外相机。 [0175] 光模块2172可提供光。光模块2172可包括发光二极管或氙气灯。光模块2172可与相机模块2171结合操作，或者可独立于相机模块2171操作。 [0176] 通信模块2173可支持在电子装置2101与外部电子装置2102之间建立有线或无线通信信道，并且经由所建立的通信信道执行通信。通信模块2173可包括无线通信模块(例如，蜂窝通信模块、短距离无线通信模块或全球导航卫星系统(“GNSS”)通信模块)或有线通信模块(例如，局域网(“LAN”)通信模块或电力线通信(“PLC”)模块)。通信模块2173可经由TM短距离通信网络(例如，Bluetooth 、无线保真(“Wi‑Fi”)直连或红外数据关联(“IrDA”))或长距离通信网络(例如，蜂窝网络、互联网或计算机网络(例如，LAN或广域网(“WAN”))与外部电子装置2102通信。这些各种类型的通信模块2173可实现为单个芯片，或者可实现为彼此分开的多个芯片。 [0177] 输入模块2130、传感器模块2161、相机模块2171或类似物可用于与处理器2110结合控制显示模块2140的操作。 [0178] 处理器2110可基于从输入模块2130接收的输入数据将命令或数据输出到显示模块2140、声音输出模块2163、相机模块2171或光模块2172。在实施方式中，例如，处理器2110可生成与通过鼠标或有源笔施加的输入数据对应的图像数据，并且可将图像数据输出到显示模块2140。在替代性实施方式中，处理器2110可生成与输入数据对应的命令数据，并且可将命令数据输出到相机模块2171或光模块2172。当在时间的预定时段内没有输入数据从输入模块2130接收时，处理器2110可将电子装置2101的操作模式切换为低功率模式或睡眠模式，从而减少电子装置2101的功耗。 [0179] 处理器2110可基于从传感器模块2161接收的感测数据将命令或数据输出到显示模块2140、声音输出模块2163、相机模块2171或光模块2172。在实施方式中，例如，处理器2110可将由指纹传感器2161‑1施加的认证数据与存储在存储器2120中的认证数据进行比较，并且然后可根据比较结果运行应用。处理器2110可基于由输入传感器2161‑2或数字转换器2161‑3感测的感测数据来运行命令或将对应的图像数据输出到显示模块2140。在传感器模块2161包括温度传感器的情况下，处理器2110可从传感器模块2161接收温度数据，并且可进一步基于温度数据对图像数据执行亮度校正。 [0180] 处理器2110可从相机模块2171接收与用户的存在或不存在、用户的位置和用户的视线有关的测量数据。处理器2110还可基于测量数据对图像数据执行亮度校正。在实施方式中，例如，在处理器2110基于来自相机模块2171的输入确定用户的存在或不存在之后，数据转换电路2112‑2或伽马校正电路2112‑3可对图像数据执行亮度校正，并且处理器2110可将经亮度校正的图像数据提供到显示模块2140。 [0181] 上述部件中的至少一些可经由外设间通信方案(例如，总线、通用输入和输出(“GPIO”)、串行外设接口(“SPI”)、移动产业处理器接口(“MIPI”)或超路径互连(“UPI”))彼此耦接并且在它们之间通信(例如，命令或数据)。处理器2110可经由商定接口与显示模块2140进行通信。此外，可在处理器2110与显示模块2140之间使用上述通信方法中的任何一种，但处理器2110与显示模块2140之间的通信方法不限于上述通信方法。 [0182] 根据上述各种实施方式的电子装置2101可为各种类型的装置。在实施方式中，例如，电子装置2101可包括便携式通信装置(例如，智能电话)、计算机装置、便携式多媒体装置、便携式医疗装置、相机、可穿戴装置和家用电器中的至少一种。然而，实施方式中的电子装置2101不限于上述装置。 |
||||||
QQ群二维码
意见反馈
意见反馈