一种显示面板、驱动方法及显示装置 |
|||||||
| 申请号 | CN202410175939.5 | 申请日 | 2020-10-20 | 公开(公告)号 | CN117975878A | 公开(公告)日 | 2024-05-03 |
| 申请人 | 厦门天马微电子有限公司; | 发明人 | 李杰良; 柳家娴; | ||||
| 摘要 | 本 发明 实施例 公开了一种 显示面板 、驱动方法及显示装置。该显示面板包括 像素 电路 和发光元件；像素电路包括数据写入模 块 、驱动模块、补偿模块、第一发光控 制模 块；驱动模块用于为发光元件提供驱动 电流 ，驱动模块包括驱动晶体管，驱动晶体管为NMOS晶体管；数据写入模块用于选择性地为驱动模块提供数据 信号 ；补偿模块用于补偿驱动晶体管的 阈值 电压 ；第一发光 控制模块 用于选择性地为驱动模块提供第一电源信号；像素电路的工作过程包括偏置阶段，在偏置阶段，驱动晶体管接收偏置信号，偏置信号用于调节驱动晶体管的偏置状态。本发明实施例可以减弱驱动晶体管的阈值电压漂移，改善驱动晶体管阈值电压的 稳定性 ，提高显示面板的显示均一性。 | ||||||
| 权利要求 | 1.一种显示面板，其特征在于，包括： |
||||||
| 说明书全文 | 一种显示面板、驱动方法及显示装置技术领域[0002] 本发明实施例涉及显示技术领域，尤其涉及一种显示面板、驱动方法及显示装置。 背景技术发明内容[0005] 本发明提供一种显示面板、驱动方法及显示装置，以改善现有驱动晶体管阈值电压漂移问题。 [0006] 第一方面，本发明实施例提供了一种显示面板，包括 [0007] 像素电路和发光元件； [0009] 所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管，所述驱动晶体管为NMOS晶体管； [0011] 所述补偿模块用于补偿所述驱动晶体管的阈值电压； [0012] 所述第一发光控制模块连接于第一电源信号端与所述驱动晶体管的第二极之间，用于选择性地为所述驱动模块提供第一电源信号；其中， [0013] 所述像素电路的工作过程包括偏置阶段，在所述偏置阶段，所述补偿模块关断，所述驱动晶体管的第二极接收偏置信号，所述偏置信号的电压低于所述第一电源信号的电压。 [0014] 第二方面，本发明实施例提供了一种显示面板的驱动方法， [0015] 所述显示面板包括像素电路和发光元件； [0016] 所述像素电路包括数据写入模块、驱动模块、补偿模块、第一发光控制模块； [0017] 所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管，所述驱动晶体管为NMOS晶体管； [0018] 所述数据写入模块连接于数据信号输入端与所述驱动晶体管的第一极之间，用于选择性地为所述驱动模块提供数据信号； [0019] 所述补偿模块用于补偿所述驱动晶体管的阈值电压； [0020] 所述第一发光控制模块连接于第一电源信号端与所述驱动晶体管的第二极之间，用于选择性地为所述驱动模块提供第一电源信号；其中， [0021] 所述显示面板的驱动方法包括： [0022] 偏置阶段，在所述偏置阶段，所述补偿模块关断，所述驱动晶体管接收偏置信号，所述偏置信号用于调节所述驱动晶体管的偏置状态。 [0023] 第三方面，本发明实施例提供了一种显示装置，包括如第一方面任意一项所述的显示面板。 [0024] 本发明实施例中，像素电路的工作过程包括偏置阶段，在偏置阶段，补偿模块关断，驱动晶体管接收偏置信号，偏置信号用于调节驱动晶体管的偏置状态，可以驱动晶体管栅极、源极或漏极的电压。已知像素电路包括至少一个非偏置阶段，当NMOS驱动晶体管中产生驱动电流时，驱动晶体管存在栅极电位大于驱动晶体管的源极电位的情形，导致驱动晶体管的I‑V曲线发生偏移，驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管栅极、源极或漏极的电位，可以平衡非偏置阶段驱动晶体管的I‑V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。附图说明 [0025] 图1是本发明实施例提供的一种显示面板的像素电路模块连接图； [0026] 图2是本发明实施例提供的一种显示面板的像素电路的结构示意图； [0027] 图3是驱动晶体管Id‑Vg曲线漂移的示意图； [0028] 图4是图1所示像素电路的偏置阶段示意图之一； [0029] 图5是图2所示像素电路的发光阶段示意图之一； [0030] 图6是图2所示像素电路的一种工作时序的示意图； [0031] 图7是图2所示像素电路的另一种工作时序的示意图； [0033] 图9是图2所示像素电路的保持帧的工作时序的示意图； [0034] 图10是本发明实施例提供的另一种显示面板像素电路的结构示意图； [0035] 图11是本发明实施例提供的一种显示面板的结构示意图； [0036] 图12是图10所示像素电路的一种工作时序图； [0037] 图13是图10所示像素电路的偏置阶段示意图之一； [0038] 图14是本发明实施例提供的另一种显示面板像素电路的结构示意图； [0039] 图15是本发明实施例提供的又一种显示面板像素电路的示意图； [0040] 图16是图15所示像素电路的一种工作时序图； [0041] 图17是图15所示像素电路的偏置阶段示意图之一； [0042] 图18和图19是本发明实施例提供的另外两种像素电路的结构示意图； [0043] 图20是图19所示像素电路的一种工作时序图； [0044] 图21是图19所示像素电路的另一种工作时序图； [0045] 图22是图19所示像素电路的又一种工作时序图； [0046] 图23是图19所示像素电路的又一种工作时序图； [0047] 图24是本发明实施例提供的一种显示装置的结构示意图； [0048] 图25是本发明实施例提供的一种显示面板的驱动方法的时序图； [0049] 图26是本发明实施例提供的一种显示装置的示意图。 具体实施方式[0050] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。 [0051] 图1是本发明实施例提供的一种显示面板的像素电路模块连接图，图2是本发明实施例提供的一种显示面板的像素电路的结构示意图，参考图1和图2，该显示面板包括像素电路10和发光元件20；像素电路10包括数据写入模块11、驱动模块12、补偿模块13、第一发光控制模块141；驱动模块12用于为发光元件20提供驱动电流，驱动模块12包括驱动晶体管T0，驱动晶体管T0为NMOS晶体管；数据写入模块11连接于数据信号输入端Vdata与驱动晶体管T0的第一极即第二节点N2之间，用于选择性地为驱动模块12提供数据信号；补偿模块13用于补偿驱动晶体管T0的阈值电压；第一发光控制模块141连接于第一电源信号端PVDD与驱动晶体管T0的第二极即第三节点N3之间，用于选择性地为驱动模块12提供第一电源信号PVDD；其中，像素电路10的工作过程包括偏置阶段，在偏置阶段，补偿模块13关断，驱动晶体管T0接收偏置信号Vobs，偏置信号Vobs用于调节驱动晶体管T0的偏置状态。 [0052] 需要注意的是，图1和图2中仅示意性地示出了上述实施方式中的关键结构，并不包含电路所运行的全部结构，完整的电路结构随本实施例的描述在后文中逐渐示出。 [0053] 本实施例中，驱动模块12的输出端与发光元件20电连接，驱动模块12的第一端连接至第二节点N2，驱动模块12的第二端连接至第三节点N3，驱动模块12的控制端连接至第一节点N1，驱动模块12包括驱动晶体管T0，驱动模块12的第一端为驱动晶体管T0的第一极，驱动模块12的第二端为驱动晶体管T0的第二极，驱动晶体管T0导通后驱动模块12为发光元件20提供驱动电流。其中，驱动晶体管T0的源极与驱动模块12的第一端电连接，驱动晶体管T0的漏极与驱动模块12的第二端电连接。在其他实施例中，还可选驱动晶体管的漏极与驱动模块的第一端电连接，驱动晶体管的源极与驱动模块的第二端电连接，可以理解，晶体管的源漏极并非恒定不变，而是会随着晶体管驱动状态变化而改变。 [0054] 本实施例中，驱动晶体管T0可选采用氧化物半导体晶体管，具体可以是氧化铟镓锌半导体晶体管(IGZO)。氧化物半导体晶体管具有迁移率高、均一性好、透明、制作工艺简单等优点。相对于硅基半导体晶体管，氧化物半导体晶体管的阈值电压均一性较好、漏流更少、迟滞效应较低，适合制作大尺寸显示产品。 [0055] 补偿模块13连接于驱动晶体管T0的栅极与驱动晶体管T0的第二极即第二节点N3之间。具体地，补偿模块13的第一端与驱动模块12的第二端(第三节点N3)电连接，补偿模块13的控制端(第一节点N1)接收第一扫描信号s‑n，补偿模块13的第二端与驱动模块12的控制端电连接。可选补偿模块13包括第二晶体管T2，补偿模块13的第一端为第二晶体管T2的第一极，补偿模块13的第二端为第二晶体管T2的第二极；第二晶体管T2的第一极连接至驱动晶体管T0的第二极(第三节点N3)，第二晶体管T2的第二极连接至驱动晶体管T0的栅极(第一节点N1)，第二晶体管T2的栅极用于接收第一扫描信号s‑n。像素电路10接收的第一扫描信号s‑n为脉冲信号，第一扫描信号s‑n的有效脉冲控制补偿模块13的第一端和第二端的传输路径导通，以调节驱动模块12的控制端和第二极之间的电压；第一扫描信号s‑n的无效脉冲控制补偿模块13的第一极和第二极的传输路径关断。因此第一扫描信号s‑n控制补偿模块13开启，可用于补偿驱动晶体管T0的阈值电压。本实施例同样地可选将第二晶体管T2采用氧化物半导体晶体管，氧化物半导体晶体管的漏电流相对更小，从而有助于稳定驱动晶体管的电位。 [0056] 本实施例中，数据写入模块11的第一端接收数据信号Vdata，数据写入模块11的第二端连接至驱动模块12的第一端，可选数据写入模块11包括第一晶体管T1，第一晶体管T1的第一极用于接收数据信号Vdata，第一晶体管T1的第二极连接至驱动晶体管T0的第一极；第一晶体管T1的栅极用于接收第二扫描信号s1‑p1。 [0057] 本实施例中，第一发光控制模块141的控制端接收发光控制信号EM，第一发光控制模块141的第一端与驱动模块12的第二端电连接，第一发光控制模块141的第二端连接第一电源信号端PVDD。可选第一发光控制模块141包括第六晶体管T6，第六晶体管T6的第一极为第一发光控制模块141的第一端，第六晶体管T6的第二极为第一发光控制模块141的第二端；第六晶体管T6连接于第一电源信号端PVDD与驱动晶体管T0的第二极之间。第六晶体管T6的栅极接收发光控制信号EM。像素电路10接收的发光控制信号EM为脉冲信号，发光控制信号EM的有效脉冲控制第一发光控制模块141的输入端和输出端的传输路径导通，即第六晶体管T6导通，以将第一电源信号PVDD提供给驱动模块12；发光控制信号EM的无效脉冲控制第一发光控制模块141的输入端和输出端的传输路径关断，第六晶体管T6关断。因此在发光控制信号EM的控制下，第一发光控制模块141选择性地为驱动模块12提供第一电源信号PVDD。 [0058] 继续参考图2，像素电路还可设置包括第二发光控制模块142和初始化模块16；第二发光控制模块142连接于发光元件20与驱动晶体管T0的第一极之间，用于选择性地允许驱动电流流入发光元件20；初始化模块16连接于初始化信号端VAR与发光元件20之间，用于选择性地为发光元件20提供初始化信号。 [0059] 其中，可选地，初始化模块16包括第五晶体管T5，第五晶体管T5的栅极接收第四扫描信号s2‑p2电连接，在第四扫描信号s2‑p2的控制下，第五晶体管T5导通或关断。第二发光控制模块142可包括第三晶体管T3，第二发光控制模块142连接于驱动晶体管T0的第一极与发光元件20之间。第三晶体管T3的栅极接收发光控制信号EM，在发光控制信号EM的控制下，第三晶体管T3导通或关断。 [0060] 对于NMOS型的驱动晶体管而言，像素电路在发光阶段等非偏置阶段，驱动晶体管处于导通状态，即处于栅极电位大于源极电位的状态，驱动晶体管T0的栅极即第一节点N1的电位大于第一极即第二节点N2的电位，长期这样设置会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大，图3是驱动晶体管Id‑Vg曲线漂移的示意图，如图3所示，Id‑Vg曲线发生偏移，从而影响流入发光元件的驱动电流，进而影响显示均一性。 [0061] 本实施例中，像素电路10的工作过程中增加了偏置阶段，在偏置阶段，补偿模块13关断，驱动晶体管T0的第二极即第三节点N3接收偏置信号Vobs，偏置信号Vobs的电压可设置低于第一电源信号PVDD的电压。此时，相较于非偏置阶段，在该偏置阶段驱动晶体管第二极的电位得到一定程度上的降低调节，从而使驱动晶体管在该偏置阶段栅极、源极和漏极的电位得到调节。在一些情形下，驱动晶体管第二极的电位低于栅极的电位，即第三节点N3的电位低于第一节点N1电位，使驱动晶体管实现反偏，从而减弱驱动晶体管T0内部离子极性化程度，降低驱动晶体管T0的阈值电压，通过偏置驱动晶体管T0实现对驱动晶体管T0的阈值电压的调节。 [0062] 基于此，一些实施方式中，在偏置阶段，可以调节驱动晶体管T0的栅极、源极和漏极电位之间的电势差，如此设置对驱动晶体管T0内部特性的影响，可以平衡非偏置阶段驱动晶体管T0的栅极电位大于源极电位时对驱动晶体管内部特性的影响，即偏置阶段驱动晶体管T0的阈值电压的降低，从而可以平衡非偏置阶段驱动晶体管的阈值电压的增量，保证Id‑Vg曲线不发生偏移，进而保证显示面板的显示均一性。 [0063] 本发明实施例中，像素电路的工作过程包括偏置阶段，在偏置阶段，补偿模块关断，驱动晶体管接收偏置信号，偏置信号用于调节驱动晶体管的偏置状态，可以驱动晶体管栅极、源极或漏极的电压。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，驱动晶体管存在栅极电位大于驱动晶体管的源极电位的情形，导致驱动晶体管的I‑V曲线发生偏移，驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管栅极、源极或漏极的电位，可以平衡非偏置阶段驱动晶体管的I‑V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。 [0064] 可选地，在本发明另一实施例中，还可设置在偏置阶段驱动晶体管的第二极的电压低于驱动晶体管的控制端的电压。图4是图1所示像素电路的偏置阶段示意图之一，箭头方向为信号的通路方向，参考图4，在该偏置阶段，驱动晶体管T0的第二极的电压低于驱动晶体管T0的控制端的电压，第三节点N3的电位小于第一节点N1电位，驱动晶体管T0导通，且导通方向为第二节点N2流向第三节点N3的方向。对于像素电路在发光阶段等非偏置阶段而言，驱动晶体管T0导通时电流方向为第三节点N3流向第二节点N2的方向，第三节点N3电位保持大于第二节点N2电位，驱动晶体管的第二极电位大于第一极电位。 [0065] 本实施例中，通过设置偏置阶段，并在此时将驱动晶体管的第二极电压设置低于驱动晶体管的控制端的电压，使得驱动晶体管实现了反偏导通，对于驱动晶体管而言，反偏导通可以平衡非偏置阶段的I‑V曲线的偏移现象，减弱驱动晶体管阈值电压漂移，从而能够保证驱动晶体管的阈值电压稳定性，使显示面板中各像素电路的稳定，保证显示面板的显示均一性。 [0066] 可以理解，本发明实施例中，像素驱动的工作过程还包括至少一个非偏置阶段；其中，偏置阶段，驱动晶体管的控制端的电压为Vg1，驱动晶体管的第一极的电压为Vs1、第二极电压为Vd1；非偏置阶段，驱动晶体管的控制端的电压为Vg2，驱动晶体管的第一极的电压为Vs2、第二极电压为Vd2。基于此，在本发明的另一实施例中，可设置(Vg1‑Vd1)×(Vg2‑Vd2)＜0，或者(Vg1‑Vs1)×(Vg2‑Vs2)＜0。 [0067] 像素电路的工作过程中，若第一电源信号PVDD通过驱动晶体管的第一极写入驱动晶体管的第二极，驱动晶体管的栅极电压和第二极电压满足(Vg1‑Vd1)×(Vg2‑Vd2)＜0。在非偏置阶段，像素电路中驱动晶体管的栅极电压小于驱动晶体管的第二极电压，即Vg2＜Vd2，则Vg2‑Vd2＜0。在偏置阶段，偏置电压写入驱动晶体管的第二极，可选的，偏置电压小于第一电源信号PVDD，使得驱动晶体管的栅极电压大于驱动晶体管的第二极电压，即Vg1＞Vd1，则Vg1‑Vd1＞0。那么(Vg1‑Vd1)×(Vg2‑Vd2)＜0。 [0068] 在其他实施例中，可选像素电路的工作过程中，若第一电源信号PVDD通过驱动晶体管的第一极写入驱动晶体管的第二极，驱动晶体管的栅极电压和第二极电压满足(Vg1‑Vs1)×(Vg2‑Vs2)＜0。在非偏置阶段，像素电路中驱动晶体管的栅极电压大于驱动晶体管的第一极电压，即Vg2>Vs2，则Vg2‑Vs2>0。在偏置阶段，第一电源信号PVDD写入驱动晶体管的第二极，使驱动晶体管的栅极电压小于驱动晶体管的第一极电压，即Vg1 [0069] 另外，可选的，本实施例中，因显示面板的发光阶段等非偏置阶段的时间相对来说较长，而要在偏置阶段充分平衡非偏置阶段的阈值电压偏移，且避免偏置阶段耗费太长的时间，可以设置Vd1‑Vg1＞Vg2‑Vd2＞0，如此，使得偏置阶段的Vd1‑Vg1足够大，则能够使得偏置阶段在尽快的时间内达到预期的偏置效果，在其他的实施方式中，也可以设置Vs1‑Vg1＞Vg2‑Vs2＞0，视具体的电路情形而定。 [0070] 可选的，在本实施例的其他实施方式中，偏置阶段的时间长度为t1，非偏置阶段的时间长度为t2，其中， [0071] (∣Vg1‑Vs1∣﹣∣Vg2‑Vs2∣)×(t1‑t2)＜0，或者， [0072] (∣Vg1‑Vd1∣﹣∣Vg2‑Vd2∣)×(t1‑t2)＜0。 [0073] 本实施例中，在某一非偏置阶段，第一电源信号PVDD写入驱动晶体管的第二极，在一些实施方式中，可以使得驱动晶体管的第二极电压大于驱动晶体管的栅极电压，即Vg1‑Vd1<0。偏置阶段，驱动晶体管的栅极电压大于驱动晶体管的第二极电压，即Vg2‑Vd2>0。偏置驱动晶体管的过程中，若偏置电压较大，则偏置时间可以适当减小，若偏置电压较小，则偏置时间可以适当延长。 [0074] 基于此，若∣Vg1‑Vd1∣﹣∣Vg2‑Vd2∣>0，说明偏置电压较大，此时可以适当减小偏置阶段时长，即t1 [0075] 在其他实施例中，在非偏置阶段，第一电源信号PVDD写入驱动晶体管的第二极，则偏置阶段和非偏置阶段驱动晶体管的栅极和第二极满足(∣Vg1‑Vs1∣﹣∣Vg2‑Vs2∣)×(t1‑t2)＜0，可以减小偏置阶段和非偏置阶段的阈值电压的偏差。 [0076] 可以理解，本发明实施例中，像素电路在工作过程中还包括发光阶段。可选地，上述实施例中，非偏置阶段为像素电路的发光阶段。 [0077] 图5是图2所示像素电路的发光阶段示意图之一，箭头方向为信号的通路方向，在发光阶段，发光控制信号EM输出有效脉冲信号使得第六晶体管T6和第三晶体管T3开启，且驱动晶体管T0与发光元件20之间导通，驱动电流流入发光元件20致其发光。在非发光阶段，发光控制信号EM输出无效脉冲以使第六晶体管T6和第三晶体管T3关断，则发光元件20不发光。像素电路10的非发光阶段包括偏置阶段，在偏置阶段，补偿模块13、第六晶体管T6和第三晶体管T3保持关断，则驱动晶体管的第二极接收低于第一电源信号的电压的偏置信号，从而改善驱动晶体管T0栅极和第二极的电势差。 [0078] 如图2所示的像素电路为本发明的一个实施例，下面对该像素电路的具体结构以及可选方案进行详细介绍。 [0079] 参考图2，在上述实施例提供的显示面板中，像素电路还包括复位模块15；复位模块15连接于复位信号端Vini与驱动晶体管T0的第二极之间，用于选择性地为驱动晶体管T0的控制端提供复位信号。其中，复位模块15复用为偏置模块，在复位阶段，复位信号端Vini接收复位信号，在偏置阶段，复位信号端Vini接收偏置信号Vobs；在复位阶段，复位模块15与补偿模块13均开启，复位信号施加于驱动晶体管T0的控制端；在偏置阶段，复位模块15开启，补偿模块13关断，偏置信号施加于驱动晶体管T0的第二极。 [0080] 可选地，复位模块15包括第四晶体管T4，第四晶体管T4的第一极接收复位信号Vini，第四晶体管T4的第二极与驱动晶体管T0的第二极电连接，第四晶体管T4的栅极接收第三扫描信号s2‑p1。第三扫描信号s2‑p1和第一扫描信号s‑n为脉冲信号，第三扫描信号s2‑p1和第一扫描信号s‑n的有效脉冲分别控制第四晶体管T4和第二晶体管T2导通，此时，复位信号Vini施加于驱动晶体管T0的控制端，为驱动晶体管的控制端进行复位。当第三扫描信号s2‑p1为有效脉冲，而第一扫描信号s‑n为无效脉冲时，第四晶体管T4导通，第二晶体管T2关断，此时，复位信号端提供偏置信号Vobs，用于为驱动晶体管T0的第二极的电位进行调节，改善驱动晶体管栅极和第二极的电势差。本实施例中，第四晶体管T4可选采用硅基半导体晶体管或氧化物半导体晶体管，例如可以是低温多晶硅(LTPS)，或氧化铟镓锌晶体管(IGZO)，此处不做限制。 [0081] 需要说明的是，如图2所示的像素电路中，可设置该NMOS驱动晶体管为双栅晶体管。该双栅晶体管包括第一栅极和第二栅极，第一栅极为驱动晶体管的控制端，即用于接入数据信号，第二栅极用于连接阈值电压反馈单元。具体地，第一栅极可为该双栅晶体管的底栅，第二栅极为该双栅晶体管的顶栅。通过使用多个栅极结构，可以减小驱动晶体管的截止电流，增大晶体管的耐压以改善可靠性；或者即使在晶体管工作于饱和区时漏极‑源极电压波动，但漏极‑源极电流并不大幅波动，从而可使得驱动晶体管获得平坦特性。此外，将第二栅极设置连接阈值电压反馈单元，利用阈值电压反馈单元提供阈值电压反馈信息，可以调整驱动晶体管的工作状态以及补偿驱动晶体管应老化带来的阈值电压漂移。同时，阈值电压反馈单元还能对驱动晶体管的迁移率的差异进行补偿，解决因驱动晶体管阈值电压漂移和迁移率差异所导致的发光元件发光亮度不均的问题，进一步提高显示面板的均一性。 [0082] 可以理解的是，本实施例中提供的显示面板，在多帧画面时间内，显示面板中所有发光元件对应的像素电路均需要进行刷新工作，即通过像素电路实现对发光元件的驱动发光。图6是图2所示像素电路的一种工作时序的示意图，参考图6，本实施例中，可设置显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段。 [0083] 本实施例中，显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段。在多帧画面中，设置至少一帧画面时间内，像素电路的前置阶段设置包括偏置阶段，在偏置阶段，偏置信号写入驱动晶体管的第二极，从而调节栅极和第二极的电势差，对驱动晶体管进行偏置。在发光阶段等非偏置阶段，驱动晶体管的栅极存在大于第二极电位的情形，导致驱动晶体管的阈值电压偏移。而在至少一帧画面时间内的像素电路中增加偏置阶段，该偏置阶段可以至少部分平衡非偏置阶段驱动晶体管的阈值电压增幅，可以提高显示面板的显示均一性。 [0084] 需要说明的是，如图6所示为像素电路在一帧画面时间内的时序，其中前置阶段和发光阶段仅用于示意前后顺序关系，其所示意的时间长度和比例关系此处不做限制。 [0085] 继续参考图2和图6，可理解的是，偏置阶段的至少部分时间段内，应设置初始化阶段，此时，初始化模块16开启，初始化信号Vini施加于发光元件20。进一步地，该像素电路还包括存储电容Cst，存储电容Cst连接于驱动晶体管T0的控制端与发光元件20之间；其中，在偏置阶段的至少部分时间段内，初始化模块16开启，在初始化信号VAR与存储电容Cst的作用下，驱动晶体管T0控制端的电位保持。具体地，在该初始化阶段，发光控制信号EM为无效脉冲信号，第六晶体管T6和第三晶体管T3关断。同时，第四扫描信号s2‑p2为有效脉冲信号，第五晶体管T5导通，初始化信号VAR写入第四节点N4，即第四节点N4保持初始化电位，从而对发光元件20进行初始化。 [0086] 如图6所示的初始化阶段和偏置阶段存在部分重叠，其目的主要用于缩短像素电路一帧画面的工作时间，但本实施例不限于此，在一些其他实施例中，初始化阶段可设置与偏置阶段不交叠，或者在整个偏置阶段，均同时进行初始化阶段，或者，初始化阶段也可先于偏置阶段进行，且初始化阶段结束后偏置阶段仍在进行。 [0087] 图7是图2所示像素电路的另一种工作时序的示意图，参考图7，可选地，本发明实施例中，偏置信号可设置包括第一偏置信号和第二偏置信号，第二偏置信号的电平低于第一偏置信号的电平；在非偏置阶段，偏置信号为第一偏置信号；在偏置阶段开启之前，偏置信号转变为第二偏置信号；经过第一间隔阶段a1后，进入偏置阶段。 [0088] 参考图2，在偏置阶段，驱动晶体管T0的第二极即第三节点N3写入电平较低的第一偏置信号，此时能够保证第二极适当降低电位，从而改善驱动晶体管T0栅极和第二极之间的电势差，使驱动晶体管T0实现反偏，平衡驱动晶体管T0的阈值电压在非偏置阶段的偏移。在非偏置阶段，驱动晶体管的第二极应保持较高电位，尤其发光阶段，由于第六晶体管T6打开，驱动晶体管的第二极输入第一电源信号的电压，此时可保证驱动晶体管的栅极电位低于第二极电位。而同时，驱动晶体管的栅极电位高于第一极电位，即驱动晶体管T0的栅极电位大于源极电位，从而使得驱动晶体管导通，驱动发光元件20发光。可以理解的是，偏置信号Vobs实质上为脉冲信号，该脉冲信号在高低电平切换时，其上升沿或下降沿会存在延迟。 在偏置阶段之前的第一间隔阶段a1，便将较低电平的第二偏置信号写入第二极，为第一偏置信号切换为第一偏置信号提供了时间裕量，也为第二极的电位降低提供缓冲时间，避免了在偏置阶段开始的瞬间，由于第三扫描信号s2‑p1与偏置信号的开启时间差，导致偏置阶段出现将较高的第一偏置信号输入至驱动晶体管第二极的情况，从而保证了第二极在偏置阶段接收到稳定的低电平信号，在偏置阶段具有良好偏置效果，使像素电路的稳定性提高。 [0089] 进一步可选地，可设置偏置阶段结束时，偏置信号保持为第二偏置信号；经过第二间隔阶段a2后，偏置信号转变为第一偏置信号。同样可以理解的是，通过在偏置阶段之后紧接设置第二间隔阶段a2，在该第二间隔阶段a2中仍向驱动晶体管T0的第二极提供较低电平的第二偏置信号，能够避免在偏置阶段结束的瞬间，由于第三扫描信号s2‑p1与偏置信号的关断时间差，导致在偏置阶段出现将较高的第一偏置信号输入至驱动晶体管的第二极的情况，影响驱动晶体管的反向偏置的效果，对于处于偏置阶段的第二极而言，其能够在偏置阶段稳定在第二偏置信号的电位下，从而保证了对偏置阶段驱动晶体管栅极和第二极之间电势差的调整。 [0090] 具体地，考虑到第一偏置信号和第二偏置信号的转换过程，其脉冲信号的上升沿或下降沿的延迟可能存在不同，本领域技术人员可根据实际的脉冲信号特性，合理设置第一间隔阶段和第二间隔阶段的时长。此外，在本发明实施例中，可设置第一间隔阶段a1的时间长度短于偏置阶段的时间长度；或者，第二间隔阶段a2的时间长度短于偏置阶段的时间长度。其中，第一间隔阶段a1和第二间隔阶段a2主要用于对偏置信号的脉冲信号进行稳定，而偏置阶段则主要负责利用第二偏置信号对驱动晶体管T0的第二极电位进行调节，改善栅极和第二极的电势差。因此，可选偏置阶段的时间长度长于第一间隔阶段a1或第二间隔阶段a2的时间长度，保证第二偏置信号对驱动晶体管T0第二极电位的有效调节，且对栅极和第二极的电势差进行改善，充分平衡驱动晶体管阈值电压在非偏置阶段产生的漂移。 [0091] 本领域技术人员可以理解的是，显示面板在显示某一画面时，需要设置一定的画面显示时间，以保证观看者充分实现视觉残留，从而在刷新多个画面时形成连续的动画效果。因此，对于显示面板显示的每一个画面，均需要设置一个画面刷新周期，在一个画面刷新周期中，设置有多个刷新帧。在高频驱动模式下，该画面刷新周期中的多个刷新帧均为数据写入帧，在数据写入帧中向像素电路写入显示画面对应的数据信号以驱动显示；而在低频驱动模式下，多个刷新帧中包括至少一个数据写入帧和多个保持帧，数据写入帧用于向像素电路提供写入显示画面对应的数据信号以驱动显示，而保持帧则不再写入数据信号，而是以数据写入帧保存的数据信号进行显示，保持数据写入帧的显示画面。显然，对于低频驱动模式，其可以降低数据写入的次数，从而可以降低显示面板的功耗。 [0092] 本发明实施例中的显示面板，均适用于高频驱动模式和低频驱动模式进行画面刷新，为了降低显示面板功耗，可选采用低频驱动模式进行画面刷新。具体地，可设置显示面板的一个数据写入周期共包括S帧刷新画面，S>0，该S帧刷新画面包括数据写入帧和保持帧。在此基础上，本发明实施提供的像素电路，在数据写入帧和保持帧中的前置阶段可设置包括偏置阶段和中间阶段；偏置阶段，补偿模块关断；中间阶段，补偿模块开启；偏置阶段在中间阶段之前进行；或者，偏置阶段在中间阶段之后进行。如图6和图7所示的像素电路工作时序中，中间阶段对应第一扫描信号s‑n的有效脉冲信号阶段，此时补偿模块13开启。如图所示，偏置阶段设置在中间阶段之前，也即像素电路在一帧的刷新周期内，前期即可对驱动晶体管的第二极电位进行调节，平衡驱动晶体管栅极和第二极的电势差。当然，本领域技术人员可以理解，偏置阶段除偏置模块导通外，其余相关联的模块一般呈关断状态，偏置调节不会影响其他模块和节点的电位，因此，也可将中间阶段设置在偏置阶段之后，此处不再示例。 [0093] 继续参考图7，在本实施例中，可选的，至少一数据写入帧包括偏置阶段；中间阶段包括复位阶段和数据写入阶段；在复位阶段，补偿模块与复位模块开启，复位模块为驱动晶体管的控制端提供复位信号；在数据写入阶段，复位模块关断，数据写入模块、驱动模块、补偿模块开启，数据信号写入驱动晶体管的控制端。 [0094] 如图7所示的像素电路的工作时序，实质为该像素电路在数据写入帧的工作时序，并且，该数据写入帧中还包括有偏置阶段。 [0095] 下面参考图2和图7，对该像素电路的复位阶段和数据写入阶段的工作过程进行介绍。首先，在复位阶段，第四晶体管T4的栅极接收第三扫描信号s2‑p1的有效脉冲信号，复位模块15导通；同时，第二晶体管T2的栅极接收第一扫描信号s‑n的有效脉冲信号，补偿模块13导通。此时，复位信号端的复位信号Vini通过复位模块15和补偿模块13写入驱动晶体管T0的控制端即第一节点N1，该复位信号Vini为高电位信号。在数据写入阶段，第一晶体管T1的栅极接收第二扫描信号s1‑p1的有效脉冲信号，数据写入模块11导通，数据信号端向驱动晶体管T0的第一极即第二节点N2提供数据信号Vdata；同时，第二晶体管T2的栅极接收第一扫描信号s‑n的有效脉冲信号，补偿模块13导通。可以理解的是，在数据写入阶段之前的复位阶段，由于N1阶段为高电位信号，且由于存储电容Cst的存在，第一节点N1电位保持在高电位。通过合理设置复位信号Vini的电压值，可使此时V1＞Vdata，故而NMOS的驱动晶体管T0导通，并向驱动晶体管的控制端写入数据电压Vdata，可以理解，该步骤实质是向存储电容Cst充电的过程，而且，由于驱动晶体管本身存在阈值电压Vth，通过补偿模块13，可以在第一节点N1写入Vdata+Vth的电压，实现数据电压的补偿。 [0096] 通过设置至少一个数据写入帧包括偏置阶段，可以使像素电路在数据写入帧利用该偏置阶段偏置驱动晶体管，从而减弱驱动晶体管在非偏置阶段的阈值电压漂移。可以理解的是，在显示面板的画面刷新时，设置包括偏置阶段的数据写入帧越多，则像素电路驱动晶体管的阈值电压更稳定。 [0097] 此外，为了保证偏置阶段的偏置效果，应尽量提高偏置阶段的时长。除上面，在多个数据写入帧中设置偏置阶段外，也可设置数据写入帧中偏置阶段的时长。具体地，可以设置偏置阶段的时间长度长于中间阶段的时间长度。 [0098] 图8是图2所示像素电路的保持帧的工作时序的示意图，参考图8，本发明实施例中，还可设置前置阶段依序包括第一偏置阶段、中间阶段、第二偏置阶段；第一偏置阶段与中间阶段之间包括第三间隔阶段a3，中间阶段与第二偏置阶段之间包括第四间隔阶段a4。 [0099] 在一帧画面时间内，设置前置阶段包括第一偏置阶段和第二偏置阶段，可以增加驱动晶体管的偏置时长，使驱动晶体管T0的栅极和第二极的电势差能够更有效地进行平衡。同时，在中间阶段和偏置阶段之间设置间隔阶段，可以提供时间裕量，保证作为偏置信号的脉冲信号完成高低电平转换，防止受到电平转换延迟的影响，使第一偏置阶段和第二偏置阶段写入的偏置信号更加稳定，也即保证了偏置阶段对驱动晶体管阈值电压的平衡效果。 [0100] 需要说明的是，如上的第一偏置阶段、第二偏置阶段、第三间隔阶段和第四间隔阶段在整帧画面时间内，像素电路其他相关联的模块均为关闭状态，因此，第一偏置阶段、第二偏置阶段、第三间隔阶段和第四间隔阶段不会对其他相关联的模块产生影响。在此基础上，为了保证像素电路一帧画面时间内，各阶段尤其是该偏置阶段的工作效率和工作质量，可对偏置阶段及间隔阶段的时长进行合理设计。可选地，在本发明的其他实施例中，可设置第一偏置阶段的时间长度长于第二偏置阶段的时间长度；或者，第一偏置阶段的时间长度短于第二偏置阶段的时间长度。此外，如上实施例提及，偏置阶段主要负责利用偏置信号对驱动晶体管的第二极电位进行调节，而改善栅极和第二极的电势差；间隔阶段主要用于提供时间裕量，对偏置信号的脉冲信号进行稳定，间隔阶段的时长可以仅具有一个反应时间长度即可，无需过长时间。因此，在本发明的其他实施例中，还可设置第三间隔阶段的时间长度短于第一偏置阶段的时间长度；或者，第四间隔阶段的时间长度短于第二偏置阶段的时间长度。 [0101] 图9是图2所示像素电路的保持帧的工作时序的示意图，参考图9，在本发明的一个实施例中，可设置至少一保持帧包括偏置阶段；前置阶段不包括复位阶段与数据写入阶段。 [0102] 可以理解，在显示面板以低频驱动的画面刷新过程中，设置至少一个保持帧包括偏置阶段，可以利用该偏置阶段对像素电路的驱动晶体管的阈值电压进行平衡。而且，对于低频驱动模式下，显示面板的画面刷新过程中保持帧的数量相对数据写入帧的数量更多，在保持帧中设置偏置阶段，能够保证整帧画面时间内，驱动晶体管的第二极多次接收到偏置信号，从而使驱动晶体管的栅极和第二极之间的电势差获得较长时间的平衡，驱动晶体管能够获得更好的偏置调节，使驱动晶体管的阈值电压在非偏置阶段产生的偏移得到有效减弱，保证驱动晶体管的电学性能稳定。 [0103] 进一步地，继续参考图9，在本发明的又一个实施例中，可设置至少一保持帧包括偏置阶段；中间阶段包括复位阶段；在复位阶段，补偿模块与复位模块开启，复位模块为驱动晶体管的控制端提供复位信号。 [0104] 针对像素电路驱动晶体管的偏置调节，本发明实施例还提供了另外一种显示面板像素电路。图10是本发明实施例提供的另一种显示面板像素电路的结构示意图，参考图10，同样地，该显示面板包括像素电路10和发光元件20；像素电路10包括数据写入模块11、驱动模块12、补偿模块13、第一发光控制模块141；驱动模块12用于为发光元件20提供驱动电流，驱动模块12包括驱动晶体管T0，驱动晶体管T0为NMOS晶体管；数据写入模块11连接于数据信号输入端Vdata与驱动晶体管T0的第一极即第二N2之间，用于选择性地为驱动模块12提供数据信号；补偿模块13用于补偿驱动晶体管T0的阈值电压；第一发光控制模块141连接于第一电源信号端PVDD与驱动晶体管T0的第二极即第三节点N3之间，用于选择性地为驱动模块12提供第一电源信号PVDD；其中，像素电路10的工作过程包括偏置阶段，在偏置阶段，补偿模块13关断，驱动晶体管T0接收偏置信号Vobs，偏置信号Vobs用于调整驱动晶体管T0的偏置状态。 [0105] 像素电路还包括第二发光控制模块142和初始化模块16；第二发光控制模块142连接于发光元件20与驱动晶体管T0的第一极之间，用于选择性地允许驱动电流流入发光元件20；初始化模块16连接于初始化信号端VAR与发光元件20之间，用于选择性地为发光元件20提供初始化信号。 [0106] 本实施例与上述实施例相同之处不再赘述，与上述实施例不同的是，本实施例中，像素电路10中发光控制模块包括第一发光控制模块141和第二发光控制模块142，第一发光控制模块141的输入端接收第一电源信号PVDD，第一发光控制模块141的控制端接收第一发光控制信号EM1，第一发光控制模块141的第一端与驱动模块12的第一极电连接。第二发光控制模块142的输入端与驱动晶体管T0的第二极电连接，第二发光控制模块141的控制端接收第二发光控制信号EM2，第二发光控制模块142的输出端与发光元件20电连接。 [0107] 第一发光控制信号EM1和第二发光控制信号EM2均为脉冲信号，其有效脉冲可分别控制第一发光控制模块141和第二发光控制模块142导通，以将第一电源信号PVDD提供给驱动模块12，并驱动发光元件20发光；第一发光控制信号EM1和第二发光控制信号EM2的无效脉冲控制第一发光控制模块141和第二发光控制模块142关断。因此在发光控制信号EM的控制下，第一发光控制模块141和第二发光控制模块142选择性地为驱动模块12提供第一电源信号PVDD。 [0108] 需要说明，本实施例发光控制模块包括第一发光控制模块141和第二发光控制模块142，并且分别接收第一发光控制信号EM1和第二发光控制信号EM2，其目的用于分开且单独对两个发光控制模块进行控制，在发光阶段可同时提供有效脉冲信号以控制发光元件20发光，而在其他阶段例如初始化阶段，可以仅打开第一发光控制模块141，利用第一发光控制模块141对驱动晶体管T0栅极进行初始化，具体方案后续进行介绍，此处不做详细描述。 [0109] 本实施例中，可选数据写入模块11复用为偏置模块，在数据写入阶段，数据信号输入端接收数据信号Vdata，在偏置阶段，数据信号输入端接收偏置信号Vobs；在数据写入阶段，数据写入模块11、驱动模块12、补偿模块13均开启，数据信号写入驱动晶体管的控制端；在偏置阶段，补偿模块13关断，数据写入模块11与驱动模块12开启，偏置信号12写入驱动晶体管T0的第二极。 [0110] 此外，如图10所示，本实施例中可选驱动晶体管T0为双栅晶体管，该双栅晶体管包括第一栅极和第二栅极。第一栅极为驱动晶体管的控制端，即第一栅极与驱动模块12的控制端即第一节点N1电连接，用于接入数据信号；第二栅极用于接收阈值电压的反馈，具体地，第二栅极可设置与数据写入模块11的输出端电连接。第二栅极和驱动晶体管T0的第一极同时与数据写入模块11的输出端电连接，可以用于补偿驱动晶体管应老化带来的阈值电压漂移，从而调整驱动晶体管的工作状态。 [0111] 基于同一原理，对于NMOS型的驱动晶体管而言，像素电路在发光阶段等非偏置阶段，驱动晶体管处于栅极电位大于源极电位的状态，长期这样设置会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大，从而影响流入发光元件的驱动电流，进而影响显示均一性。 [0112] 本实施例中，像素电路10的工作过程中增加了偏置阶段，在偏置阶段，补偿模块13关断，驱动晶体管T0的第一极即第二节点N2接收偏置信号Vobs，可利用该偏置信号Vobs对驱动晶体管T0进行调整，使驱动晶体管T0栅极和第二极的电势差得到调节，通过偏置驱动晶体管T0实现对驱动晶体管T0的阈值电压的调节。具体地，通过向驱动晶体管T0的第一极写入偏置信号Vobs，可使得驱动晶体管T0的栅极和第一极满足驱动晶体管T0导通条件，即驱动晶体管T0第一极与第二极导通，从而将偏置信号Vobs写入第二极。或者，利用驱动晶体管本质为电容的特性，第二极电位会受第一极电位影响，在驱动晶体管T0的第一极写入偏置信号Vobs时，可间接调节第二极电位。在一些情形下，驱动晶体管第二极的电位可调节至低于栅极的电位，即第三节点N3的电位低于第一节点N1电位，使驱动晶体管实现反偏，从而减弱驱动晶体管T0内部离子极性化程度，降低驱动晶体管T0的阈值电压，使驱动晶体管T0偏置，从而可以减弱驱动晶体管T0在非偏置阶段产生的阈值电压偏移，平衡非偏置阶段驱动晶体管的阈值电压的增量，从而保证Id‑Vg曲线不发生偏移，进而保证显示面板的显示均一性。 [0113] 在该实施例中，图11是本发明实施例提供的一种显示面板的结构示意图，参考图10和图11，以图10所示的像素电路为显示面板中第i行发光元件所对应的像素电路为例，可选地，可设置显示面板的像素电路包括k行发光元件；第i行发光元件所对应的像素电路的工作过程中，在偏置阶段，数据写入模块11开启，写入驱动晶体管T0的第二极的偏置信号为数据信号输入端所连接的数据信号线上的当前数据信号；当前数据信号为第j行发光元件所对应的像素电路在数据写入阶段写入的数据信号；其中，k≥1，且1≤i≤k，1≤j≤k。 [0114] 其中，显示面板的画面刷新过程，实质上是其上的k行发光元件均依次进行扫描刷新即进行发光过程。本实施例中，在对第i行发光元件进行驱动发光的过程中，即对应像素电路的工作过程中，在前置阶段可设置偏置阶段与第j行发光元件对应像素电路的数据写入阶段同步。显然，由于数据写入模块11复用为偏置模块，在该偏置阶段由数据信号端Vdata提供的偏置信号即为第j行发光元件对应像素电路在数据写入阶段写入的数据信号Vdata’。可以理解的是，对于该第i行发光元件而言，其像素电路的第一节点N1在上一刷新帧中写入了数据信号，第一节点N1电位实质为Vdata’+Vth。而在该偏置阶段，第二节点N2写入Vdata信号，在一些情形下，驱动晶体管T0栅极电位大于第一极电位实现导通，此时第二极同步写入偏置信号，即第三节点N3写入Vdata信号，驱动晶体管T0的栅极电位大于第二极电位，从而可以使得驱动晶体管T0反偏，对驱动晶体管T0阈值电压在非偏置阶段的偏移进行平衡。在另一情形下，在第二节点N2中写入偏置信号即Vdata信号，可以利用驱动晶体管T0本质为电容的特性，调整驱动晶体管T0第二极的电位，从而使驱动晶体管T0的栅极电位大于第二极电位，保证驱动晶体管T0实现反偏，从而对阈值电压在非偏置阶段产生的偏移进行平衡。 [0115] 图12是图10所示像素电路的一种工作时序图，图13是图10所示像素电路的偏置阶段示意图之一，下面参考图10、图12和图13，对如图10所示的像素电路的偏置阶段的工作过程进行详细介绍。在偏置阶段，首先，第二发光控制信号EM2为无效脉冲，第三晶体管T3关断，第一发光控制信号EM1为有效脉冲，第六晶体管T6导通，第一扫描信号s‑n为有效脉冲，第二晶体管T2导通，此时，第一电源信号通过第六晶体管T6和第二晶体管T2写入第一节点N1即驱动晶体管T0的栅极。显然，第三节点N3此时的电位与非偏置阶段的第三节点N3电位一致。而此时，第一晶体管T1的栅极接收有效脉冲而导通，第j行发光元件对应像素电路写入的数据电压Vdata通过该第一晶体管T1写入到驱动晶体管T0中，使得驱动晶体管T0的栅极电位大于第二极电位，从而可以使得驱动晶体管T0反偏，对驱动晶体管T0阈值电压在非偏置阶段的偏移进行平衡。 [0116] 本实施例中，第i行发光元件和第j行发光元件的位置关系主要取决于显示面板的刷新方向。以正向数据写入为例，即显示面板中发光元件的刷新过程为由上到下刷新，此时第i行发光元件位于第j行发光元件之下，即j＜i，具体地，可设置j＝i‑1。而当显示面板的刷新方向为反向数据写入时，显示面板中发光元件的刷新过程为由下到上刷新，此时第i行发光元件应位于第j行发光元件之上，即j＞I，具体地，可设置j＝i+1。 [0117] 本发明实施例还提供了一种显示面板像素电路。图14是本发明实施例提供的另一种显示面板像素电路的结构示意图，参考图14，同样地，该显示面板包括像素电路10和发光元件20；像素电路10包括数据写入模块11、驱动模块12、补偿模块13、第一发光控制模块141；驱动模块12用于为发光元件20提供驱动电流，驱动模块12包括驱动晶体管T0，驱动晶体管T0为NMOS晶体管；数据写入模块11连接于数据信号输入端Vdata与驱动晶体管T0的第一极即第一节点N2之间，用于选择性地为驱动模块12提供数据信号；补偿模块13用于补偿驱动晶体管T0的阈值电压；第一发光控制模块141连接于第一电源信号端PVDD与驱动晶体管T0的第二极即第三节点N3之间，用于选择性地为驱动模块12提供第一电源信号PVDD；其中，像素电路10的工作过程包括偏置阶段，在偏置阶段，补偿模块13关断，驱动晶体管T0接收偏置信号Vobs，偏置信号Vobs用于调节驱动晶体管T0的偏置状态。 [0118] 具体可选地，初始化模块16复用为偏置模块，在初始化阶段，初始化信号端VAR接收初始化信号，在偏置阶段，初始化信号端VAR接收偏置信号；在初始化阶段，第一发光控制模块141与第二发光控制模块142均关断，初始化信号端VAR为发光元件20提供初始化信号；在偏置阶段，第二发光控制模块142开启，第一发光控制模块141关断，初始化信号端VAR为驱动晶体管T0的第二极提供偏置信号Vobs。 [0119] 基于同一原理，对于NMOS型的驱动晶体管而言，像素电路在发光阶段等非偏置阶段，驱动晶体管处于栅极电位大于源极电位的状态，长期这样设置会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大，从而影响流入发光元件的驱动电流，进而影响显示均一性。 [0120] 本实施例中，像素电路10的工作过程中增加了偏置阶段，在偏置阶段，补偿模块13关断，驱动晶体管T0的第一极即第二节点N2接收偏置信号Vobs。可利用该偏置信号Vobs对驱动晶体管T0进行调整，使驱动晶体管T0栅极和第二极的电势差得到调节，通过偏置驱动晶体管T0实现对驱动晶体管T0的阈值电压的调节。在一些情形下，驱动晶体管第二极的电位可调节至低于栅极的电位，即第三节点N3的电位高于第一节点N1电位，使驱动晶体管实现反偏，从而减弱驱动晶体管T0内部离子极性化程度，降低驱动晶体管T0的阈值电压，使驱动晶体管T0偏置，从而可以减弱驱动晶体管T0在非偏置阶段产生的阈值电压偏移，平衡非偏置阶段驱动晶体管的阈值电压的增量，从而保证Id‑Vg曲线不发生偏移，进而保证显示面板的显示均一性。 [0121] 本实施例中，可选地，第一发光控制模块141的控制端EM1连接于第一发光控制信号线；第二发光控制模块142的控制端EM2连接于第二发光控制信号线。换言之，第一发光控制模块141和第二发光控制模块142采用两条发光控制信号线分别进行控制，两条发光控制信号线提供的发光控制信号可自由设置，从而使得在初始化阶段，第一发光控制信号线和第二发光控制信号线均提供无效脉冲信号，第一发光控制模块141与第二发光控制模块142均关断，而此时初始化信号端VAR可为发光元件20提供初始化信号；也使得在偏置阶段，第一发光控制信号线提供无效脉冲信号，第一发光控制模块141关断，而第二发光控制信号线提供有效脉冲信号，第二发光控制模块142开启，初始化信号端VAR可为驱动晶体管T0的第二极提供偏置信号Vobs。 [0122] 在上述实施例的基础上，可设置第二发光控制模块包括第一子发光控制模块和第二子发光控制模块；在偏置阶段，第一子发光控制模块关断，第二子发光控制模块开启，初始化模块通过第二子发光控制模块为驱动晶体管的第二极提供偏置信号；第一发光控制模块与第一子发光控制模块的控制端连接至同一发光控制信号线。图15是本发明实施例提供的又一种显示面板像素电路的示意图，参考图15，在上述实施例的基础上，该像素电路的第二发光控制模块142包括第一子发光控制模块1421和第二子发光控制模块1422；在偏置阶段，第一子发光控制模块1421关断，第二子发光控制模块1422开启，初始化模块16通过第二子发光控制模块1422为驱动晶体管T0的第二极提供偏置信号Vobs；第一发光控制模块141与第一子发光控制模块1421的控制端连接至同一发光控制信号线EM1。 [0123] 图16是图15所示像素电路的一种工作时序图，图17是图15所示像素电路的偏置阶段示意图之一，下面参考图15‑图17对该实施例像素电路偏置阶段的工作过程进行简单介绍。在偏置阶段，首先，第一发光控制信号EM1为无效脉冲，第四晶体管T4和第六晶体管T6均关断；第二发光控制信号EM2为有效脉冲，第三晶体管T3导通；第四扫描信号s2‑p2为有效脉冲，第五晶体管T5导通，此时，偏置信号Vobs通过第五晶体管T5和第三晶体管T3写入驱动晶体管T0的第一极即第二节点N2。而由于第一节点N1在上一刷新帧中写入了数据信号，第一节点N1电位实质为Vdata’+Vth。通过合理设置偏置信号Vobs使其电压小于第一节点N1电压，可以保证驱动晶体管的导通，从而将该偏置信号Vobs写入第二极即第三节点N3，使第三节点N3的电位小于栅极电位，驱动晶体管T0实现反偏，从而可以平衡非偏置阶段驱动晶体管T0阈值电压的增量，即偏置阶段驱动晶体管T0的阈值电压的降低，从而保证Id‑Vg曲线不发生偏移，进而保证显示面板的显示均一性。 [0124] 针对如图10和图15所示的显示面板像素电路，本发明实施例同样对其工作时序进行了适应性的讨论。参考图12和图16，如图10和图15所示的显示面板像素电路，可设置显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段。 [0125] 本实施例中，在多帧画面中，设置至少一帧画面时间内，像素电路的前置阶段设置包括偏置阶段，在偏置阶段，偏置信号写入驱动晶体管，从可以对第二极的电位进行调节，改变驱动晶体管的偏置状态。在发光阶段等非偏置阶段，驱动晶体管的栅极存在大于源极电位的情形，导致驱动晶体管的阈值电压偏移。而在至少一帧画面时间内的像素电路中增加偏置阶段，该偏置阶段可以至少部分平衡非偏置阶段驱动晶体管的阈值电压增幅，可以提高显示面板的显示均一性。 [0126] 可选在上述图10和图15所示的像素电路的工作时序中，设置前置阶段依序包括偏置阶段、数据写入阶段；其中，偏置阶段结束之时，数据写入模块11保持开启，补偿模块13开启，像素电路10进入数据写入阶段。此时，偏置阶段完成对驱动晶体管的偏置状态调节，驱动晶体管的阈值电压的漂移得到平衡，在此基础上，可驱动该像素电路10执行数据写入过程，在数据写入阶段，第一晶体管T1的栅极接收第二扫描信号s1‑p1的有效脉冲信号从而导通，即数据写入模块11开启，第二晶体管T2的栅极接收第一扫描信号s‑n的有效脉冲信号从而导通，即补偿模块13开启，数据信号端的数据信号Vdata依次通过该第一晶体管T1、驱动晶体管T0和第二晶体管T2写入驱动晶体管T0的栅极，即第一N1。该过程实质是向存储电容Cst充电的过程，在第二晶体管T2的阈值补偿下，第一节点N1的电位降低并保持为Vdata+Vth。 [0127] 继续参考图12和图16，如图10和图15的像素电路在实际的像素驱动过程中，可选设置前置阶段依序包括偏置阶段、数据写入阶段；其中，偏置阶段结束之时，数据写入模块11关断，补偿模块13保持关断，像素电路10进入第五间隔阶段a5，第五间隔阶段a5结束后，数据写入模块11与补偿模块13均打开，像素电路10进入数据写入阶段。 [0128] 其中，在第五间隔阶段a5，第一晶体管T1的栅极接收第二扫描信号s1‑p1的无效脉冲信号，数据写入模块11关断，驱动晶体管的漏极与数据信号之间断开，第二晶体管T2的栅极接收第一扫描信号s‑n的无效脉冲信号，补偿模块13关断，此时驱动晶体管可以具有一个稳定期。第五间隔阶段结束之时，第一扫描信号s‑n从低电平跳变为高电平，第二扫描信号s1‑p1从高电平跳变为低电平，补偿模块13和数据写入模块11均开启，像素电路进入数据写入阶段。如此偏置阶段结束后，通过第五间隔阶段获得时间裕量，从而可以稳定驱动晶体管，再进入数据写入阶段能够保证像素电路驱动显示的稳定性。 [0129] 可选地，可设置第五间隔阶段的时间长度短于偏置阶段的时间长度；或者，第五间隔阶段的时间长度短于数据写入阶段的时间长度。 [0130] 可以理解，数据写入阶段仅用于将数据信号写入驱动晶体管的栅极，第五间隔阶段是用于稳定驱动晶体管的一个过渡阶段，其仅为时间裕量。第五间隔阶段的时长可以仅具有一个反应时间长度即可，无需过长时间，因此可设置第五间隔阶段的时间长度短于偏置阶段的时间长度或数据写入阶段的时间长度。 [0131] 在如图10和图15所示的像素电路的基础上，本发明实施例还提供了另外两种像素电路。图18和图19是本发明实施例提供的另外两种像素电路的结构示意图，参考图18和图19，可选像素电路还包括复位模块15；复位模块15连接于复位信号端Vini与驱动晶体管T0的控制端之间，用于为驱动晶体管T0的控制端提供复位信号。复位模块15可包括第七晶体管T7，第七晶体管T7的栅极接收第五扫描信号s1‑p2，且第五扫描信号s1‑p2为脉冲信号。当第五扫描信号s1‑p2为有效脉冲信号时，第七晶体管T7导通，此时复位信号端Vini向驱动晶体管T0的栅极写入复位信号。 [0132] 本实施例中，可设置前置阶段包括复位阶段和偏置阶段；其中，复位阶段结束时，复位模块关断，同时，偏置模块开启，像素电路进入偏置阶段。下面以图19所示像素电路为例，对该实施例工作时序中的复位阶段进行具体介绍。图20是图19所示像素电路的一种工作时序图，参考图19和图20，当第五扫描信号s1‑p2为有效脉冲，即为低电平信号时，该像素电路进入复位阶段，在该复位阶段结束后，第五扫描信号s1‑p2跳变为高电平信号，复位模块关断，同时，第四扫描信号s2‑p2提供有效脉冲信号，即低电平信号，偏置模块开启，像素电路进入偏置阶段。 [0133] 可选地，本发明的另一实施例中，还可设置像素电路的前置阶段包括复位阶段和偏置阶段；其中，复位阶段结束时，复位模块关断，数据写入模块保持关断，像素电路进入第六间隔阶段，第六间隔阶段结束后，偏置模块开启，像素电路进入偏置阶段。图21是图19所示像素电路的另一种工作时序图，参考图21，在该实施例中，可在复位阶段和偏置阶段之间设置第六间隔阶段a6。具体地，当第五扫描信号s1‑p2为有效脉冲，即为低电平信号时，该像素电路进入复位阶段，在该复位阶段结束后，第五扫描信号s1‑p2跳变为高电平信号，复位模块关断，而此时，第四扫描信号s2‑p2仍为无效脉冲信号，即高电平信号，偏置模块保持关断，即像素电路进入第六间隔阶段a6。在第六间隔阶段a6结束时，第四扫描信号s2‑p2提供有效脉冲信号，即低电平信号，偏置模块开启，像素电路进入偏置阶段。同理，第六间隔阶段a6用于为第五扫描信号s1‑p2由低电平跳变为高电平关断复位模块提供时间裕量，同时也为第四扫描信号s2‑p2由高电平跳变为低电平开启偏置模块提供时间裕量。 [0134] 可以理解，第六间隔阶段是用于稳定驱动晶体管的一个过渡阶段，其仅为时间裕量。第六间隔阶段的时长可以仅具有一个反应时间长度即可，无需过长时间，因此可设置第六间隔阶段的时间长度短于复位阶段的时间长度；或者，第六间隔阶段的时间长度短于偏置阶段的时间长度。 [0135] 此外，本发明实施例中，为了节省像素电路一帧的画面更新时间，可对部分阶段在时序上进行合理排布。因此，可选前置阶段包括复位阶段和偏置阶段；其中，复位阶段与偏置阶段的至少部分时间段交叠。图22是图19所示像素电路的又一种工作时序图，参考图22，在该实施例中，可将复位阶段和偏置阶段部分交叠。具体地，当第五扫描信号s1‑p2为有效脉冲，即为低电平信号时，该像素电路进入复位阶段，在该复位阶段结束之前，即第五扫描信号s1‑p2由低电平跳变为高电平之前，第四扫描信号s2‑p2提供有效脉冲信号，即提供低电平信号，此时偏置模块开启，像素电路进入偏置阶段。在第四扫描信号s2‑p2提供无效脉冲信号即高电平信号之前，第五扫描信号s1‑p2跳变为高电平信号，从而使复位模块关断，复位阶段结束。 [0136] 可以理解，本发明实施例中可合理设计复位阶段的位置，在不影响像素电路其他阶段的基础上，可以对复位阶段进行合理移动。需要说明的是，复位阶段用于对驱动晶体管T0的栅极进行电位复位，而偏置阶段用于对驱动晶体管的第一极或第二极进行电位调节。显然，出于保证偏置阶段的偏置调节效果，本实施例中可选将复位阶段设置在偏置阶段之前，或者设置像素电路在复位阶段的过程中进入偏置阶段。当然，本领域技术人员也可出于保证数据写入时驱动晶体管T0栅极电位为复位电位的考虑，避免偏置阶段驱动晶体管T0的栅极电位发生变化，可设置偏置阶段在复位阶段结束之前结束。以上仅为本发明的多种实施方式，本领域技术人员可根据实际需求和电路工作过程进行合理设置，此处不做限制。 [0137] 基于对复位阶段的设计，本发明还提供了另一实施例。图23是图19所示像素电路的又一种工作时序图，参考图19和图23，本实施例中还可设置复位阶段包括第一复位阶段和第二复位阶段；第二复位阶段与偏置阶段交叠；第一复位阶段，复位信号端为驱动晶体管的控制端提供第一复位信号；第二复位阶段，复位信号端为驱动晶体管的控制端提供第二复位信号；第一复位信号不同于第二复位信号。其中，可以理解，第一复位阶段由于与偏置阶段不交叠，其目的仅用于对驱动晶体管T0栅极在上一帧画面时间内存储的数据信号进行擦除，即对栅极进行复位。而第二复位阶段与偏置阶段交叠，其目的用于为偏置阶段驱动晶体管T0栅极提供一电位信号，从而使在该偏置阶段，偏置模块和复位模块对驱动晶体管T0的栅极、第一极和第二极的电位进行调节，从而保证驱动晶体管T0实现反偏，以有效平衡非偏置阶段驱动晶体管T0阈值电压的漂移，保证驱动晶体管T0阈值电压的稳定。因此，在该第一复位阶段和该第二复位阶段，可针对性地向驱动晶体管T0的栅极提供不同的复位信号，保证像素电路实现有效的复位和偏置。 [0138] 需要说明的是，如图18和图19所示的像素电路中，单独设置复位模块15仅为本发明的一个实施例，为减少像素电路中晶体管和扫描信号线的数量，简化像素电路的结构，可通过像素电路的其他晶体管以及扫描信号来实现复位功能。具体地，参考图10和图14，可将第一发光控制模块141和补偿模块13复用为复位模块，在复位阶段，通过控制第一发光控制模块141和补偿模块13导通，可将第一电源信号PVDD写入驱动晶体管T0的控制端，即利用第一发光控制信号EM1和第一扫描信号s‑n提供有效脉冲信号，使第六晶体管T6和第二晶体管T2导通，可将第一电源信号PVDD写入至第一节点N1，从而对第一节点N1进行复位。在此基础上，针对如图10和图14所示的像素电路，其复位阶段和偏置阶段的前后时序需要进行针对性地合理设置。示例而言，继续参考图12，对于图10所示像素电路，其前置阶段包括复位阶段和偏置阶段；其中，偏置阶段结束时，偏置模块关断，同时，复位模块开启，像素电路进入偏置阶段，即第一发光控制复位阶段位于偏置阶段之后。具体地，在复位阶段，第一发光控制信号EM1和第一扫描信号s‑n提供有效脉冲信号，第一发光控制信号EM1为低电平信号，第一扫描信号s‑n为高电平信号，使得第六晶体管T6和第二晶体管T2导通，将第一电源信号PVDD写入至第一节点N1，从而对第一节点N1进行复位，实现像素电路的复位阶段。 [0139] 基于同一发明构思，本发明实施例还提供了一种显示面板的驱动方法，本实施例中显示面板包括像素电路和发光元件；像素电路包括数据写入模块、驱动模块、补偿模块、第一发光控制模块；驱动模块用于为发光元件提供驱动电流，驱动模块包括驱动晶体管，驱动晶体管为NMOS晶体管；数据写入模块连接于数据信号输入端与驱动晶体管的第一极之间，用于选择性地为驱动模块提供数据信号；补偿模块用于补偿驱动晶体管的阈值电压；第一发光控制模块连接于第一电源信号端与驱动晶体管的第二极之间，用于选择性地为驱动模块提供第一电源信号。 [0140] 本实施例中，显示面板的至少一帧画面的驱动方法包括： [0141] S1、在偏置阶段，在偏置阶段，补偿模块关断，驱动晶体管接收偏置信号，偏置信号用于调节驱动晶体管的偏置状态。 [0142] 在其他实施方式的驱动方法中，可以参考前述任一实施方式中的驱动过程所采用的方法，均应理解为在本实施例的驱动方法的保护范围内。 [0143] 本发明实施例中，显示面板像素电路在至少一帧画面的工作过程中，设置包括偏置阶段，在偏置阶段，补偿模块关断，驱动晶体管接收偏置信号，偏置信号用于调节驱动晶体管的偏置状态，可以驱动晶体管栅极、源极或漏极的电压。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，驱动晶体管存在栅极电位大于驱动晶体管的源极电位的情形，导致驱动晶体管的I‑V曲线发生偏移，驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管栅极、源极或漏极的电位，可以平衡非偏置阶段驱动晶体管的I‑V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。 [0144] 此外，发明人在研究中发现，现有的显示面板在显示过程中，在显示两幅不同画面时，由于画面亮度的差异，在切换过程中，画面亮度会存在缓慢变化的过程，并且该亮度变化过程时间较长，人眼容易察觉，从而会导致画面闪烁的问题，使得画面显示效果较差，已经成为改善OLED显示质量亟待解决的问题。针对于此，本发明实施例还还提供了一种显示面板的驱动方法。该显示面板的驱动方法中，显示面板在驱动显示过程中包括多个画面刷新周期，可设置至少一个画面刷新周期包括数据写入帧、数据保持帧和数据补偿帧；数据补偿帧位于数据写入帧之前。 [0145] 在数据补偿帧，向像素单元提供栅极扫描信号并写入补偿数据电压，补偿数据电压小于目标数据电压；目标数据电压为当前画面刷新周期的目标亮度对应的理论数据电压； [0146] 在数据写入阶段，向像素单元提供栅极扫描信号并写入目标数据电压，[0147] 在数据保持帧，不向像素单元写入数据电压。 [0148] 对于每个画面刷新周期而言，其设置包括多个刷新帧，例如数据补偿帧、数据写入帧或数据保持帧，在每个帧均可驱动显示面板显示画面。例如，可在前几个帧驱动显示当前画面刷新周期对应的画面，在后面的帧保持该画面的显示。示例性地，以一个画面刷新周期的时长为1s，以显示面板发光控制信号Emit的刷新频率为60hz为例，显示面板在1秒内保持同一个画面显示，但其实质上可刷新60个相同的画面，也即，1秒的画面刷新周期内，可均分为60个刷新帧，每个刷新帧的时长均为1/60s。当然，本发明实施例中，画面刷新周期中每个帧的时长可根据实际的需求设置为不同，此处并不做限制。 [0149] 下面参考附图对本发明实施例提供的驱动方法中的画面刷新周期进行具体介绍。图24是本发明实施例提供的一种显示装置的结构示意图，图25是本发明实施例提供的一种显示面板的驱动方法的时序图，首先，参考图24，对本发明实施例提供的显示面板驱动方法所针对的显示装置进行介绍。本发明实施例提供的显示装置，具体包括显示面板100，还包括扫描驱动单元200和数据写入单元300，显示面板100包括多个像素单元110。像素单元110一般沿行方向和列方向阵列排布，像素单元110可设置至少包括红色像素单元、绿色像素单元、蓝色像素单元这三种颜色的像素单元，通过红绿蓝三原色的配色，可实现全彩画面的驱动显示。具体地，每个像素单元110的驱动发光过程，实质上是由显示面板100中对应每个像素单元110设置的像素电路实现。 [0150] 可以理解的是，显示面板中除像素单元110外，还设置有多条栅极扫描线120和多条数据信号线130，像素电路分别与栅极扫描线120和数据信号线130电连接。像素电路通过栅极扫描线120接收扫描驱动单元200提供的栅极扫描信号，还通过数据信号线130接收数据写入单元300提供的数据电压信号。根据栅极扫描信号和数据电压信号，像素电路实现对驱动像素单元110驱动发光。在图2所示的像素电路中，栅极扫描线120与第二扫描信号端s1‑p1电连接，通过第二扫描信号端s1‑p1可以向像素电路的驱动晶体管T0的栅极提供栅极扫描信号，从而可以对像素电路进行开关控制。而数据信号线130与数据信号端Vdata电连接，通过该数据信号端Vdata可以向存储电容Cst中写入数据电压，从而通过驱动晶体管T0驱动发光元件20即像素单元110发光。 [0151] 参考图24和图25，该显示面板的驱动方法中，可选的，在数据补偿帧A，向像素单元110提供栅极扫描信号并写入补偿数据电压，补偿数据电压小于目标数据电压；目标数据电压为当前画面刷新周期的目标亮度对应的理论数据电压。 [0152] 本发明实施例中对于显示面板的驱动过程，实质是对其上的多个像素单元进行同步或逐个驱动的过程。一般地，显示面板在显示画面时，每个像素单元110上均需对应写入一个数据电压，以驱动像素单元以对应的亮度发光，从而实现整个显示面板的画面显示。因此，对于显示面板中的每个像素单元110而言，在写入数据电压时，需要依次通过栅极扫描线120提供的栅极扫描信号开启对应的像素单元110，并通过数据信号线130写入数据电压信号。 [0153] 换句话说，实际上一个数据写入帧包括了配合扫描线完成对多个像素单元的数据依次写入，本实施例为了方便说明，所以以一个像素单元为例进行展示。数据补偿帧和数据保持帧同理，不再赘述。 [0154] 参考图24的多个数据补偿帧A，该阶段中，数据补偿帧实质上是对像素单元进行补偿数据电压写入的过程，该过程写入补偿数据电压后，像素单元被驱动显示。但是，像素单元或者显示面板的亮度会受像素电路中驱动晶体管迟滞效应的影响，此时，像素单元或显示面板的亮度实质上与补偿数据电压在理论上对应的亮度并不一致。对于OLED显示面板而言，像素单元的亮度与流经像素电路中驱动晶体管的电流呈正相关，而流经驱动晶体管的电流与写入像素单元的数据电压呈反比。基于此，本发明实施例在该数据补偿帧，设置写入的补偿数据电压小于目标数据电压，则理论上像素单元或显示面板的亮度会大于当前画面刷新周期的目标亮度。然而，由于像素电路的驱动晶体管存在迟滞效应的问题，此时的补偿数据电压并不会使像素单元的亮度大于当前画面刷新周期的目标亮度，反而会使原本由于迟滞效应亮度无法达到预期的像素单元的亮度得到补偿，甚至可正好使像素单元的亮度等于目标亮度。换言之，在该数据补偿帧，通过写入更小的补偿数据电压，可以在实际上获得更高的画面亮度。而且，由于补偿阶段的画面亮度更高，其与目标亮度更接近，达到目标亮度的时间一定程度上可以缩短。由此，该画面刷新周期中，在达到目标亮度之前，亮度变化的差异相对较小，亮度缓冲的时间缩短，可以更快地达到目标亮度，保证画面的显示效果。 [0155] 可选的，在数据写入帧，向像素单元110提供栅极扫描信号并写入目标数据电压。 [0156] 参考图24的数据写入帧B，在同一画面刷新周期中，该数据写入帧B需设置在数据补偿帧A之后。由上述的数据补偿帧可知，通过数据补偿过程，像素电路中的驱动晶体管电学性能趋于稳定，阈值达到理论值。因此，该阶段可按照电学性能稳定的像素电路进行数据写入和驱动显示。该阶段中将当前画面刷新周期的目标亮度对应的理论数据电压写入到像素单元中，通过像素电路的正常驱动，像素单元或显示面板则以目标亮度显示。 [0157] 可以理解的是，该阶段中的目标数据电压可以是一定范围内的数据电压值。对于显示面板而言，其目标亮度实际上可以是允许的误差范围内的亮度值，对应的理论数据电压也可以是允许范围内的数据电压值，在该允许范围内的数据电压写入后，显示画面的亮度达到预期的亮度范围内。 [0158] 可选的，在数据保持帧，不向像素单元写入数据电压。具体的，向像素单元110提供栅极扫描信号，而不写入数据电压信号。参考图24的多个数据保持帧C，该数据保持帧实质是画面保持阶段。该数据保持帧与前一阶段的数据电压保持一致，在像素电路中，数据保持帧的存储电容存储有上一阶段数据电压，也即驱动晶体管的栅极电位维持上一阶段的数据电压，因此，在该数据保持帧驱动发光时，无需重新写入数据电压，其亮度理论上与上一阶段的亮度相同。因此，可以理解，本实施例中，数据保持帧应设置在数据写入帧或数据补偿帧之后，数据写入帧或数据补偿帧写入的数据电压可保存于像素电路的电容中，数据保持帧无需重新写入数据电压。在像素单元刷新显示的过程中，仅需通过提供发光控制信号的方式，开启并驱动像素单元，使显示面板实现画面的保持。需要说明的是，如图24所示，在数据保持帧C中对应的数据电压其并非是写入的数据电压，其仅为数据电压的基准值，用于对比示意数据补偿帧A写入的补偿数据电压Vdata和数据写入帧B写入的目标数据电压Vdata0。例如，在数据保持帧，像素电路控制数据信号输入的开关关闭，无论数据信号线上的信号如何，都不会有数据信号输入像素电路，在数据保持帧时，数据写入模块处于关闭状态的。 [0159] 本发明实施例提供的显示面板的驱动方法，通过设置显示面板在驱动显示过程中包括多个画面刷新周期，至少一个画面刷新周期包括数据写入帧、数据保持帧和数据补偿帧；并设置数据补偿帧位于数据写入帧之前；其中，在数据补偿帧，向像素单元提供栅极扫描信号并写入补偿数据电压，补偿数据电压小于目标数据电压；目标数据电压为当前画面刷新周期的目标亮度对应的理论数据电压；在数据写入帧，向像素单元提供栅极扫描信号并写入目标数据电压，在数据保持帧，不向像素单元写入数据电压，使显示面板实现了在至少一个画面刷新周期中的数据补偿过程，从而在数据补偿过程中快速提高显示面板的显示亮度。本发明实施例可以解决因晶体管的迟滞效应引起的画面闪烁的问题，弥补晶体管电学性能不稳定的缺陷，保证画面在切换时尽快达到当前画面刷新周期的目标亮度，减少同一画面刷新周期中的画面亮度差异，从而改善画面显示质量和效果。并且，通过补偿数据电压小于目标数据电压可以进一步减少数据信号输入的频率，降低功耗。 [0160] 可以理解，本发明实施例提供的驱动方法中，可在数据补偿帧中合理设置补偿数据电压的变化规律。下面针对本发明实施例提供了多种实施方式中数据补偿帧的补偿数据电压进行示例。 [0161] 可选地，同一画面刷新周期包括多个数据补偿帧，多个数据补偿帧包括第一数据补偿帧和第二数据补偿帧，第一数据补偿帧在第二数据补偿帧之前；第二数据补偿帧写入的补偿数据电压大于第一数据补偿帧写入的补偿数据电压。 [0162] 可选地，同一画面刷新周期包括多个数据补偿帧，多个数据补偿帧包括第三数据补偿帧和第四数据补偿帧，第三数据补偿帧在第四数据补偿帧之前；第四数据补偿帧写入的补偿数据电压等于第三数据补偿帧写入的补偿数据电压。 [0163] 可选地，多个画面刷新周期包括至少一个第一画面刷新周期和至少一个第二画面刷新周期； [0164] 第一画面刷新周期的亮度大于其前一画面刷新周期的亮度，第一画面刷新周期包括数据写入帧、数据保持帧和数据补偿帧； [0165] 第二画面刷新周期的亮度小于或等于其前一画面刷新周期的亮度，第一画面刷新周期包括数据写入帧和数据保持帧。 [0166] 可选地，同一画面刷新周期包括多个数据补偿帧；多个数据补偿帧对应写入的补偿数据电压呈等差数列、等比数列或指数数列。 [0167] 可以理解，本发明实施例提供的驱动方法中，可在一个画面刷新周期中，合理设置数据保持帧的位置。下面针对本发明实施例提供的多种实施方式中数据保持帧的实施方式进行示例。 [0168] 可选地，同一画面刷新周期包括多个数据补偿帧、多个数据保持帧；至少两个数据补偿帧之间间隔至少一个数据保持帧。 [0169] 可选地，任意相邻的两个数据补偿帧之间间隔相同数量的数据保持帧。 [0170] 可选地，相邻的两个数据补偿帧之间间隔的数据保持帧的数量递增。 [0171] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括如上任意实施例所述的显示面板。可选该显示面板为有机发光显示面板或者micro LED显示面板。 [0172] 图26是本发明实施例提供的一种显示装置的示意图，参考图26，可选该显示装置应用于智能手机、平板电脑等电子设备1中。可以理解，上述实施例仅提供了像素电路结构的部分示例，以及像素电路的驱动方法，显示面板还包括其他结构，在此不再一一赘述。 [0173] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。 |
||||||
QQ群二维码
意见反馈
意见反馈