显示面板及其驱动方法以及显示装置 |
|||||||
| 申请号 | CN202410244841.0 | 申请日 | 2020-10-15 | 公开(公告)号 | CN117975871A | 公开(公告)日 | 2024-05-03 |
| 申请人 | 厦门天马微电子有限公司; | 发明人 | 赖青俊; 朱绎桦; 安平; | ||||
| 摘要 | 本 发明 实施例 公开了一种 显示面板 及其驱动方法以及显示装置，该显示面板包括： 像素 电路 和发光元件；像素电路包括发光控 制模 块 、驱动模块和补偿模块；发光 控制模块 包括第一发光控制模块，第一发光控制模块用于选择性地为驱动模块提供第一电源 信号 ；驱动模块用于为发光元件提供驱动 电流 ，驱动模块包括驱动晶体管；补偿模块用于补偿驱动晶体管的 阈值 电压 ；像素电路的工作过程包括发光阶段和偏置阶段，在偏置阶段，第一发光控制模块与驱动模块开启且补偿模块关断，驱动晶体管与发光元件之间断开，第一电源信号由驱动晶体管的源极写入其漏极，用于调整所述驱动晶体管的偏置状态。本发明实施例减弱驱动晶体管的阈值电压漂移。 | ||||||
| 权利要求 | 1.一种显示面板，其特征在于，包括： |
||||||
| 说明书全文 | 显示面板及其驱动方法以及显示装置技术领域[0002] 本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其驱动方法以及显示装置。 背景技术发明内容[0005] 本发明实施例提供一种显示面板及其驱动方法以及显示装置，以改善现有驱动晶体管阈值电压漂移问题。 [0006] 本发明实施例提供了一种显示面板，包括： [0007] 像素电路和发光元件； [0010] 所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管； [0011] 所述补偿模块用于补偿所述驱动晶体管的阈值电压； [0012] 所述像素电路的工作过程包括发光阶段和偏置阶段，其中， [0013] 在所述发光阶段，所述第一发光控制模块开启，且所述驱动晶体管与所述发光元件之间导通； [0014] 在所述偏置阶段，所述第一发光控制模块与所述驱动模块开启，且所述补偿模块关断，所述驱动晶体管与所述发光元件之间断开，所述第一电源信号写入所述驱动晶体管的漏极，用于调整所述驱动晶体管的偏置状态。 [0015] 基于同一发明构思，本发明实施例还提供了一种显示面板的驱动方法，[0016] 所述显示面板包括像素电路和发光元件； [0017] 所述像素电路包括发光控制模块、驱动模块和补偿模块； [0018] 所述发光控制模块包括第一发光控制模块，所述第一发光控制模块用于选择性地为所述驱动模块提供第一电源信号； [0019] 所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管； [0020] 所述补偿模块用于补偿所述驱动晶体管的阈值电压； [0022] 发光阶段和偏置阶段； [0023] 在所述发光阶段，所述第一发光控制模块开启，且所述驱动晶体管与所述发光元件之间导通； [0024] 在所述偏置阶段，所述第一发光控制模块与所述驱动模块开启，且所述补偿模块关断，所述驱动晶体管与所述发光元件之间断开，所述第一电源信号写入所述驱动晶体管的漏极，用于调整所述驱动晶体管的偏置状态。 [0025] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括如上所述的显示面板。 [0026] 本发明实施例中，像素电路的工作过程包括偏置阶段，在偏置阶段，第一发光控制模块与驱动模块开启，且补偿模块关断，第一电源信号通过开启的第一发光控制模块和驱动模块写入驱动晶体管的漏极，以调节驱动晶体管的漏极电位，以改善驱动晶体管的栅极电位与驱动晶体管的漏极电位之间的电势差。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，可能会存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，导致驱动晶体管的I‑V曲线发生偏移，导致驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管的栅极电位和漏极电位，可以平衡非偏置阶段驱动晶体管的I‑V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。 附图说明 [0027] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本发明的一些具体的实施例，对于本领域的技术人员来说，可以根据本发明的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本发明的权利要求范围之内。 [0028] 图1是本发明实施例提供的第一种显示面板的像素电路示意图； [0029] 图2是驱动晶体管Id‑Vg曲线漂移的示意图； [0030] 图3是本发明实施例提供的第二种显示面板的像素电路示意图； [0031] 图4是本发明实施例提供的第三种显示面板的像素电路示意图； [0032] 图5是本发明实施例提供的第四种显示面板的像素电路示意图； [0033] 图6是本发明实施例提供的第五种显示面板的像素电路示意图； [0034] 图7是本发明实施例提供的第六种显示面板的像素电路示意图； [0035] 图8是像素电路的第一种工作时序的示意图； [0036] 图9是像素电路的第二种工作时序的示意图； [0037] 图10是像素电路的第三种工作时序的示意图； [0038] 图11是像素电路的第四种工作时序的示意图； [0039] 图12是像素电路的第五种工作时序的示意图； [0040] 图13是像素电路的第六种工作时序的示意图； [0041] 图14是像素电路的第七种工作时序的示意图； [0042] 图15是像素电路的第八种工作时序的示意图； [0043] 图16是像素电路的第九种工作时序的示意图； [0044] 图17是像素电路的第十种工作时序的示意图； [0045] 图18是像素电路的第十一种工作时序的示意图； [0046] 图19是像素电路的第十二种工作时序的示意图； [0047] 图20是像素电路的第十三种工作时序的示意图； [0048] 图21是像素电路的第十四种工作时序的示意图； [0049] 图22是本发明实施例提供的一种显示面板的驱动方法的示意图； [0050] 图23是本发明实施例提供的一种显示装置的示意图。 具体实施方式[0051] 为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本发明保护的范围。 [0052] 参考图1，图1是本发明实施例提供的第一种显示面板的像素电路示意图。本实施例提供的显示面板包括：像素电路10和发光元件20；像素电路10包括发光控制模块、驱动模块12和补偿模块13；发光控制模块包括第一发光控制模块11，第一发光控制模块11用于选择性地为驱动模块12提供第一电源信号PVDD；驱动模块12用于为发光元件20提供驱动电流，驱动模块12包括驱动晶体管T0；补偿模块13用于补偿驱动晶体管T0的阈值电压；像素电路10的工作过程包括发光阶段和偏置阶段，其中，在发光阶段，第一发光控制模块11开启，且驱动晶体管T0与发光元件20之间导通；在偏置阶段，第一发光控制模块11与驱动模块12开启，且补偿模块13关断，,驱动晶体管T0与发光元件20之间断开，第一电源信号PVDD由驱动晶体管T0的源极写入驱动晶体管T0的漏极，用于调整驱动晶体管T0的偏置状态。 [0053] 需要注意的是，图1中仅示意性地示出了上述实施方式中的关键结构，并不包含电路所运行的全部结构，完整的电路结构随本实施例的描述在后文中逐渐示出。 [0054] 另外，需要注意的是，本文中出现的“第一种显示面板”以及“第一种工作时序”等用语，仅用于区分不同的示意图而定，不应该理解为各示意图之间存在一定的排序关系。 [0055] 本实施例中，像素电路10包括第一发光控制模块11，第一发光控制模块11的输入端接收第一电源信号PVDD，第一发光控制模块11的控制端接收第一发光控制信号EM1，第一发光控制模块11的输出端与驱动模块12的输入端电连接。像素电路10接收的第一发光控制信号EM1为脉冲信号，第一发光控制信号EM1的有效脉冲控制第一发光控制模块11的输入端和输出端的传输路径导通，以将第一电源信号PVDD提供给驱动模块12；第一发光控制信号EM1的无效脉冲控制第一发光控制模块11的输入端和输出端的传输路径关断。因此在第一发光控制信号EM1的控制下，第一发光控制模块11选择性地为驱动模块12提供第一电源信号PVDD。 [0056] 本实施例中，第一发光控制模块11连接于第一电源信号端与驱动晶体管T0的源极之间，第一电源信号端用于提供第一电源信号PVDD；补偿模块13连接于驱动晶体管T0的栅极与驱动晶体管T0的漏极之间。 [0057] 像素电路10包括驱动模块12，驱动模块12的输出端与发光元件20电连接，驱动模块12包括驱动晶体管T0，驱动晶体管T0导通后驱动模块12为发光元件20提供驱动电流。其中，驱动晶体管T0的源极与驱动模块12的输入端电连接，驱动晶体管T0的漏极与驱动模块12的输出端电连接。在其他实施例中，还可选驱动晶体管的漏极与驱动模块的输入端电连接，驱动晶体管的源极与驱动模块的输出端电连接，可以理解，晶体管的源漏极并非恒定不变，而是会随着晶体管驱动状态变化而改变。 [0058] 像素电路10包括补偿模块13，补偿模块13用于补偿驱动晶体管T0的阈值电压。补偿模块13的第一极与驱动模块12的输出端电连接，补偿模块13的控制端接收扫描信号S3，补偿模块13的第二极与驱动模块12的控制端电连接。像素电路10接收的扫描信号S3为脉冲信号，扫描信号S3的有效脉冲控制补偿模块13的第一极和第二极的传输路径导通，以调节驱动模块12的控制端和输出端之间的电压；扫描信号S3的无效脉冲控制补偿模块13的第一极和第二极的传输路径关断。因此扫描信号S3控制补偿模块13开启，可用于补偿驱动晶体管T0的阈值电压。 [0059] 像素电路10的工作过程包括发光阶段，在发光阶段，第一发光控制信号EM1输出有效脉冲信号使得第一发光控制模块11开启，且驱动晶体管T0与发光元件20之间导通，驱动电流流入发光元件20致其发光。像素电路在发光阶段等非偏置阶段，可能存在其驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，长期这样设置会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大，参考图2，图2是驱动晶体管Id‑Vg曲线漂移的示意图，如图2所示，Id‑Vg曲线发生偏移，阈值电压偏移，从而影响驱动晶体管的稳定性，进而影响显示均一性。 [0060] 参考图3，图3是本发明实施例提供的第二种显示面板的像素电路示意图，本实施例中，像素电路10的工作过程中增加了偏置阶段，在偏置阶段，第一发光控制模块11与驱动模块12开启，且补偿模块13关断，则第一电源信号PVDD通过第一发光控制模块11经由驱动晶体管T0的源极写入驱动晶体管T0的漏极，以提高驱动晶体管T0的漏极电位，调整驱动晶体管T0的栅极电位与漏极电位之间的电势差，实现驱动晶体管T0栅极与漏极之间的电压偏置，从而减弱驱动晶体管T0内部离子极性化程度，进而减弱驱动晶体管T0的阈值电压漂移，提高显示均一性。 [0061] 本发明实施例中，像素电路的工作过程包括发光阶段和偏置阶段，如图3所示在偏置阶段，第一发光控制模块与驱动模块开启，且补偿模块关断，驱动晶体管与发光元件之间断开，因此第一电源信号通过开启的第一发光控制模块写入驱动晶体管的源极，并从驱动晶体管的源极写入驱动晶体管的漏极，以调节驱动晶体管的漏极的电位，如此通过偏置驱动晶体管的栅极和漏极电压，降低驱动晶体管的阈值电压。已知像素电路的发光阶段等偏置阶段，可能存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，导致驱动晶体管的阈值电压漂移。那么偏置阶段偏置驱动晶体管的栅极和漏极之间的电压，可以平衡掉发光阶段驱动晶体管的阈值电压的漂移，改善Id‑Vg曲线的偏移现象，保证显示面板的显示均一性。 [0062] 可选发光控制模块还包括第二发光控制模块14，第二发光控制模块14用于选择性地允许驱动电流流入发光元件20；在偏置阶段，第二发光控制模块14关断；在发光阶段，第二发光控制模块14开启。 [0063] 本实施例中，第二发光控制模块14的输入端连接至驱动模块12的输出端，第二发光控制模块14的输出端连接至发光元件20，第二发光控制模块14的控制端接收第二发光控制信号EM2。第二发光控制信号EM2为脉冲信号，第二发光控制信号EM2输出的有效脉冲控制第二发光控制模块14的输入端和输出端的传输路径导通，以允许驱动电流流入发光元件20；第二发光控制信号EM2输出的无效脉冲控制第二发光控制模块14的输入端和输出端的传输路径关断。 [0064] 在偏置阶段，第一电源信号PVDD需要写入驱动晶体管T0的漏极以偏置驱动晶体管的栅极电压和漏极电压，因此在偏置阶段，第二发光控制模块14关断，避免第一电源信号PVDD经由第二发光控制模块14驱动发光元件20而影响显示面板显示效果。在发光阶段，发光元件20需发光，则第二发光控制模块14开启，允许驱动电流流入发光元件20使其发光，保证显示面板的正常发光。 [0065] 可选第一发光控制模块11包括第一晶体管T1，第一晶体管T1的源极用于接收第一电源信号PVDD，第一晶体管T1的漏极连接至驱动晶体管T0的源极；补偿模块13包括第二晶体管T2，第二晶体管T2的源极连接至驱动晶体管T0的漏极，第二晶体管T2的漏极连接至驱动晶体管T0的栅极；第二发光控制模块14包括第三晶体管T3，第三晶体管T3的源极连接至驱动晶体管T0的漏极，第三晶体管T3的漏极连接至发光元件20。其中，第一晶体管T1的栅极接收第一发光控制信号EM1，第三晶体管T3的栅极接收第二发光控制信号EM2。第二晶体管T2的栅极接收扫描信号S3。 [0066] 可选第一发光控制模块11的控制端连接于第一发光控制信号线EM1，用于接收第一发光控制信号EM1；第二发光控制模块14的控制端连接于第二发光控制信号线EM2，用于接收第二发光控制信号EM2。在此EM1表征第一发光控制信号线及其中传输的第一发光控制信号，EM2表征第二发光控制信号线及其中传输的第二发光控制信号。 [0067] 一般地，第一发光控制信号线EM1的宽度可以与第二发光控制信号线EM2的宽度相等。在一些实施方式中，还可选第一发光控制信号线EM1的宽度大于第二发光控制信号线EM2的宽度。第一发光控制信号线EM1在偏置阶段和发光阶段均输出有效脉冲，使第一晶体管T1导通，第二发光控制信号线EM2在发光阶段输出有效脉冲，则第一发光控制信号线EM1信号传输工作时间长于第二发光控制信号线EM2，因此通过增加第一发光控制信号线的宽度可以降低第一发光控制信号在第一发光控制信号线中的传输阻抗，降低第一发光控制信号线EM1的传输损耗，避免第一发光控制信号线的损耗长时间累积影响偏置或发光。 [0068] 可选的，本实施例中，像素电路10还包括复位模块17，复位模块17用于为驱动晶体管T0的栅极提供复位信号Vref，对驱动晶体管T0的栅极进行复位。复位模块17的控制端用于接收第一扫描信号S1，第一扫描信号S1给像素电路10提供有效脉冲，使得复位模块17开启。 [0069] 可选的，复位模块17包括第七晶体管T7。第七晶体管T7的源极接收复位信号Vref，第七晶体管T7的漏极与驱动晶体管T0的栅极或漏极电连接，第七晶体管T7的栅极接收扫描信号S1。 [0070] 可选的，如图3所示，复位模块17连接于复位信号端与驱动晶体管T0的栅极之间，当复位模块17开启时，复位信号Vref通过复位模块17施加于驱动晶体管T0的栅极。 [0071] 另外，参考图4，图4是本发明实施例提供的第三种显示面板的像素电路示意图，其中，复位模块17连接于复位信号端与驱动晶体管T0的漏极之间，当复位模块17与补偿模块13同时开启时，复位信号Vref通过复位模块17与补偿模块13施加于驱动晶体管T0的栅极。 [0072] 参考图5，图5是本发明实施例提供的第四种显示面板的像素电路示意图，可选第一发光控制模块11包括第一子发光控制模块11a和第二子发光控制模块11b，第一子发光控制模块11a与第二子发光控制模块11b并联连接于第一电源信号端PVDD与驱动模块12之间；在偏置阶段，第二子发光控制模块11b关断，第一子发光控制模块11a开启。在偏置阶段，第一电源信号端输出的第一电源信号PVDD通过开启的第一子发光控制模块11a和驱动模块 12，写入驱动晶体管T0的漏极，实现驱动晶体管T0的偏置。 [0073] 可选第二发光控制模块14与第二子发光控制模块11b的控制端均连接于第三发光控制信号线EM3，用于接收第三发光控制信号。在偏置阶段，第三发光控制信号EM3输出无效脉冲信号，使得第二发光控制模块14与第二子发光控制模块11b均关断，避免驱动电流流入发光元件20，则第一电源信号PVDD通过开启的第一子发光控制模块11a和驱动模块12写入驱动晶体管T0的漏极。在发光阶段，第三发光控制信号EM3输出有效脉冲信号，使得第二发光控制模块14与第二子发光控制模块11b均开启，则第一电源信号PVDD依序通过开启的第二子发光控制模块11b、驱动模块12和第二发光控制模块14，生成驱动电流流入发光元件20。 [0074] 可选第一子发光控制模块11a的控制端连接于偏置控制信号线ST，用于接收偏置控制信号。该偏置控制信号在偏置阶段输出有效脉冲，使得第一子发光控制模块11a开启，则第一电源信号PVDD被允许写入驱动晶体管T0的漏极。 [0075] 参考图6和图7，图6是本发明实施例提供的第五种显示面板的像素电路示意图，图7是本发明实施例提供的第六种显示面板的像素电路示意图，可选显示面板还包括复位模块17，复位模块17用于选择性地为驱动晶体管T0的栅极提供复位信号；复位模块17的控制端连接于第一扫描信号线S1，用于接收第一扫描信号S1；其中，在一些可选的实施方式中，如图6所示，偏置控制信号ST与第一扫描信号S1为相同的信号。 [0076] 如图6和图7所示，复位模块17的输入端接收复位信号Vref，复位模块17的控制端接收第一扫描信号S1，复位模块17的输出端与驱动晶体管T0的栅极或漏极电连接。第一扫描信号S1给像素电路10提供有效脉冲，使得复位模块17开启，则如图6所示复位信号Vref直接写入驱动晶体管T0的栅极进行复位。或者，第一扫描信号S1给像素电路10提供有效脉冲，且扫描信号S3给补偿模块13提供有效脉冲，使得复位模块17和补偿模块13开启，则如图7所示复位信号Vref通过补偿模块13写入驱动晶体管T0的栅极进行复位。复位信号Vref通常为负的电压信号如‑7V，则复位阶段，驱动晶体管T0的栅极保持负电压，方便后续进行偏置调节和数据写入。 [0077] 可选像素电路10还包括初始化模块15，初始化模块15用于选择性地为发光元件20提供初始化信号Vini；其中，在偏置阶段的至少部分时间段内，初始化模块15保持开启。初始化模块15的控制端连接于第二扫描信号线S2，用于接收第二扫描信号；其中，如图7所示，偏置控制信号ST与第二扫描信号S2可以为相同的信号。初始化模块15的输入端接收初始化信号Vini，初始化模块15的输出端与发光元件20电连接，初始化模块15的控制端接收扫描信号S2。在初始化阶段，扫描信号S2给像素电路10提供有效脉冲以使初始化模块15开启，则初始化信号Vini写入像素电路10的发光元件20进行初始化。初始化信号Vini通常为负的电压信号，则初始化阶段，发光元件20的阳极保持一个负的初始电压。 [0078] 可选像素电路10还包括数据写入模块16，数据写入模块16用于将数据信号Vdata写入驱动晶体管T0的栅极。数据写入模块16的输入端接收数据信号Vdata，其输出端连接至驱动模块12的输入端，其控制端接收扫描信号S4。扫描信号S1在数据写入阶段输出有效脉冲信号，且扫描信号S3给补偿模块13提供有效脉冲，使得数据信号通过开启的数据写入模块16和补偿模块13写入驱动晶体管T0的栅极。 [0079] 可选初始化模块15包括第四晶体管T4，第四晶体管T4的源极用于接收初始化信号Vini，第四晶体管T4的漏极连接至发光元件20的阳极，第四晶体管T4的栅极用于接收扫描信号S2。 [0080] 可选数据写入模块16包括第五晶体管T5，第五晶体管T5的源极接收数据信号，第五晶体管T5的漏极连接至驱动晶体管T0的源极，第五晶体管T5的栅极用于接收扫描信号S4。 [0081] 可选第二子发光控制模块11b包括第六晶体管T6，第六晶体管T6的源极接收第一电源信号PVDD，第六晶体管T6的漏极连接至驱动晶体管T0的源极，第六晶体管T6的栅极用于接收第三发光控制信号EM3。 [0082] 可选复位模块17包括第七晶体管T7。第七晶体管T7的源极接收复位信号Vref，第七晶体管T7的漏极与驱动晶体管T0的栅极或漏极电连接，第七晶体管T7的栅极接收扫描信号S1。 [0083] 可选像素电路10还包括存储电容C1，存储电容C1的第一极板连接至第一电源信号端，存储电容C1的第二极板连接至驱动晶体管T0的栅极。 [0084] 在偏置阶段，第一晶体管T1和驱动晶体管T0开启，第二晶体管T2关断，第一电源信号PVDD写入驱动晶体管T0的漏极，偏置驱动晶体管T0的漏极和栅极电压。 [0085] 可选T0、T1、T3、T4、T5和T6均为采用多晶硅作为有源层的PMOS，T2和T7为采用铟镓锌氧化物作为有源层的NMOS。可以理解，NMOS晶体管的扫描信号的有效脉冲为高电平，PMOS晶体管的扫描信号的有效脉冲为低电平。需要说明的是，图1至图7所示的像素电路仅是一种示例，本发明实施例中像素电路的结构并不限于此。例如，在其他实施例中，还可选像素电路为6T1C结构，不包含初始化模块。可以理解，像素电路的结构发生变化，则在驱动原理不变的情况下，驱动时序会根据像素电路的结构变化而变化。 [0086] 在本实施例中，可选的，NMOS晶体管的沟道区的宽长比大于PMOS晶体管的沟道区的宽长比，因本申请中，NMOS晶体管主要起到开关晶体管的作用，需要迅速的响应能力，而宽长比大的晶体管，其沟道区长度较短，而有利于提升晶体管的响应能力。 [0087] 另外，在本申请中，S1、S2、S3、S4四个扫描信号可以为不同的信号，在某些特定情况下，如时序满足一定条件，S1、S2、S3、S4四个信号中的至少两个也可以为相同的信号，例如，当T4与T7为相同类型的晶体管时，如均为PMOS或者均为NMOS，则S1与S2可以为相同的信号。具体情形视具体的电路结构以及时序而定，本实施例对此不作特别限定。 [0088] 可选的，本实施例中，在发光阶段第一发光控制模块接收的第一电源信号与在偏置阶段第一发光控制模块接收的第一电源信号可以相同，也可以不相同，在二者相同的情形下，只需要一个第一电源信号，即可满足发光阶段和偏置阶段的要求，充分简化面板工作程序。在一些实施方式中，在发光阶段第一发光控制模块接收的第一电源信号与在偏置阶段第一发光控制模块接收的第一电源信号中，至少一者大于另一者。如发光阶段，第一电源信号为PVDD1，偏置阶段，第一电源信号为PVDD2，PVDD1可以等于，也可以不等于PVDD2。在一些实施方式中，PVDD2＞PVDD1，因PVDD2大于PVDD1，PVDD2为更高的高电平，从而可以使得偏置阶段，驱动晶体管的漏极电压充分抬高，可以缩短偏置阶段所用的时间。在另一些实施方式中，PVDD2＜PVDD1，适用于需要较大电流强度，需要在发光阶段，给予较大的PVDD电压，以保证发光元件的发光亮度的情形。具体如何设计，可视具体的情形而定。 [0089] 本实施例中，可选像素电路的工作过程还包括至少一非偏置阶段；在偏置阶段，驱动晶体管的栅极电压为Vg1，源极电压为Vs1，漏极电压为Vd1；在非偏置阶段，驱动晶体管的栅极电压为Vg2，源极电压为Vs2，漏极电压为Vd2；其中， [0090] |Vg1‑Vd1|＜|Vg2‑Vd2|； [0091] 在此种情形下，通过缩小驱动晶体管T0的栅极电位与驱动晶体管T0的漏极电位之间的电势差，可以缓解在非偏置阶段，驱动晶体管T0的栅极电位与漏极电位的电势差所带来的阈值电压偏移的现象。 [0092] 另外地，在本实施例的一些实施方式中， [0093] (Vg1‑Vs1)×(Vg2‑Vs2)＜0，或者， [0094] (Vg1‑Vd1)×(Vg2‑Vd2)＜0。 [0095] 像素电路的工作过程中，若第一电源信号PVDD通过驱动晶体管的源极写入驱动晶体管的漏极，驱动晶体管的栅极电压和漏极电压满足(Vg1‑Vd1)×(Vg2‑Vd2)＜0。在非偏置阶段，像素电路中驱动晶体管的栅极电压大于驱动晶体管的漏极电压，即Vg2>Vd2，则Vg2‑Vd2>0。在偏置阶段，第一电源信号PVDD写入驱动晶体管的漏极，使得驱动晶体管的栅极电压小于驱动晶体管的漏极电压，即Vg1 [0096] 在其他实施例中，可选像素电路的工作过程中，若第一电源信号PVDD通过驱动晶体管的漏极写入驱动晶体管的源极，驱动晶体管的栅极电压和源极电压满足(Vg1‑Vs1)×(Vg2‑Vs2)＜0。在非偏置阶段，像素电路中驱动晶体管的栅极电压大于驱动晶体管的源极电压，即Vg2>Vs2，则Vg2‑Vs2>0。在偏置阶段，第一电源信号PVDD写入驱动晶体管的源极，使驱动晶体管的栅极电压小于驱动晶体管的源极电压，即Vg1 [0097] 另外，可选的，本实施例中，因显示面板的发光阶段等非偏置阶段的时间相对来说较长，而要在偏置阶段充分平衡非偏置阶段的阈值电压偏移，且避免偏置阶段耗费太长的时间，可以设置Vd1‑Vg1＞Vg2‑Vd2＞0，如此，使得偏置阶段的Vd1‑Vg1足够大，则能够使得偏置阶段在尽快的时间内达到预期的偏置效果，在其他的实施方式中，若驱动晶体管的源极与漏极发生了转换，也可以设置Vs1‑Vg1＞Vg2‑Vs2＞0，视具体的电路情形而定。 [0098] 可选的，在本实施例的其他实施方式中，偏置阶段的时间长度为t1，非偏置阶段的时间长度为t2，其中， [0099] (∣Vg1‑Vs1∣﹣∣Vg2‑Vs2∣)×(t1‑t2)＜0，或者， [0100] (∣Vg1‑Vd1∣﹣∣Vg2‑Vd2∣)×(t1‑t2)＜0。 [0101] 本实施例中，在偏置阶段，第一电源信号PVDD通过驱动晶体管的源极写入驱动晶体管的漏极，在一些实施方式中，可以使得驱动晶体管的漏极电压大于驱动晶体管的栅极电压，即Vg1‑Vd1<0。非偏置阶段，驱动晶体管的栅极电压大于驱动晶体管的漏极电压，即Vg2‑Vd2>0。偏置驱动晶体管的过程中，若偏置电压较大，则偏置时间可以适当减小，若偏置电压较小，则偏置时间可以适当延长。 [0102] 基于此，若∣Vg1‑Vd1∣﹣∣Vg2‑Vd2∣>0，说明偏置电压较大，此时可以适当减小偏置阶段时长，即t1 [0103] 在其他实施例中，在偏置阶段，第一电源信号PVDD通过驱动晶体管的漏极写入驱动晶体管的源极，则偏置阶段和非偏置阶段驱动晶体管的栅极和漏极满足(∣Vg1‑Vs1∣﹣∣Vg2‑Vs2∣)×(t1‑t2)＜0，可以减小偏置阶段和非偏置阶段的阈值电压的偏差。 [0104] 可选的，本实施例中，偏置阶段的时间大于5微秒，特别的，偏置阶段的时间可以大于20微秒，本申请的发明人经过验证，发现当偏置阶段的时间大于5微秒，尤其是大于20微秒时，能够有效地起到缓解阈值电压偏移的现象。而当偏置阶段的时间小于5微秒时，因为偏置阶段的时间太短，驱动晶体管T0的偏置状态调整不充分，并不能起到较好的缓解阈值电压偏移的作用。 [0105] 可选非偏置阶段为显示面板的一个发光阶段。示例性地，在一个发光阶段，驱动晶体管T0的源极电压为4.6V、栅极电压为3V、漏极电压为1V，驱动晶体管的栅极电压大于驱动晶体管的漏极电压，通过偏置阶段，偏置驱动晶体管，可以对发光阶段驱动晶体管的阈值电压偏移进行补偿。 [0106] 可选显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段；其中，在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段。 [0107] 本实施例中，显示面板的一帧画面时间内，像素电路的工作过程包括前置阶段和发光阶段。在至少一帧画面时间内，像素电路的前置阶段包括偏置阶段，在偏置阶段，第一电源信号通过驱动晶体管的源极写入驱动晶体管的漏极，调节驱动晶体管的漏极电位，偏置驱动晶体管。在发光阶段等非偏置阶段，可能存在驱动晶体管的栅极电压大于驱动晶体管的漏极电压的情形，导致驱动晶体管的阈值电压增加，则在至少一帧画面时间内像素电路增加偏置阶段，该偏置阶段可以至少部分平衡非偏置阶段驱动晶体管的阈值电压增幅，提高显示面板的显示均一性。 [0108] 参考图8，图8是像素电路的第一种工作时序的示意图，结合图6中的像素电路，可选复位模块17的控制端连接于第一扫描信号线S1，偏置控制信号ST与第一扫描信号S1为相同的信号，此处，复位模块中的晶体管T7与第一子发光控制模块中的晶体管T1为同种类型的晶体管，如均为NMOS晶体管或者PMOS晶体管。在此基础上可选像素电路的工作过程包括复位阶段和偏置阶段；复位阶段与偏置阶段同时进行。 [0109] 在偏置阶段和复位阶段，第三发光控制信号EM3输出无效脉冲，使得第六晶体管T6和第三晶体管T3关断；第一扫描信号S1输出有效脉冲，使得第七晶体管T7开启，复位信号Vref写入驱动晶体管T0的栅极；第三扫描信号S3输出无效脉冲，使得第二晶体管T2关断；第四扫描信号S4输出无效脉冲，使得第五晶体管T5关断。实现对驱动晶体管T0的栅极的复位。同时，第一晶体管T1开启，第一电源信号PVDD写入驱动晶体管T0的漏极，实现对驱动晶体管T0的栅极电压和漏极电压的偏置。 [0110] 复位阶段与偏置阶段同时进行，一方面通过复位信号调节驱动晶体管T0的栅极电压，另一方面通过第一电源信号PVDD调节驱动晶体管T0的漏极电压，实现驱动晶体管T0的栅极电压与漏极电压同时调节，从而能够提升偏置效果。 [0111] 参考图9，图9是像素电路的第二种工作时序的示意图，结合图7所示的像素电路，可选像素电路还包括初始化模块15，在偏置阶段的至少部分时间段内，初始化模块15保持开启。偏置阶段的部分时间段复用为初始化阶段，可选第二扫描信号S2输出有效脉冲，使得第四晶体管T4开启，则初始化模块15为发光元件20提供初始化信号Vini。 [0112] 可选偏置控制信号ST与第二扫描信号S2为相同的信号。可选像素电路的工作过程包括初始化阶段和偏置阶段；初始化阶段与偏置阶段同时进行。即偏置阶段的全部时间段同步于初始化阶段。 [0113] 在偏置阶段同时进行初始化阶段，能够保证发光元件20接收初始化信号，因为偏置阶段，数据信号写入驱动晶体管T0的漏极，此时虽然T3关断，但是晶体管可能存在一定的漏电流，因此，如果发光元件20未接收初始化信号，则发光元件20在偏置阶段可能存在偷亮的风险，而在偏置阶段，将发光元件20进行初始化，可以保证发光元件20不发光。 [0114] 在其他实施例中，如图8所示，还可选复位阶段的部分时间段复用为初始化阶段。在复位、偏置和初始化不产生干扰的情况下，相关从业人员可以合理设置复位时序、偏置时序和初始化时序。 [0115] 参考图10，图10是像素电路的第三种工作时序的示意图，结合图3所示的像素电路，可选前置阶段包括复位阶段和偏置阶段；在复位阶段，驱动晶体管的栅极接收复位信号进行复位。 [0116] 复位阶段，扫描信号S1输出高电平脉冲，则第七晶体管T7开启且第一晶体管T1关断，复位信号Vref写入驱动晶体管T0的栅极，使得驱动晶体管T0的栅极复位至小于0V的负电位。偏置阶段，扫描信号S1输出低电平脉冲，则第七晶体管T7关断，且EM1信号变为低电平，第一晶体管T1开启，此时，第二晶体管T2保持关断，则第一电源信号PVDD写入驱动晶体管T0的漏极，实现驱动晶体管的偏置。 [0117] 可选偏置阶段的时间长度为t1，复位阶段的时间长度为t3，其中，t1＞t3。 [0118] 复位阶段仅用于将复位信号写入驱动晶体管的栅极，使得驱动晶体管的栅极复位至小于0V的负电位，因此复位阶段时长t3可以较小。偏置阶段，第一电源信号写入驱动晶体管的漏极，偏置驱动晶体管用以减弱发光阶段中驱动晶体管的阈值电压漂移，发光阶段的时间长度较长，因此偏置阶段的时间长度t1较长，以便于将非偏置阶段的阈值电压漂移充分减弱。基于此，设定t1＞t3。 [0119] 如图10所示可选复位阶段结束之时，驱动晶体管的栅极与复位信号之间断开，同时，第一发光控制模块开启，像素电路进入偏置阶段。本实施例中，像素电路的复位阶段结束之时，第一发光控制模块开启以进入偏置阶段，则复位阶段和偏置阶段不存在时间间隔，保证像素电路的前置阶段尽可能缩短，进而降低一帧画面的时间长度。 [0120] 参考图11，图11像素电路的第四种工作时序的示意图，可选复位阶段结束之时至偏置阶段开始之时之间，前置阶段还包括第一间隔阶段，在第一间隔阶段，驱动晶体管的栅极与复位信号之间断开，且第一发光控制模块保持关断。本实施例中，第一间隔阶段，扫描信号S1从高电平跳变为低电平，第七晶体管T7关断，则驱动晶体管的栅极与复位信号之间断开；且第一发光控制信号EM1保持高电平脉冲信号，第一发光控制模块保持关断，则驱动晶体管可以具有一个稳定期。第一间隔阶段结束之时，第一发光控制信号EM1跳变为低电平脉冲信号，第一发光控制模块开启，像素电路进入偏置阶段。如此复位阶段后，通过第一间隔阶段稳定驱动晶体管，再进入偏置阶段，可以提高像素电路的稳定性。 [0121] 可选偏置阶段的时间长度为t1，复位阶段的时间长度为t3，第一间隔阶段的时间长度为t4，其中，t1＞t4，或者t3＞t4。可以理解，复位阶段仅用于复位驱动晶体管的栅极电压，第一间隔阶段用于稳定驱动晶体管，因此复位阶段的时长t3和第一间隔阶段的时长t4可以仅具有一个反应时间长度即可，无需过长时间，因此设定t1＞t4，或者t3＞t4。 [0122] 参考图12，图12是像素电路的第五种工作时序的示意图，可选复位阶段与偏置阶段的时间段至少部分重叠。对于图3所示的像素电路，其复位模块17直接连接至驱动晶体管T0的栅极，第一电源信号在偏置阶段写入驱动晶体管的漏极，则在第二晶体管T2关断的情况下，复位阶段和偏置阶段的操作互不影响。基于此，可选复位阶段与偏置阶段的时间段至少部分重叠。 [0123] 复位阶段，第二晶体管T2关断且第七晶体管T7开启，则复位信号Vref写入驱动晶体管T0的栅极。偏置阶段与复位信号的重叠阶段，第二晶体管T2保持关断且第一晶体管T1开启，则第一电源信号写入驱动晶体管T0的漏极，同时第七晶体管T7保持开启，则复位信号Vref持续写入驱动晶体管T0的栅极，能够稳定驱动晶体管T0的栅极电压。在偏置阶段的同时，进行复位阶段，一方面通过第一电源信号调节驱动晶体管T0漏极的电位，另一方面，通过复位信号调节驱动晶体管T0栅极的电位，实现驱动晶体管的栅极电位与漏极电位同时调节，从而有助于提升偏置效果。 [0124] 参考图13，图13是像素电路的第六种工作时序的示意图，可选在偏置阶段，驱动晶体管的栅极保持接收一复位信号。在偏置阶段，第二晶体管T2保持关断、第一晶体管T1开启且第七晶体管T7保持开启，则第一电源信号写入驱动晶体管T0的漏极，同时，复位信号Vref持续写入驱动晶体管T0的栅极，能够在偏置阶段稳定驱动晶体管T0的栅极电压。另外，复位阶段与偏置阶段重叠，缩短了像素电路的前置阶段时长，能够实现高频显示，可选的，复位阶段的开启时间早于或者同于偏置阶段的开启时间，且复位阶段的结束时间晚于或者同于偏置阶段的结束时间。 [0125] 参考图14，图14是像素电路的第七种工作时序的示意图，可选复位阶段包括第一复位阶段和第二复位阶段；与偏置阶段时间不重叠的第一复位阶段，驱动晶体管的栅极接收第一复位信号；在偏置阶段的至少部分时间段内，驱动晶体管的栅极接收第二复位信号，偏置阶段与第二复位阶段的时间至少部分重叠。第一复位阶段可用于复位驱动晶体管的栅极电位，在一些情形下，可以使其栅极电位低于0V。第二复位阶段可用于稳定偏置阶段时驱动晶体管的栅极电位，实现驱动晶体管的偏置调节。可选偏置阶段的部分时间与第二复位阶段的时间重叠，或者，可选偏置阶段的全部时间与第二复位阶段的时间重叠。 [0126] 可选第一复位信号与第二复位信号具有相同的电位。或者，可选第一复位信号与第二复位信号具有不同的电位。第一复位信号需要起到拉低驱动晶体管的栅极电位的作用，使得第一复位信号小于0V。而第二复位信号用于在偏置阶段起到稳定驱动晶体管的栅极电位的作用，以提升偏置效果。基于此，第二复位信号可以和第一复位信号相同，也可以不同。相关从业人员可以在不同的设计需求下，灵活设计像素电路。 [0127] 可选的，第一复位信号的电位的绝对值大于第二复位信号的电位的绝对值；驱动晶体管为PMOS晶体管，第一复位信号的电位低于第二复位信号的电位；或者，驱动晶体管为NMOS晶体管，第一复位信号的电位高于第二复位信号的电位。可选第一复位信号的电位的绝对值大于第二复位信号的电位的绝对值，则第二复位信号在偏置阶段起到偏置作用的基础上，采用较低电位绝对值的第二复位信号可以降低像素电路的功耗。 [0128] 另一种实施方式中，可选的，第一复位信号的电位的绝对值小于第二复位信号的电位的绝对值；驱动晶体管为PMOS晶体管，第二复位信号的电位低于第一复位信号的电位；或者，驱动晶体管为NMOS晶体管，第二复位信号的电位高于第一复位信号的电位。可选第一复位信号的电位的绝对值小于第二复位信号的电位的绝对值，在显示面板的特定情形下，如高频驱动的情形下，复位阶段，第一复位信号的电平为一个绝对值相对较小负电位，则数据写入阶段的时间可以缩短，从而有助于实现高频驱动。 [0129] 参考图15，图15是像素电路的第八种工作时序的示意图，可选在偏置阶段，第二复位阶段至少进行两次，相邻第二复位阶段之间，驱动晶体管的栅极与复位信号之间断开。本实施例中，在偏置阶段，可设计多个第二复位阶段，每个第二复位阶段均能够复位驱动晶体管的栅极电位，在偏置阶段稳定驱动晶体管的栅极电位，便于实现驱动晶体管的偏置调节，进一步提升偏置效果。 [0130] 可选的，如图14和图15所示，在偏置阶段结束前，驱动晶体管的栅极与复位信号之间断开，之后，偏置阶段结束。在偏置阶段结束前，第七晶体管T7关断使得驱动晶体管的栅极与复位信号之间断开，之后，偏置阶段结束，如此，可以使得复位阶段结束后，驱动晶体管的漏极还接收第一电源信号，保证驱动晶体管的偏置效果。 [0131] 另外，可选的，如图13所示，在偏置阶段结束的同时，驱动晶体管的栅极与复位信号之间断开。本实施例中，偏置阶段的整个时间段与复位阶段重叠，复位阶段的开启时间早于或者同于偏置阶段的开启时间，且复位阶段的结束时间晚于或者同于偏置阶段的结束时间，例如，在一些实施方式中，还可使得在偏置阶段结束之后，驱动晶体管的栅极再与复位信号之间断开。如上所述，则使得复位信号在复位阶段和偏置阶段持续写入驱动晶体管的栅极，保证了数据写入阶段之前驱动晶体管的栅极电压的稳定，提高了偏置效果。 [0132] 可选的，如图3‑图7所示，本实施例中，像素电路10还包括数据写入模块16，数据写入模块16用于选择性地为驱动模块12提供数据信号；可选的，本实施例中，前置阶段包括偏置阶段和数据写入阶段；在数据写入阶段，数据写入模块16、驱动模块12以及补偿模块13均开启，数据信号写入驱动晶体管T0的栅极。数据写入阶段，第五晶体管T5、驱动晶体管T0和第二晶体管T2均开启，数据信号通过开启的数据写入模块16、驱动模块12和补偿模块13写入驱动模块12的控制端，即驱动晶体管T0的栅极。 [0133] 可选偏置阶段的时间长度为t1，数据写入阶段的时间长度为t5，其中，t1＞t5。可以理解，数据写入阶段仅用于将数据信号写入驱动晶体管的栅极，因此满足反应时间长度即可。偏置阶段，第一电源信号写入驱动晶体管的漏极，偏置驱动晶体管用以减弱发光阶段中驱动晶体管的阈值电压漂移。而发光阶段等非偏置阶段的时间长度较长，因此偏置阶段的时间长度t1增长，以便于将非偏置阶段的阈值电压漂移充分减弱。基于此，设定t1＞t5。 [0134] 参考图16，图16是像素电路的第九种工作时序的示意图，可选偏置阶段结束之时至数据写入阶段开始之时，像素电路包括第二间隔阶段，在第二间隔阶段，第一发光控制模块关断，且数据写入模块保持关断。本实施例中，第二间隔阶段，第一发光控制信号EM1从低电平跳变为高电平，则第一晶体管T1关断，驱动晶体管的漏极与第一电源信号之间断开。同时，数据写入模块保持关断，则驱动晶体管可以具有一个稳定期。第二间隔阶段结束之时，第一发光控制信号EM1保持高电平，则第一晶体管T1关断，像素电路进入数据写入阶段。如此偏置阶段结束后，通过第二间隔阶段稳定驱动晶体管，再进入数据写入阶段，可以提高像素电路的稳定性。 [0135] 可选偏置阶段的时间长度为t1，数据写入阶段的时间长度为t5，第二间隔阶段的时间长度为t6，其中，t1＞t6，或者，t5＞t6。可以理解，数据写入阶段仅用于将数据信号写入驱动晶体管的栅极，第二间隔阶段用于稳定驱动晶体管，因此数据写入阶段的时长t5和第二间隔阶段的时长t6可以仅具有一个反应时间长度即可，无需过长时间，因此设定t1＞t6，或者t5＞t6。 [0136] 另外，本实施例中，也可以如图10‑图15所示，可选偏置阶段结束之时，第一发光控制模块关断，同时，数据写入模块开启，像素电路进入数据写入阶段。本实施例中，偏置阶段结束之时，第一发光控制模块关断，则第一电源信号不会写入驱动晶体管的源极。同时，数据写入模块开启，像素电路进入数据写入阶段，数据信号经由驱动晶体管的源极写入驱动晶体管的漏极。则第一发光控制模块在数据写入阶段关断，避免第一电源信号影响数据写入过程。另外，这一方式也可以在保证偏置阶段时间长度的前提下，充分缩短前置阶段的时间长度，从而有利于实现高频显示。 [0137] 可选的，本实施例中，参考图6以及图10‑图16，像素电路还包括数据写入模块，数据写入模块用于选择性地为驱动模块提供数据信号；前置阶段依序包括复位阶段、偏置阶段和数据写入阶段；在复位阶段，驱动晶体管的栅极接收复位信号进行复位；在数据写入阶段，数据写入模块、驱动模块以及补偿模块均开启，数据信号写入驱动晶体管的栅极。 [0138] 本实施例中，像素电路的前置阶段中，首先对驱动晶体管的栅极进行复位，使得驱动晶体管的栅极电压下拉为低于0V的负电压，方便后续偏置驱动晶体管。其次偏置驱动晶体管，将第一电源信号写入驱动晶体管的漏极，减弱非偏置阶段造成的驱动晶体管的阈值电压漂移。最后在数据写入阶段，数据写入模块、驱动模块以及补偿模块均开启，将数据信号写入驱动晶体管的栅极。 [0139] 可选偏置阶段的时间长度为t1，复位阶段的时间长度为t3，数据写入阶段的时间长度为t4，其中，t1＞t3，且t1＞t4。一帧画面时间内，非偏置阶段造成驱动晶体管的阈值电压漂移，而非偏置阶段的时间长度较长，为了减弱非偏置阶段的驱动晶体管的阈值电压漂移，则设定偏置阶段的时间长度较长。数据写入阶段仅用于将数据信号写入驱动晶体管的栅极，则设定数据写入阶段的时间长度较短。复位阶段仅用于将复位信号写入驱动晶体管的栅极，则设定复位阶段的时间长度较短。基于此，设定t1＞t3，且t1＞t4。 [0140] 参考图17，图17是像素电路的第十种工作时序的示意图，示例性的，在上述任意实施例的基础上，可选偏置阶段包括依序进行的m个子偏置阶段，m≥1；m个子偏置阶段中，相邻两子偏置阶段之间的间隔为第三间隔阶段，在第三间隔阶段，第一发光控制模块关断。 [0141] 如图17所示，可选偏置阶段包括依序进行的至少2个子偏置阶段，至少2个子偏置阶段中，相邻两个子偏置阶段之间的间隔为第三间隔阶段。在子偏置阶段，第一发光控制模块开启，第一电源信号写入驱动晶体管的漏极；在第三间隔阶段，第一发光控制模块关断。具体的，在子偏置阶段，第一发光控制信号EM1输出有效脉冲信号，使得第一发光控制模块开启，则第一电源信号依序通过第一发光控制模块和驱动模块写入驱动晶体管的漏极，实现驱动晶体管的偏置。在第三间隔阶段，第一发光控制信号EM1输出无效脉冲信号，使得第一发光控制模块关断，则第一电源信号与驱动晶体管的漏极之间断开。偏置阶段包括多个子偏置阶段，则每个子偏置阶段可以减弱非偏置阶段的驱动晶体管的阈值电压漂移，通过多个子偏置阶段，可以将非偏置阶段造成的驱动晶体管阈值电压漂移充分减弱，进一步提升偏置效果。 [0142] 在其他实施例中，还可选如图11所示偏置阶段包括一个子偏置阶段，即偏置阶段，第一发光控制模块常开。 [0143] 可选偏置阶段包括至少两个第三间隔阶段，且其中，至少两个第三间隔阶段的时间长度不相等。可选第三间隔阶段的时间长度随着m个子偏置阶段依序增大或减小。可选至少一个第三间隔阶段的时间长度短于至少一个子偏置阶段的时间长度，第三间隔阶段为子偏置阶段之间的过渡阶段，因此，其时间长度可以短于子偏置阶段的时间长度。特别的，任一第三间隔阶段的时间长度均短于任一子偏置阶段的时间长度。可以理解，多个第三间隔阶段的时长可以相同也可以不同，或者多个第三间隔阶段的时长满足递增或递减等规则，本发明实施例中根据不同情况下像素电路的偏置需求，灵活设计像素电路的偏置阶段，不限于此。 [0144] 可选m个子偏置阶段中，至少两个子偏置阶段的时间长度不相等。可选第一个子偏置阶段的时间长度长于其他子偏置阶段的时间长度。可选子偏置阶段的时间长度随m个子偏置阶段依序变短。可以理解，多个子偏置阶段的时长可以相同也可以不同，或者多个子偏置阶段的时长满足递增或递减等规则，本发明实施例中根据不同情况下像素电路的偏置需求，灵活设计像素电路的偏置阶段，不限于此。 [0145] 对于第一个子偏置阶段的时间长度长于其他子偏置阶段的时间长度的情况，偏置阶段中，在第一子偏置阶段对驱动晶体管进行偏置，可以有效减弱非偏置阶段驱动晶体管的阈值电压漂移，后续通过时长较短的其他子偏置阶段对驱动晶体管进行偏置，可以根据偏置情况动态的进行偏置调整，从而通过多个子偏置阶段，将非偏置阶段驱动晶体管的阈值电压漂移充分减弱。从而可以保证偏置阶段的时长不会过长。 [0146] 可选的，结合图17和图16，至少一第三间隔阶段的时间长度与第二间隔阶段的时间长度不相等，因第三间隔阶段为任两个相邻的子偏置阶段之间的间隔阶段，第二间隔阶段为偏置阶段与数据写入阶段之间的时间间隔，因此，可以视具体的情况，灵活设定第二间隔阶段和第三间隔阶段的时间，在一些实施方式中，第二间隔阶段的时间长度大于第三间隔阶段的时间长度，在另一些实施方式中，第二间隔阶段的时间长度也可以小于第三间隔阶段的时间长度。 [0147] 示例性的，在上述任意实施例的基础上，可选显示面板的一个数据写入周期共包括S帧刷新画面，包括数据写入帧和保持帧，S＞0，其中，至少数据写入帧包括偏置阶段。数据写入帧阶段，像素电路写入新的显示数据；保持帧阶段，像素电路正常刷新，但保持前一帧的显示数据，不写入新的显示数据。数据写入帧画面时间内，在偏置阶段，第一发光控制模块与驱动模块开启，且补偿模块关断，第一电源信号由驱动晶体管的源极写入驱动晶体管的漏极，用于偏置驱动晶体管栅极与漏极之间的电压。 [0148] 参考图18，图18是像素电路的第十一种工作时序的示意图，在本实施例中，可选至少一数据写入帧和至少一保持帧包括偏置阶段，且至少一保持帧内偏置阶段的时间长度长于数据写入帧内偏置阶段的时间长度。保持帧画面时间内，在偏置阶段，第一发光控制模块与驱动模块开启，且补偿模块关断，则第一电源信号由驱动晶体管的源极写入驱动晶体管的漏极，用于偏置驱动晶体管栅极与漏极之间的电压。保持帧显示前一帧画面，不包括数据写入阶段，只要第一发光控制模块开启，且补偿模块关断，且第二发光控制模块关断，即为偏置阶段，因此可以采用较多的时长进行偏置调节。数据写入帧显示新一帧画面，且需要保证其正常的发光阶段时长。基于此，可选至少一保持帧内偏置阶段的时间长度长于数据写入帧内偏置阶段的时间长度，在保证显示的基础上，能够达到较好的偏置效果。 [0149] 参考图19，图19是像素电路的第十二种工作时序的示意图，可选显示面板包括至少两个数据写入帧，其中，至少两个数据写入帧中，偏置阶段的时间长度不同。可选显示面板包括第一数据写入帧和第二数据写入帧，相邻两第一数据写入帧之间包括n个第二数据写入帧，n≥1；第一数据写入帧中，偏置阶段的时间长度为t7，第二数据写入帧中，偏置阶段的时间长度为t8，其中，t7＞t8≥0。 [0150] 显示面板显示多个第二数据写入帧画面。第二数据写入帧画面中，偏置阶段的时间长度为t8，在偏置阶段，可以偏置驱动晶体管的栅极和漏极的电压，起到减弱驱动晶体管的阈值电压漂移的作用。在实际应用中，第二数据写入帧画面中，偏置阶段并不能将驱动晶体管的阈值电压漂移充分减弱，那么显示面板显示多个第二数据写入帧画面后，长期累积，还是会导致驱动晶体管内部特性发生变化。基于此，第一数据写入帧中偏置阶段的时间长度为t7，通过增加该帧画面中偏置阶段的时长，使其减弱直至当前一帧画面之时累积的驱动晶体管的阈值电压漂移，提升偏置效果，进而提高显示均一性。 [0151] 在一些实施方式中，第二数据写入帧还可以不包括偏置阶段，即t8＝0，在此种情况下，无需在每一个数据写入帧都进行偏置阶段，可以仅在第一数据写入帧内设置偏置阶段，从而简化显示面板的驱动过程。 [0152] 参考图20，图20是像素电路的第十三种工作时序的示意图，可选显示面板的一个数据写入周期共包括S帧刷新画面，包括数据写入帧和保持帧，S＞0，其中，至少一个保持帧包括偏置阶段，本实施例中，保持帧阶段，像素电路正常刷新，但保持前一帧的显示数据，该保持帧不包括数据写入阶段，则保持帧显示前一帧的显示画面。保持帧画面时间内，在偏置阶段，第一电源信号由驱动晶体管的源极写入驱动晶体管的漏极，用于偏置驱动晶体管栅极与漏极之间的电压。该偏置阶段结束后，保持帧直接进入发光阶段以显示前一帧画面。由此可以缩短保持帧前置阶段的时长，从而缩短保持帧画面的工作时长，提高帧刷新频率。 [0153] 可选的，如图20所示，在保持帧，前置阶段依序包括复位阶段和偏置阶段；在复位阶段，驱动晶体管的栅极接收复位信号进行复位；偏置阶段与发光阶段之间不包括数据写入阶段。 [0154] 参考图21，图21是像素电路的第十四种工作时序的示意图，可选显示面板的一个数据写入周期共包括S帧刷新画面，包括数据写入帧和保持帧，S＞0，其中，至少一个保持帧包括偏置阶段，其中，在保持帧，前置阶段包括复位阶段和偏置阶段；在复位阶段，驱动晶体管的栅极接收复位信号进行复位；复位阶段与偏置阶段的时间至少部分重叠。本实施例中，保持帧画面内，复位阶段与偏置阶段的时间至少部分重叠，则能够进一步缩短保持帧前置阶段的时长，从而缩短保持帧画面的工作时长，进一步提高帧刷新频率。 [0155] 需要说明的是，本实施例中，可以仅数据写入帧的前置阶段包括偏置阶段，而保持帧的前置阶段不包括偏置阶段，此时，如果可以仅利用数据写入帧，即解决偏置问题，则可以无需在保持帧内设置偏置阶段。也可以仅保持帧的前置阶段包括偏置阶段，而数据写入帧的前置阶段不包括偏置阶段，因数据写入帧还承担着复位阶段以及数据写入阶段等工作，因此，如果保持帧可以完全承担偏置阶段的工作，则可以不用在数据写入帧设置偏置阶段，以简化数据写入帧的时序。 [0156] 需要说明的是，上述附图中，均以发光元件的初始化阶段与偏置阶段和复位阶段至少部分重叠为例进行说明，但是本实施例不限于此，在一些其他的实施例中，初始化阶段可以与偏置阶段不交叠，或者在整个偏置阶段，均同时进行初始化阶段，以及在偏置阶段结束时，初始化阶段仍在进行，以上方案均可。可以视具体的电路情况，进行灵活设计。 [0157] 基于同一发明构思，本发明实施例还提供了一种显示面板的驱动方法，本实施例中显示面板包括像素电路和发光元件；像素电路包括发光控制模块、驱动模块和补偿模块；发光控制模块包括第一发光控制模块，第一发光控制模块用于选择性地为驱动模块提供第一电源信号；驱动模块用于为发光元件提供驱动电流，驱动模块包括驱动晶体管；补偿模块用于补偿驱动晶体管的阈值电压偏差。 [0158] 参考图22，图22是本发明实施例提供的一种显示面板的驱动方法的示意图，显示面板的至少一帧画面的驱动方法包括： [0159] S1、在发光阶段，第一发光控制模块开启，且所述驱动晶体管与所述发光元件之间导通； [0160] S2、在偏置阶段，第一发光控制模块与驱动模块开启，且补偿模块关断，所述驱动晶体管与所述发光元件之间断开，第一电源信号由驱动晶体管的源极写入驱动晶体管的漏极，用于调整所述驱动晶体管的偏置状态。 [0161] 在其他实施方式的驱动方法中，可以参考前述任一实施方式中的驱动过程所采用的方法，均应理解为在本实施例的驱动方法的保护范围内。 [0162] 本发明实施例中，像素电路的工作过程包括偏置阶段，在偏置阶段，第一发光控制模块与驱动模块开启，且补偿模块关断，第一电源信号通过开启的第一发光控制模块和驱动模块写入驱动晶体管的漏极，以调节驱动晶体管的漏极电位，以改善驱动晶体管的栅极电位与驱动晶体管的漏极电位之间的电势差。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，可能会存在驱动晶体管的栅极电位大于驱动晶体管的漏极电位的情形，导致驱动晶体管的I‑V曲线发生偏移，导致驱动晶体管的阈值电压发生漂移。在偏置阶段，通过调整驱动晶体管的栅极电位和漏极电位，可以平衡非偏置阶段驱动晶体管的I‑V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。 [0163] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括如上任意实施例所述的显示面板。可选该显示面板为有机发光显示面板或者micro LED显示面板。 [0164] 参考图23，图23是本发明实施例提供的一种显示装置的示意图，可选该显示装置应用于智能手机、平板电脑等电子设备100中。可以理解，上述实施例仅提供了像素电路结构的部分示例，以及像素电路的驱动方法，显示面板还包括其他结构，在此不再一一赘述。 [0165] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。 |
||||||
QQ群二维码
意见反馈
意见反馈