一种像素电路及其驱动方法、显示装置 |
|||||||
| 申请号 | CN202211282917.6 | 申请日 | 2022-10-19 | 公开(公告)号 | CN117912401A | 公开(公告)日 | 2024-04-19 |
| 申请人 | 京东方科技集团股份有限公司; | 发明人 | 秦斌; 曲燕; 牛亚男; 彭锦涛; 滕万鹏; 高志坤; 任锦宇; 王玮; | ||||
| 摘要 | 本公开 实施例 提供一种 像素 电路 及其驱动方法、显示装置。像素电路包括：驱动模 块 ，被配置为向第一 节点 提供驱动电 信号 ；第一偏置模块，被配置为在第二 控制信号 端的控制下，向第一节点提供第二电源端的信号；第二偏置模块，被配置为在第二控制信号端的控制下，向第二节点提供第一电源端的信号； 开关 模块，在向第一节点提供驱动 电信号 的情况下，开光模块被配置为在第一控制信号端的控制下导通，向第二节点提供第二电源端的信号；在向第一节点提供第二电源端的信号、向第二节点提供第一电源端的信号的情况下，开关模块被配置为在第一控制信号端的控制下断开，切断第二电源端和第二节点之间的耦接；发光模块，分别与第一节点和第二节点耦接。 | ||||||
| 权利要求 | 1.一种像素电路，其特征在于，包括： |
||||||
| 说明书全文 | 一种像素电路及其驱动方法、显示装置技术领域[0001] 本公开涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。 背景技术[0002] 液晶显示(LCD)是最早普及、技术比较成熟的显示技术，但是随着对面板技术性能要求的提高，LCD很难满足未来的需求。有机发光二极体显示(OLED)是继LCD后的新一代显 示技术，技术已经很成熟。Mini LED(次毫米发光二极管芯片)和Micro LED(微型发光二极 管芯片)拥有更低功耗、更快反应、更长寿命、更好色彩饱和对比度等优良性能。随着技术的 突破，Mini LED和Micro LED将成为继LCD、OLED之后的下一代显示技术。 [0004] 本公开实施例提供一种像素电路及其驱动方法、显示装置，以解决或缓解现有技术中的一项或更多项技术问题。 [0005] 作为本公开实施例的第一个方面，本公开实施例提供一种像素电路，包括： [0006] 驱动模块，分别与第一电源端、数据信号端、扫描信号端、复位信号端、第一控制信号端、初始信号端和第一节点耦接，被配置为在扫描信号端、复位信号端和第一控制信号端 的控制下，基于第一电源端、数据信号端和初始信号端，向第一节点提供驱动电信号； [0007] 第一偏置模块，分别与第一节点、第二控制信号端和第二电源端耦接，被配置为在第二控制信号端的控制下，向第一节点提供第二电源端的信号； [0008] 第二偏置模块，分别与第二节点、第二控制信号端和第一电源端耦接，被配置为在第二控制信号端的控制下，向第二节点提供第一电源端的信号； [0009] 开关模块，分别与第二节点、第一控制信号端和第二电源端耦接，在向第一节点提供驱动电信号的情况下，开光模块被配置为在第一控制信号端的控制下导通，向第二节点 提供第二电源端的信号；在向第一节点提供第二电源端的信号、向第二节点提供第一电源 端的信号的情况下，开关模块被配置为在第一控制信号端的控制下断开，切断第二电源端 和第二节点之间的耦接； [0010] 发光模块，分别与第一节点和第二节点耦接。 [0011] 在一些实施例中，像素电路包括以下中至少一个： [0012] 第一偏置模块包括第七晶体管，第七晶体管的栅极与第二控制信号端耦接，第七晶体管的第一极和第二极分别与第一节点和第二电源端耦接； [0013] 第二偏置模块包括第九晶体管，第九晶体管的栅极与第二控制信号端耦接，第九晶体管的第一极和第二极分别与第二节点和第一电源端耦接； [0014] 开关模块包括第八晶体管，第八晶体管的栅极与第一控制信号端耦接，第八晶体管的第一极和第二极分别与第二节点和第二电源端耦接。 [0015] 在一些实施例中，第二控制信号端的信号和第一控制信号端的信号相同。 [0018] 在一些实施例中，驱动模块包括： [0019] 复位子模块，分别与初始信号端、第三节点和复位信号端耦接，被配置为在复位信号端的控制下，向第三节点提供初始信号端的初始信号； [0020] 写入子模块，分别与数据信号端、扫描信号端、第四节点、第五节点和第三节点耦接，被配置为在扫描信号端的控制下，向第三节点提供数据信号端的数据信号； [0021] 存储子模块，分别与第三节点和第一电源端耦接，被配置为存储第三节点的数据信号； [0022] 驱动子模块，分别与第三节点、第四节点和第五节点耦接，被配置为在第三节点的控制下，基于第四节点的电信号向第五节点提供相应的电信号； [0023] 开关控制子模块，分别与第一电源端、第四节点、第五节点、第一节点和第一控制信号端耦接，被配置为在第一控制信号端的控制下，基于第一电源端的电压通过第四节点、 驱动子模块和第五节点向第一节点提供驱动电信号。 [0024] 在一些实施例中，驱动模块包括以下中至少一个： [0025] 复位子模块包括第一晶体管，第一晶体管的栅极与复位信号端耦接，第一晶体管的第一极和第二极分别与初始信号端和第三节点耦接； [0026] 写入子模块包括第二晶体管和第四晶体管，第四晶体管的栅极与扫描信号端耦接，第二晶体管的第一极和第二极分别与数据信号端和第四节点耦接；第二晶体管的栅极 与扫描信号端耦接，第二晶体管的第一极和第二极分别与第三节点和第五节点耦接； [0027] 存储子模块包括存储电容，存储电容的第一极板和第二极板分别与第一电源端和第三节点耦接； [0028] 驱动子模块包括第三晶体管，第三晶体管的栅极与第三节点耦接，第三晶体管的第一极和第二极分别与第四节点和第五节点耦接； [0029] 开关控制子模块包括第五晶体管和第六晶体管，第五晶体管的栅极与第一控制信号端耦接，第五晶体管的第一极和第二极分别与第一电源端和第四节点耦接；第六晶体管 的栅极与第一控制信号端耦接，第六晶体管的第一极和第二极分别与第一节点和第五节点 耦接。 [0030] 在一些实施例中， [0031] 开关控制子模块包括第五晶体管和第六晶体管，开关模块包括第八晶体管，第五晶体管、第六晶体管和第八晶体管均为PMOS；第一偏置模块包括第七晶体管，第二偏置模块 包括第九晶体管，第七晶体管和第九晶体管均为NMOS；或者， [0032] 开关控制子模块包括第五晶体管和第六晶体管，开关模块包括第八晶体管，第五晶体管、第六晶体管和第八晶体管均为NMOS；第一偏置模块包括第七晶体管，第二偏置模块 包括第九晶体管，第七晶体管和第九晶体管均为PMOS。 [0033] 作为本公开实施例的第二方面，本公开实施例提供一种像素电路的驱动方法，适用于本公开实施例中的像素电路，方法包括： [0034] 向第三节点提供初始信号端的初始信号，向第一节点提供第二电源端的信号，向第二节点提供第一电源端的信号； [0035] 将数据信号端的数据信号写入第三节点，向第一节点提供第二电源端的信号，向第二节点提供第一电源端的信号； [0036] 向第一节点提供驱动电信号，向第二节点提供第二电源端的信号。 [0037] 作为本公开实施例的第三方面，本公开实施例提供一种显示装置，包括本公开实施例中的像素电路。 [0038] 本公开实施例的技术方案，发光模块在非发光阶段可以处于反向偏置状态，使得发光模块内部的空穴和电子释放，减少缺陷数量，使得发光模块在下一次发光时可以恢复 成初始状态，避免了发光模块由于长时间维持高亮度出现的亮度下降，缓解了显示面板在 显示高亮度画面时不同区域位置的亮度差异，提升了画面质量。 [0039] 上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的 方面、实施方式和特征将会是容易明白的。 附图说明[0040] 在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开 的一些实施方式，而不应将其视为是对本公开范围的限制。 [0041] 图1为显示面板的显示画面的区域示意图； [0042] 图2为相关技术中的一种像素电路的结构； [0043] 图3为图1所示像素电路的一种驱动时序示意图； [0044] 图4为本公开一实施例中像素电路的结构示意图； [0045] 图5为本公开另一实施例中像素电路的结构示意图； [0046] 图6为本公开一实施例中像素电路的时序图； [0047] 图7A为图5所示像素电路在第一阶段的工作状态示意图； [0048] 图7B为图5所示像素电路在第二阶段的工作状态示意图； [0049] 图7C为图5所示像素电路在第三阶段的工作状态示意图； [0050] 图8为本公开一实施例中像素电路的驱动方法的示意图。 [0051] 附图标记说明： [0052] 10、驱动模块；11、复位子模块；12、写入子模块；13、存储子模块；14、驱动子模块；15、开关控制子模块；20、第一偏置模块；30、第二偏置模块；40、开光模块；50、发光模块。 具体实施方式[0053] 在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。 因此，附图和描述被认为本质上是示例性的而非限制性的。 [0054] 本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由 于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发 明实施例中，将其中源极(源电极)称为第一极，漏极(漏电极)称为第二极，或者，可以将漏 极称为第一极，源极称为第二极。按附图中的形态规定晶体管的中间端为栅极(也可以叫做 栅电极)、信号输入端为源极、信号输出端为漏极。本发明实施例所采用的开关晶体管可以 为P型开关晶体管或N型晶体管，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时 截止；N型晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本发明各个实施例 中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号2个不同 的电位状态量，不代表全文中第一电位或第二电位具有特定的数值。本发明实施例中以第 一电位为有效电位为例进行说明。 [0055] 其中，耦接可以包括：两端之间直接物理接触或者两端之间间接连接(如两端之间通过信号线建立连接)。本发明实施例对两端之间的耦接方式不做限定。 [0056] 经研究发现，LED在维持长时间高亮度的情况下，会有20％左右的亮度下降。这就造成显示面板上由低灰阶切换至高灰阶的画面与一直长时间维持在高灰阶的画面这两个 画面位置产生亮度差异。例如，图1为显示面板的显示画面的区域示意图，在显示面板的显 示画面中，如图1所示，第一区域A1和第三区域A3的画面是由低灰阶切换至高灰阶的画面， 第二区域A2的画面是一直长时间维持在高灰阶的画面。虽然第一区域A1、第二区域A2和第 三区域A3均为高灰阶画面，但是，由于第二区域A2的LED长时间维持高亮度，第二区域A2的 亮度下降了约20％。这就造成第二区域A2的画面与第一区域A1和第三区域A3的画面产生了 亮度差异，导致显示面板的画面质量下降。虽然重新启动显示面板可以缓解亮度差异，但要 求用户重新启动显示面板确是不符合实际的。 [0057] 图2为相关技术中的一种像素电路的结构，图3为图1所示像素电路的一种驱动时序示意图，图3示出了一帧(1Frame)时间内的时序。 [0058] 参考图2和图3，在第一阶段①即复位阶段，第一控制信号端EM为无效电平信号(例如高电平信号)，复位信号端Rst有效电平信号(例如低电平信号)，扫描信号端Gate为无效 电平信号(例如高电平信号)。第五晶体管M5和第六晶体管M6截止，第一晶体管M1和第七晶 体管M7导通，向第三节点N3和第一节点N1均提供初始信号端Vinit的初始信号，实现像素电 路的复位。 [0059] 参考图2和图3，在第二阶段②即写数据阶段，第一控制信号端EM为无效电平信号(例如高电平信号)，复位信号端Rst无效电平信号(例如高电平信号)，扫描信号端Gate为有 效电平信号(例如低电平信号)。第五晶体管M5和第六晶体管M6保持截止，第一晶体管M1和 第七晶体管M7截止，第二晶体管M2和第四晶体管M4导通，将数据信号端Data的数据信号写 入第三节点N3并存储。 [0060] 参考图2和图3，在第三阶段③即发光阶段，第一控制信号端EM为有效电平信号(例如低电平信号)，复位信号端Rst无效电平信号(例如高电平信号)，扫描信号端Gate为无效 电平信号(例如高电平信号)。第一晶体管M1和第七晶体管M7保持截止，第二晶体管M2和第 四晶体管M4截止，第五晶体管M5和第六晶体管M6导通，向第一节点N1提供驱动电信号，驱动 发光模块50发光。 [0061] 为了解决相关技术中存在的问题，本公开实施例提供了一种像素电路。 [0062] 图4为本公开一实施例中像素电路的结构示意图。在一种实施方式中，如图4所示，像素电路可以包括驱动模块10、第一偏置模块20、第二偏置模块30、开关模块40和发光模块 50。 [0063] 驱动模块10分别与第一电源端VDD、数据信号端Data、扫描信号端Gate、复位信号端Rst、第一控制信号端EM、初始信号端Vinit和第一节点N1耦接。驱动模块10被配置为在扫 描信号端Gate、复位信号端Rst和第一控制信号端EM的控制下，基于第一电源端VDD、数据信 号端Data和初始信号端Vinit，向第一节点N1提供驱动电信号。 [0064] 第一偏置模块20分别与第一节点N1、第二控制信号端EM2和第二电源端VSS耦接。第一偏置模块20被配置为在第二控制信号端EM2的控制下，向第一节点N1提供第二电源端 VSS的信号。 [0065] 第二偏置模块30分别与第二节点N2、第二控制信号端EM2和第一电源端VDD耦接。第二偏置模块30被配置为在第二控制信号端EM2的控制下，向第二节点N2提供第一电源端 VDD的信号。 [0066] 开关模块40分别与第二节点N2、第一控制信号端EM和第二电源端VSS耦接。 [0067] 在向第一节点N1提供驱动电信号的情况下，开关模块40被配置为在第一控制信号端EM的控制下导通，向第二节点N2提供第二电源端VSS的信号。 [0068] 在向第一节点N1提供第二电源端VSS的信号、向第二节点N2提供第一电源端VDD的信号的情况下，开关模块40被配置为在第一控制信号端EM的控制下断开，切断第二电源端 VSS和第二节点N2之间的耦接。 [0069] 发光模块50分别与第一节点N1和第二节点N2耦接。发光模块50被配置为在向第一节点N1提供驱动电信号的情况下，在第一节点N1和第二节点N2的驱动下发光。发光模块50 还被配置为在向第一节点N1提供第二电源端VSS的信号、向第二节点N2提供第一电源端VDD 的信号的情况下，处于反向偏置状态。 [0070] 本公开实施例的像素电路，在向第一节点N1提供驱动电信号的情况下，开关模块40在第一控制信号端EM的控制下导通，向第二节点N2提供第二电源端VSS的信号。从而，发 光模块50可以在第一节点N1的驱动电信号与第二电源端VSS的信号的共同作用下发光。 [0071] 在向第一节点N1提供第二电源端VSS的信号、向第二节点N2提供第一电源端VDD的信号的情况下，开关模块40在第一控制信号端EM的控制下断开，切断第二电源端VSS和第二 节点N2之间的耦接，不再向第二节点N2提供第二电源端VSS的信号。从而，向第一节点N1提 供第二电源端VSS的信号、向第二节点N2提供第一电源端VDD的信号，使得发光模块50为反 向偏置状态。发光模块50的反向偏置，可以使得发光模块50内部的空穴和电子释放，减少缺 陷数量，使得发光模块50在下一次发光时可以恢复成初始状态，避免了发光模块50由于长 时间维持高亮度出现的亮度下降，缓解了显示面板在显示高亮度画面时不同区域位置的亮 度差异，提升了画面质量。 [0072] 示例性地，发光模块50可以为发光二极管芯片(LED)，例如，发光模块50可以为Mini‑LED或Micro‑LED。示例性地，发光模块50的p极可以与第一节点N1耦接，发光模块50的 n极可以与第二节点N2耦接。 [0073] 示例性地，发光模块50包括至少一个发光器件，在本发明的实施例中，发光器件可以为Micro‑LED或者Mini‑LED，但本申请并不限于此，发光器件也可以为其他显示亮度的发 光器件，例如OLED、QLED。发光模块50可以包括多个串联的发光器件或者多个并联连接的发 光器件或者多个串联并联相结合的发光器件。 [0074] 在一种实施方式中，第二控制信号端EM2的信号可以与第一控制信号端EM的信号相同。这样的设置方式，可以直接采用第一控制信号端EM的信号来控制第一偏置模块20和 第二偏置模块30，不需要另外增设新的控制信号线，可以减少像素电路所需的信号线的数 量，简化电路布线。 [0075] 图5为本公开另一实施例中像素电路的结构示意图。在一种实施方式中，如图5所示，第一偏置模块20包括第七晶体管M7，第七晶体管M7的栅极与第二控制信号端EM2耦接， 第七晶体管M7的第一极和第二极分别与第一节点N1和第二电源端VSS耦接。 [0076] 在一种实施方式中，如图5所示，第二偏置模块30包括第九晶体管M9，第九晶体管M9的栅极与第二控制信号端EM2耦接，第九晶体管M9的第一极和第二极分别与第二节点N2 和第一电源端VDD耦接。 [0077] 在一种实施方式中，如图5所示，开关模块40包括第八晶体管M8，第八晶体管M8的栅极与第一控制信号端EM耦接，第八晶体管M8的第一极和第二极分别与第二节点N2和第二 电源端VSS耦接。 [0078] 需要说明的是，图5中示出了第一偏置模块20、第二偏置模块30和开关模块40的示例性结构，本领域技术人员可以理解，第一偏置模块20、第二偏置模块30和开关模块40并不 限于图5所示的结构，只要可以实现其功能即可。 [0079] 在一种实施方式中，如图5所示，驱动模块10可以包括复位子模块11、写入子模块12、存储子模块13、驱动子模块14和开关控制子模块15。 [0080] 在一个实施例中，如图5所示，复位子模块11分别与初始信号端Vinit、第三节点N3和复位信号端Rst耦接，被配置为在复位信号端Rst的控制下，向第三节点N3提供初始信号 端Vinit的初始信号。 [0081] 在一个实施例中，如图5所示，写入子模块12分别与数据信号端Data、扫描信号端Gate、第四节点N4、第五节点N5和第三节点N3耦接，被配置为在扫描信号端Gate的控制下， 向第三节点N3提供数据信号端Data的数据信号。 [0082] 在一个实施例中，如图5所示，存储子模块13分别与第三节点N3和第一电源端VDD耦接，被配置为存储第三节点N3的数据信号。 [0083] 在一个实施例中，如图5所示，驱动子模块14分别与第三节点N3、第四节点N4和第五节点N5耦接，被配置为在第三节点N3的控制下，基于第四节点N4的电信号向第五节点N5 提供相应的电信号。 [0084] 在一个实施例中，如图5所示，开关控制子模块15分别与第一电源端VDD、第四节点N4、第五节点N5、第一节点N1和第一控制信号端EM耦接，被配置为在第一控制信号端EM的控 制下，基于第一电源端VDD的电压通过第四节点N4、驱动子模块14和第五节点N5向第一节点 N1提供驱动电信号。 [0085] 本公开实施例中，在复位阶段，通过复位子模块11向第三节点N3提供初始信号端Vinit的初始信号，实现对第三节点N3的复位；在写数据阶段，通过写入子模块12向第三节 点N3写入数据信号端Data的数据信号，存储子模块13存储第三节点N3的数据信号；在发光 阶段，开关控制子模块15在第一控制信号端EM的控制下，基于第一电源端VDD的电压向第四 节点N4提供电信号，驱动子模块14在第三节点N3的控制下，基于第四节点N4的电信号向第 五节点N5提供相应的电信号，第五节点N5的电信号通过开关控制子模块15向第一节点N1提 供驱动电信号，驱动发光模块50发光。 [0086] 在一种实施方式中，如图5所示，复位子模块11包括第一晶体管M1，第一晶体管M1的栅极与复位信号端Rst耦接，第一晶体管M1的第一极和第二极分别与初始信号端Vinit和 第三节点N3耦接。 [0087] 在一种实施方式中，如图5所示，写入子模块12包括第二晶体管M2和第四晶体管M4，第四晶体管M4的栅极与扫描信号端Gate耦接，第二晶体管M2的第一极和第二极分别与 数据信号端Data和第四节点N4耦接；第二晶体管M2的栅极与扫描信号端Gate耦接，第二晶 体管M2的第一极和第二极分别与第三节点N3和第五节点N5耦接。 [0088] 在一种实施方式中，如图5所示，存储子模块13包括存储电容Cs，存储电容Cs的第一极板和第二极板分别与第一电源端VDD和第三节点N3耦接。 [0089] 在一种实施方式中，如图5所示，驱动子模块14包括第三晶体管M3，第三晶体管M3的栅极与第三节点N3耦接，第三晶体管M3的第一极和第二极分别与第四节点N4和第五节点 N5耦接。 [0090] 在一种实施方式中，如图5所示，开关控制子模块15包括第五晶体管M5和第六晶体管M6，第五晶体管M5的栅极与第一控制信号端EM耦接，第五晶体管M5的第一极和第二极分 别与第一电源端VDD和第四节点N4耦接。第六晶体管M6的栅极与第一控制信号端EM耦接，第 六晶体管M6的第一极和第二极分别与第四节点N4和第五节点N5耦接。 [0091] 需要说明的是，图5中示出了复位子模块11、写入子模块12、存储子模块13、驱动子模块14和开关控制子模块15的示例性结构，本领域技术人员可以理解，复位子模块11、写入 子模块12、存储子模块13、驱动子模块14和开关控制子模块15并不限于图5所示的结构，只 要可以实现其功能即可。 [0092] 在一种实施方式中，如图5所示，开关控制子模块15包括第五晶体管M5和第六晶体管M6。第五晶体管M5的栅极与第一控制信号端EM耦接，第五晶体管M5的第一极和第二极分 别与第一电源端VDD和第四节点N4耦接。第六晶体管M6的栅极与第一控制信号端EM耦接，第 六晶体管M6的第一极和第二极分别与第一节点N1和第五节点N5耦接。 [0093] 第一偏置模块20包括第七晶体管M7。第七晶体管M7的栅极与第二控制信号端EM2耦接，第七晶体管M7的第一极和第二极分别与第一节点N1和第二电源端VSS耦接。第二偏置 模块30包括第九晶体管M9。第九晶体管M9的栅极与第二控制信号端EM2耦接，第九晶体管M9 的第一极和第二极分别与第二节点N2和第一电源端VDD耦接。开关模块40包括第八晶体管 M8。第八晶体管M8的栅极与第一控制信号端EM耦接，第八晶体管M8的第一极和第二极分别 与第二节点N2和第二电源端VSS耦接。 [0094] 在一个实施例中，第五晶体管M5、第六晶体管M6和第八晶体管M8的类型相同，第七晶体管M7和第九晶体管M9的类型相同。第五晶体管M5、第六晶体管M6和第八晶体管M8的类 型与第七晶体管M7和第九晶体管M9的类型不相同。 [0095] 这样的设置方式，第二控制信号端EM2的信号和第一控制信号端EM的信号可以相同，从而，在第一控制信号端EM为上拉信号(高电平信号)的情况下，例如像素电路处于复位 阶段和写数据阶段，第五晶体管M5、第六晶体管M6和第八晶体管M8可以在第一控制信号端 EM的信号控制下截止，发光模块50停止发光。第七晶体管M7和第九晶体管M9可以在第一控 制信号端EM的信号控制下导通，通过第七晶体管M7向第一节点N1提供第二电源端VSS的信 号，通过第九晶体管M9向第二节点N2提供第一电源端VDD的信号，使得发光模块50进入反向 偏置状态，从而，发光模块50进入detrapping状态。发光模块50在detrapping状态下，发光 模块50内部的空穴和电子释放，减少缺陷数量。 [0096] 这样的设置方式，发光模块50的反向偏置状态位于复位阶段和写数据阶段，不需要为发光模块50另外设置反向偏置状态的时间，不会对显示装置的帧时间造成影响。 [0097] 在一个实施例中，第五晶体管M5、第六晶体管M6和第八晶体管M8可以均为PMOS。第七晶体管M7和第九晶体管M9均为NMOS。或者，第五晶体管M5、第六晶体管M6和第八晶体管M8 可以均为NMOS。第七晶体管M7和第九晶体管M9均为PMOS。 [0098] 图5所示像素电路中的驱动模块10为6T1C结构，可以理解的是，驱动模块10并不限于6T1C结构，驱动模块10可以采用本领域相关技术中能够通过向第一节点N1提供驱动电信 号的驱动电路，只要可以实现其功能即可。 [0099] 在一种实施方式中，第五晶体管M5、第六晶体管M6和第八晶体管M8的类型相同，第一晶体管M1到第四晶体管M4与第五晶体管M5的类型可以相同，或者，第一晶体管M1到第四 晶体管M4与第五晶体管M5的类型可以不相同。例如，第一晶体管M1到第四晶体管M4、第五晶 体管M5、第六晶体管M6和第八晶体管M8可以均为PMOS，或者，第一晶体管M1到第四晶体管 M4、第五晶体管M5、第六晶体管M6和第八晶体管M8可以均为NMOS。像素电路中采用相同类型 的晶体管可以简化工艺流程，减少工艺难度，提高产品的良率。例如，P型晶体管可以由低温 多晶硅薄膜晶体管或非晶硅薄膜晶体管实现，N型晶体管可以由氧化物薄膜晶体管或非晶 硅薄膜晶体管实现。 [0100] 在一种实施方式中，发光模块50的反向偏置时间可以为一帧时间的4％～6％。也就是说，向第一节点N1提供第二电源端VSS的信号以及向第二节点N2提供第一电源端VDD的 信号的时间可以为一帧时间的4％～6％。示例性地，发光模块50反向偏置的时间可以为一 帧时间的4％、5％或6％。 [0101] 将发光模块50反向偏置的时间可以为一帧时间的4％～6％，既不会影响发光模块50的显示时长，也可以有足够的反向偏置时间，保证发光模块50内部的空穴和电子充分释 放，最大减少缺陷数量，使得发光模块50下一次发光时可以恢复成初始状态，避免显示面板 在显示高亮度画面时不同区域位置的亮度差异，提升了画面质量。 [0102] 可以理解的是，针对不同的像素电路及显示需求，发光模块50的反向偏置时间与帧时间的关系可以根据具体情况设置，在此不作具体限定。 [0103] 图6为本公开一实施例中像素电路的时序图。下面结合图5和图6详细说明本公开实施例像素电路的工作原理。 [0104] 本公开实施例的像素电路，可以包括第一阶段T1(可以叫做复位阶段)、第二阶段T2(可以叫做写数据阶段)和第三阶段T3(可以叫做发光阶段)。 [0105] 图7A为图5所示像素电路在第一阶段的工作状态示意图。在第一阶段①，如图7A和图6所示，第一控制信号端EM的信号为高电平信号，复位信号端Rst的信号为有效电平信号 (例如低电平信号)，扫描信号端Gate的信号为无效电平信号(例如高电平信号)。第一晶体 管M1导通，通过第一晶体管M1向第三节点N3提供初始信号端Vinit的初始信号，使第三节点 N3复位。第二晶体管M2和第四晶体管M4截止，第五晶体管M5、第六晶体管M6和第八晶体管M8 截止。第七晶体管M7和第九晶体管M9导通，向第一节点N1例如即发光模块50的阳极(p极)提 供第二电源端VSS的信号，向第二节点N2例如发光模块50的阴极(n极)提供第一电源端VDD 的信号，使得发光模块50处于反向偏置状态。示例性地，通过控制第一控制信号端EM为高电 平信号的时长，可以控制发光模块50处于反向偏置状态的时长。 [0106] 图7B为图5所示像素电路在第二阶段的工作状态示意图。在第二阶段②，如图7B和图6所示，第一控制信号端EM的信号保持为高电平信号，复位信号端Rst的信号为无效电平 信号(例如高电平信号)，扫描信号端Gate的信号为有效电平信号(例如低电平信号)。第一 晶体管M1截止，第二晶体管M2和第四晶体管M4在扫描信号端Gate的信号的控制下导通，向 第三节点N3写入数据信号端Data的数据信号，存储子模块13存储第三节点N3的数据信号。 第五晶体管M5、第六晶体管M6和第八晶体管M8保持截止状态。第七晶体管M7和第九晶体管 M9保持导通，使得发光模块50保持反向偏置状态。 [0107] 图7C为图5所示像素电路在第三阶段的工作状态示意图。在第三阶段③，如图7C和图6所示，第一控制信号端EM的信号为低电平信号，复位信号端Rst的信号保持为无效电平 信号(例如高电平信号)，扫描信号端Gate的信号为无效电平信号(例如高电平信号)。第一 晶体管M1截止，第二晶体管M2和第四晶体管M4截止。第七晶体管M7和第九晶体管M9截止，发 光模块50的反向偏置状态结束。第五晶体管M5、第六晶体管M6和第八晶体管M8导通，向第一 节点N1提供驱动电信号，向第二节点N2提供第二电源端VSS的信号，发光模块50发光。 [0108] 本公开实施例的像素电路，在复位阶段和写数据阶段，使发光模块50处于反向偏置状态，使得发光模块50内部的空穴和电子释放，减少缺陷数量，使得发光模块50在下一次 发光时可以恢复成初始状态，避免了发光模块50由于长时间维持高亮度出现的亮度下降。 [0109] 试验验证如下：利用加热台提供60℃高温环境，LED的一帧时间为120s。LED在点亮120s后，其亮度下降约2.32％。LED反向偏置电压驱动时序为：一帧时间的90％时间内正向 电压点亮LED(例如LED的p极为4V，n极为0V)，5％时间内反向偏置(偏置电压为LED的p极为‑ 4V，n极为0V)。采用偏置驱动条件下，LED在120s后亮度下降约0.27％，亮度下降问题改善月 88.5％。通过试验验证后，采用本公开实施例的像素电路，可以改善发光模块50由于长时间 维持高亮度出现的亮度下降，提高了画面质量。 [0110] 图8为本公开一实施例中像素电路的驱动方法的示意图。本公开实施例还提供一种像素电路的驱动方法，适用于本公开实施例中的像素电路。如图8所示，像素电路的驱动 方法可以包括：向第三节点N3提供初始信号端Vinit的初始信号，向第一节点N1提供第二电 源端VSS的信号，向第二节点N2提供第一电源端VDD的信号；将数据信号端Data的数据信号 写入第三节点N3，向第一节点N1提供第二电源端VSS的信号，向第二节点N2提供第一电源端 VDD的信号；向第一节点N1提供驱动电信号，向第二节点N2提供第二电源端VSS的信号。 [0111] 在一个实施例中，参考图6和图7A，在第一阶段即复位阶段，通过复位子模块11向第三节点N3提供初始信号端Vinit的初始信号，将第三节点N3复位，将驱动子模块14复位； 通过第一偏置模块20向第一节点N1提供第二电源端VSS的信号，通过第二偏置模块30向第 二节点N2提供第一电源端VDD的信号，使得发光模块50处于反向偏置状态。在第二阶段即写 数据阶段，参考图6和图7B，通过写入子模块12和驱动子模块14，将数据信号端Data的数据 信号写入第三节点N3并存储；发光模块50保持反向偏置状态。在第三阶段即发光阶段，参考 图6和图7C，通过开关控制子模块15和驱动子模块14，向第一节点N1提供驱动电信号，向第 二节点N2提供第二电源端VSS的信号，控制发光模块50发光。 [0112] 可以理解的是，在图6和图7A～图7C中，详细介绍了像素电路的工作原理以及驱动过程，在此不再赘述。 [0113] 基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括本公开任一实施例中的像素电路。显示装置可以为OLED显示装置或LED显示装置等。显 示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有 显示功能的产品或部件。 [0114] 在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的 方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或 元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。 [0115] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者 隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除 非另有明确具体的限定。 [0116] 在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连 接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以 是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可 以根据具体情况理解上述术语在本公开中的具体含义。 [0117] 在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它 们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特 征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在 第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示 第一特征水平高度小于第二特征。 [0118] 上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的 不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。 [0119] 以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些 都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为 准。 |
||||||
QQ群二维码
意见反馈
意见反馈