显示装置 |
|||||||
| 申请号 | CN202311783311.5 | 申请日 | 2018-02-01 | 公开(公告)号 | CN117750827A | 公开(公告)日 | 2024-03-22 |
| 申请人 | 三星显示有限公司; | 发明人 | 崔埈源; 安俊勇; 印闰京; 黄元美; | ||||
| 摘要 | 本 发明 涉及一种显示装置。该显示装置包括：基本上采用矩阵形式的多个 像素 ，包括在第一方向上的多个像素列和在与第一方向交叉的第二方向上的多个像素行；分别连接至多个像素列的多条数据线；在第二方向上延伸的多条扫描线；以及将驱动电源 电压 供应至多个像素的电源线。多条数据线中的每一条包括：布置在对应像素列一侧处的第一子数据线，以及布置在对应像素列的相对侧处的第二子数据线，并且多个像素中的每一个包括第一晶体管和连接至第一晶体管的显示元件，其中电源线与第一晶体管的至少一部分重叠。 | ||||||
| 权利要求 | 1.一种显示装置，包括： |
||||||
| 说明书全文 | 显示装置[0002] 本申请要求2017年2月1日提交的韩国专利申请第10‑2017‑0014441号的优先权以及由此生成的所有权益，其内容通过引用整体合并于此。 技术领域[0003] 本公开的实施例涉及一种显示装置。 背景技术[0004] 有机发光显示装置通常包括两个电极以及位于两个电极之间的有机发射层。在有机发光显示装置中，从一个电极注入的电子与从另一电极注入的空穴在有机发射层中复合以形成激子，并且激子通过发射能量来发光。 发明内容[0007] 本发明的实施例提供了一种通过有效地防止寄生电容器的形成而具有改进的显示质量的显示装置。 [0008] 根据本公开的实施例，一种显示装置包括：多个像素，包括沿着第一方向设置的多个像素列以及沿着与第一方向交叉的第二方向设置的多个像素行；多条数据线，分别连接至多个像素列；多条扫描线，在第二方向上延伸；以及电源线，将驱动电源电压供应至多个像素。在该实施例中，多条数据线中的每一条包括布置在对应像素列的一侧处的第一子数据线，以及布置在对应像素列的相对侧的第二子数据线，以及多个像素中的每一个包括第一晶体管和连接至第一晶体管的显示元件，其中电源线与第一晶体管的至少一部分重叠。 [0009] 在实施例中，电源线可以布置在第一子数据线和第二子数据线之间。 [0010] 在实施例中，第一晶体管可以包括：布置在基板上的有源图案；连接至有源图案的源电极；连接至有源图案的漏电极；与有源图案重叠的栅电极，栅电极与有源图案之间插入栅极绝缘层；以及层间绝缘层，包括第一层间绝缘层、第二层间绝缘层和第三层间绝缘层，其中第一层间绝缘层、第二层间绝缘层和第三层间绝缘层可以覆盖栅电极并且可以一个接一个地顺序堆叠。 [0011] 在实施例中，电源线可以包括：布置在第二层间绝缘层上的第一电源供应线；以及布置在第三层间绝缘层上的第二电源供应线，其中第二电源供应线电连接至第一电源供应线。 [0012] 在实施例中，电源线可以进一步包括具有从第二电源供应线延伸的形状的延伸区域。 [0013] 在实施例中，延伸区域可以与栅电极重叠。 [0014] 在实施例中，数据线可以与第一电源供应线布置在同一层中。 [0015] 在实施例中，显示装置可以进一步包括连接至第二电源供应线并且布置在相邻像素列之间的电源连接线。 [0016] 在实施例中，电源连接线可以布置在第三层间绝缘层上。 [0017] 在实施例中，第一层间绝缘层可以布置在栅电极上。 [0018] 在实施例中，显示装置可以进一步包括：布置在第二电源供应线上的第四层间绝缘层，其中显示元件可以布置在第四层间绝缘层上。 [0019] 在实施例中，显示装置可以进一步包括：连接至源电极和漏电极的第一桥接图案，以及第二桥接图案；其中第一桥接图案布置在第二层间绝缘层上；第一桥接图案和显示元件通过第二桥接图案电连接，其中第二桥接图案布置在第三层间绝缘层上。 [0020] 在实施例中，显示元件可以包括：布置在第四层间绝缘层上的第一电极，布置在第一电极上的发射层，以及布置在发射层上的第二电极。在该实施例中，第一电极可以通过接触孔连接至第二桥接图案，接触孔通过第四层间绝缘层来限定。 [0022] 在实施例中，延伸区域可以与第二晶体管的至少一部分重叠。 [0023] 在实施例中，多个像素中的每个进一步可以包括连接第二晶体管和栅电极的连接线。 [0024] 在实施例中，延伸区域可以与连接线重叠。 [0027] 在实施例中，源电极和漏电极中的每一个可以进一步包括掺杂在半导体材料中的杂质。 [0029] 通过参照附图进一步详细描述其示例性实施例，将使得本公开的以上和其他方面和特征变得更明显，其中： [0030] 图1是图示根据本公开的实施例的显示装置的视图； [0031] 图2是图示根据本公开的实施例的解复用器的电路图； [0032] 图3是图示根据本公开的实施例的像素的电路图； [0033] 图4是图示在根据本公开的实施例的显示装置中第k个像素行、第(k+1)个像素行、第j个像素列、第(j+2)个像素列和第(j+3)个像素列中的像素的俯视图； [0034] 图5是图示布置在图4中所示的第k个像素行和第j个像素列中的像素的俯视图； [0035] 图6是沿着图5的线I‑I’截取的剖视图； [0036] 图7是沿着图5的线II‑II’截取的剖视图； [0037] 图8是沿着图4的线III‑III’截取的剖视图； [0038] 图9是沿着图4的线IV‑IV’截取的剖视图； [0039] 图10是图示图4至图9中所示的有源图案、源电极和漏电极的俯视图； [0040] 图11是图示图4至图9中所示的扫描线、发射控制线和存储电容器的下电极的俯视图； [0041] 图12是图示图4至图9中所示的初始化电源线和存储电容器的上电极的俯视图； [0042] 图13是图示图4至图9中所示的数据线、连接线、辅助连接线、电源线的第一电源供应线以及第一桥接图案的俯视图； [0043] 图14是图示图4至图9中所示的数据线、电源线的第二电源供应线、电源连接线、延伸区域以及第二桥接图案的俯视图；并且 [0044] 图15是图示图4至图9中所示的显示元件的俯视图。 具体实施方式[0045] 现在，在下文中将参照其中示出了各种实施例的附图更完全地描述本发明。然而，本发明可以以许多不同形式具体化，并且不应理解为限定于本文所提出的实施例。相反，提供这些实施例以使得本公开将是全面的和完整的，并且将向本领域技术人员完全传递本发明的范围。贯穿全文，相同的附图标记指代相同的元件。 [0046] 将理解的是，当元件被称作在另一元件“上”时，其可以直接在该另一元件上或者它们之间可以存在中间元件。相反的，当元件被称作“直接”在另一元件上时，不存在中间元件。 [0047] 将理解的是，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各个元件、部件、区域、层和/或区段，但这些元件、部件、区域、层和/或区段不应受限于这些术语。这些术语仅用于区分一个元件、部件、区域、层或区段与另一个元件、部件、区域、层或区段。 因此，以下所讨论的“第一元件”、“部件”、“区域”、“层”或“区段”可以称作第二元件、部件、区域、层或区段而并不脱离本文的教导。 [0048] 本文所使用的术语仅是为了描述特定实施例的目的并且不意在限制。如本文所使用，单数形式“一”、“一个”和“该”意在包括复数形式，包括“至少一个”，除非内容明确地相反指示。“或”意味着“和/或”。如本文所使用，术语“和/或”包括相关联所列项目中的一个或多个的任意和所有组合。将进一步理解的是，当在该说明书中使用时，术语“包含”或者“包括”规定了所阐述的特征、区域、整数、步骤、操作、元件和/或部件的存在，但是并不排除一个或多个其他特征、区域、整数、步骤、操作、元件、部件、和/或其群组的存在或添加。 [0049] 此外，诸如“下”或“底”以及“上”或“顶”的相对术语可以在本文中用于描述如图中所图示的一个元件与另一元件的关系。将理解的是，相对术语意在除了图中所描绘的朝向之外包括装置的不同朝向。例如，如果各个图中的一幅图中的装置被翻转，则描述为在其他元件“下”侧上的元件将会随后朝向在其他元件的“上”侧上。因此，示例性术语“下”可以取决于图的特定朝向而包括“下”和“上”的朝向两者。类似地，如果各个图中的一幅图中的装置被翻转，则描述为“之下”或“下方”的其他元件将会随后朝向在其他元件“之上”。因此，示例性术语“之下”或“下方”可以包括之上和之下的朝向两者。 [0050] 除非另外限定，本文所使用的所有术语(包括技术术语和科学术语)具有如本公开所属领域技术人员通常所理解的相同含义。将进一步理解的是，术语(诸如在通常所使用的字典中限定的那些术语)应该解释为具有与在相关领域上下文和本公开中它们含义一致的含义，并且不应以理想化或过度正式的意义解释，除非本文明确地如此限定。 [0051] 本文参照是理想化实施例的示意图的剖视图来描述示例性实施例。照此，来自于图示形状的变化作为例如制造技术和/或容差的结果将是预期的。因此，本文所述的实施例不应理解为限制于如本文所图示的区域的特定形状，而是要包括例如由制造导致的形状偏差。例如，图示或描述为平坦的区域可以通常具有粗糙的和/或非线性的特征。而且，可以使所图示的锐角变圆。因此，各个图中所图示的区域本质上是示意性的，并且它们的形状不意在图示区域的精确形状也不意在限制本发明权利要求的范围。 [0052] 在下文中，将参照附图详细描述本公开的示例性实施例。 [0053] 图1是图示根据本公开的实施例的显示装置的视图。 [0055] 像素PXL可以连接至多条扫描线S0至Sn、多条发射控制线E1至En、以及数据线D1a至Dia和D1b至Dib。在该实施例中，像素PXL可以接收扫描信号和发射控制信号，扫描信号和发射控制信号分别通过扫描线S0至Sn以及发射控制线E1至En而供应。在该实施例中，像素PXL可以接收通过数据线D1a至Dia和D1b至Dib而供应的数据信号。 [0056] 像素PXL可以沿着在一个方向上延伸的多个像素行以及在与像素行交叉的方向上延伸的多个像素列以矩阵形式设置。在该实施例中，像素行可以包括在第一方向上设置的像素PXL，并且像素列可以包括在与第一方向交叉的第二方向上设置的像素PXL。在实施例中，如上所述，像素PXL以矩阵形式设置，但是本公开不限于此。可替代地，像素PXL可以以各种形式中的一种来设置。 [0057] 像素PXL可以连接至第一电源ELVDD、第二电源ELVSS和第三电源VINT，以接收从外部电源或电源供应商所提供的电源电压。 [0058] 像素PXL中的每一个像素可以响应于数据信号而控制从第一电源ELVDD经由有机发光二极管(未示出)流至第二电源ELVSS的电流量。在该实施例中，有机发光二极管可以生成具有与电流量对应的亮度的光。 [0059] 扫描驱动器110可以响应于来自时序控制器170的扫描驱动器控制信号SCS而将扫描信号供应至扫描线S0至Sn。在一个实施例中，例如，扫描驱动器110可以将扫描信号顺序地供应至扫描线S0至Sn。如果扫描信号被顺序地供应至扫描线S0至Sn，则像素PXL可以以水平线为单位被顺序地选择。在该实施例中，扫描信号可以具有供应有该扫描信号的晶体管导通的电压电平。 [0060] 发射控制器120可以响应于来自时序控制器170的发射控制器控制信号ECS而将发射控制信号供应至发射控制线E1至En。在一个实施例中，例如，发射控制器120可以将发射控制信号顺序地供应至发射控制线E1至En。在该实施例中，发射控制信号可以具有供应有该发射控制信号的晶体管导通的电压电平。 [0061] 数据驱动器130可以将数据信号供应至输出线O1至Oi，数据信号与来自时序控制器170的数据驱动器控制信号DCS对应。在实施例中，数据驱动器130可以通过输出线O1至Oi将数据信号供应至解复用器DM1至DMi。 [0062] 解复用器DM1至DMi可以接收从数据驱动器130供应的数据信号，并且将数据信号供应至数据线D1a至Dia和D1b至Dib。在一个实施例中，例如，解复用器DM1至DMi可以通过输出线O1至Oi接收数据信号输入，并且时间分割地将数据信号输出至数据线D1a至Dia和D1b至Dib，数据线D1a至Dia和D1b至Dib的数目大于输出线O1至Oi的数目。因此，像素PXL可以接收通过数据线D1a至Dia和D1b至Dib供应的数据信号。在一个实施例中，例如，数据线D1a至Dia和D1b至Dib的数目可以设定为数据驱动器130的输出线O1至Oi的数目的两倍。 [0063] 尽管未分开示出，但电容器(未示出)可以存在于数据线D1a至Dia和D1b至Dib中的每一条上，以便于存储供应至数据线D1a至Dia和D1b至Dib的信号。在此情况下，存在于数据线D1a至Dia和D1b至Dib上的电容器可以由寄生电容引起。此外，电容器可以物理地安装在数据线D1a至Dia和D1b至Dib上。 [0064] 解复用器控制器160可以通过驱动信号Cd控制解复用器DM1至DMi的操作。在一个实施例中，例如，驱动信号Cd可以控制包括在解复用器DM1至DMi中的每一个的晶体管的操作。解复用器控制器160可以接收从时序控制器170供应的解复用器控制信号MCS，并且基于解复用器控制信号MCS生成驱动信号Cd。 [0065] 在实施例中，如图1中所示，解复用器控制器160与时序控制器170分离或者布置在时序控制器170之外。可替代地，解复用器控制器160可以与时序控制器170集成。 [0066] 时序控制器170可以控制扫描驱动器110、发射控制器120、数据驱动器130和解复用器控制器160。在实施例中，时序控制器170可以分别将扫描驱动器控制信号SCS和发射控制器控制信号ECS供应至扫描驱动器110和发射控制器120以控制其操作。 [0067] 在该实施例中，时序控制器170可以分别将数据驱动器控制信号DCS和解复用器控制信号MCS供应至数据驱动器130和解复用器控制器160以控制其操作。 [0068] 为了方便说明和图示，扫描驱动器110、发射控制器120、数据驱动器130、解复用器控制器160和时序控制器170单独并分开图示在图1中，但是并不限于此。可替代地，部件中的至少一些可以相互集成。 [0069] 第一电源ELVDD、第二电源ELVSS和第三电源VINT可以将电源电压提供至像素单元100中的像素PXL。在一个实施例中，例如，第一电源ELVDD可以是高电势电源，并且第二电源ELVSS可以是低电势电源。在一个实施例中，例如，第一电源ELVDD可以被设定为正电压，并且第二电源ELVSS可以被设定为负电压或接地电压。在该实施例中，第三电源VINT可以被设定为低于数据信号电压的电压。 [0070] 在实施例中，如图1中所示，像素行可以分别连接至扫描线S0至Sn，并且像素列可以分别连接至输出线O1至Oi。 [0071] 图2是图示根据本公开的实施例的解复用器的电路图。为了方便说明和图示，在图2中仅图示了第j个(j是自然数)解复用器DMj、第(j+1)个解复用器DMj+1、第j个像素列PRj、以及第(j+1)个像素列PRj+1，它们与传输从图1的数据驱动器130输出的数据信号的第j条输出线Oj和第(j+1)条输出线Oj+1相关。 [0072] 参照图1和图2，第j个解复用器DMj可以连接在第j条输出线Oj与第j条数据线Dja和Djb之间。第j条数据线Dja和Djb可以包括第一子数据线Dja和第二子数据线Djb。 [0073] 第j个解复用器DMj可以时间分割地传输从数据驱动器130输出并且通过第j条输出线Oj传输至第一子数据线Dja和第二子数据线Djb的数据信号。此外，第一子数据线Dja和第二子数据线Djb可以连接至构成像素列(即，第j个像素列PRj)的像素PXL。 [0074] 第一子数据线Dja可以连接至构成第j个像素列PRj的像素PXL中的一些像素，并且第二子数据线Djb可以连接至构成第j个像素列PRj的像素PXL的剩余像素。在一个实施例中，例如，构成第j个像素列PRj的像素PXL可以包括交替布置的第一像素PXL1和第二像素PXL2。在实施例中，第一像素PXL1可以连接至第一子数据线Dja，并且第二像素PXL2可以连接至第二子数据线Djb。 [0075] 第一像素PXL1和第二像素PXL2可以发射颜色彼此不同的光。在一个实施例中，例如，第一像素PXL1可以发射红色光，并且第二像素PXL2可以发射蓝色光。在可替代的实施例中，第一像素PXL1可以发射红色光，并且第二像素PXL2可以发射绿色光。 [0076] 第j个解复用器DMj可以包括用于传输数据信号的第一晶体管Mja和第二晶体管Mjb。 [0077] 第一晶体管Mja可以连接在第j条输出线Oj与第一子数据线Dja之间，并且第一晶体管Mja的导通‑断开操作可以由第一驱动信号Cd1控制。第二晶体管Mjb可以连接在第j条输出线Oj与第二子数据线Djb之间，并且第二晶体管Mjb的导通‑断开操作可以由第二驱动信号Cd2控制。 [0078] 在一个实施例中，例如，当供应第一驱动信号Cd1时，第一晶体管Mja可以导通，并且因此，第j条输出线Oj的数据信号被供应至第一子数据线Dja。在该实施例中，当供应第二驱动信号Cd2时，第二晶体管Mjb可以导通，并且因此，第j条输出线Oj的数据信号被供应至第二子数据线Djb。 [0079] 第一晶体管Mja和第二晶体管Mjb可以在彼此不同的时段中导通。在该实施例中，第一驱动信号Cd1的供应时段和第二驱动信号Cd2的供应时段可以彼此不重叠。 [0080] 在实施例中，第(j+1)个解复用器DMj+1可以连接在第(j+1)条输出线Oj+1与第(j+1)条数据线Dj+1a和Dj+1b之间。 [0081] 第(j+1)条数据线Dj+1a和Dj+1b可以包括第一子数据线Dj+1a和第二子数据线Dj+1b。 [0082] 第(j+1)个解复用器DMj+1可以时间分割地传输通过第(j+1)条输出线Oj+1传输至第一子数据线Dj+1a和第二子数据线Dj+1b的数据信号。在实施例中，第一子数据线Dj+1a和第二子数据线Dj+1b可以连接至构成像素列(即，第(j+1)个像素列PRj+1)的像素PXL。 [0083] 第一子数据线Dj+1a可以连接至构成第(j+1)个像素列PRj+1的像素PXL中的一些像素，并且第二子数据线Dj+1b可以连接至构成第(j+1)个像素列PRj+1的像素PXL的剩余像素。在一个实施例中，例如，构成第(j+1)个像素列PRj+1的像素PXL可以包括交替布置的第三像素PXL3和第四像素PXL4。在实施例中，第三像素PXL3可以连接至第二子数据线Dj+1b，并且第四像素PXL4可以连接至第一子数据线Dj+1a。 [0084] 第三像素PXL3和第四像素PXL4可以发射相同颜色的光，其不同于第一像素PXL1和第二像素PXL2所发射的光。在一个实施例中，例如，在第一像素PXL1发射红色光并且第二像素PXL2发射蓝色光的情况下，第三像素PXL3和第四像素PXL4可以均发射绿色光。在实施例中，在第一像素PXL1发射红色光并且第二像素PXL2发射绿色光的情况下，第三像素PXL3和第四像素PXL4可以均发射蓝色光。 [0085] 第(j+1)个解复用器DMj+1可以包括用于传输数据信号的第一晶体管Mj+1a和第二晶体管Mj+1b。 [0086] 第一晶体管Mj+1a可以连接在第(j+1)条输出线Oj+1与第一子数据线Dj+1a之间，并且第一晶体管Mj+1a的导通‑断开操作可以由第二驱动信号Cd2控制。第二晶体管Mj+1b可以连接在第(j+1)条输出线Oj+1与第二子数据线Dj+1b之间，并且第二晶体管Mj+1b的导通‑断开操作可以由第一驱动信号Cd1控制。 [0087] 在一个实施例中，例如，当供应第一驱动信号Cd1时，第二晶体管Mj+1b可以导通，并且因此，第(j+1)条输出线Oj+1的数据信号被供应至第二子数据线Dj+1b。在该实施例中，当供应第二驱动信号Cd2时，第一晶体管Mj+1a可以导通，并且因此，第(j+1)条输出线Oj+1的数据信号被供应至第一子数据线Dj+1a。 [0088] 第一晶体管Mj+1a和第二晶体管Mj+1b可以在彼此不同的时段中导通。在该实施例中，第一驱动信号Cd1的供应时段和第二驱动信号Cd2的供应时段可以彼此不重叠。 [0089] 在实施例中，如上所述，在连接至两个相邻像素列PRj和PRj+1的四条子数据线Dja、Djb、Dj+1a和Dj+1b之中彼此相邻的两条子数据线Djb和Dj+1a可以连接至相同像素行中的第二像素PXL2和第四像素PXL4。 [0090] 在连接至两个相邻像素列PRj和PRj+1的四条子数据线Dja、Djb、Dj+1a和Dj+1b之中彼此最远离定位的两条子数据线Dja和Dj+1b可以连接至相同像素行中的第一像素PXL1和第三像素PXL3。 [0091] 在连接至两个相邻像素列PRj和PRj+1的四条子数据线Dja、Djb、Dj+1a和Dj+1b之中彼此相邻的两条子数据线Djb和Dj+1a可以接收在相同的时段期间输入的数据信号。在实施例中，第j个解复用器DMj的第二晶体管Mjb和第(j+1)个解复用器DMj+1的第一晶体管Mj+1a可以在相同时段期间保持导通状态，并且第j个解复用器DMj的第二晶体管Mjb和第(j+1)个解复用器DMj+1的第一晶体管Mj+1a的导通‑断开可以由第二驱动信号Cd2控制。 [0092] 如果数据信号分别在不同时刻被供应至彼此相邻的两条子数据线Djb和Dj+1a，则在任意一条子数据线中生成的电压变化可以引起另一条子数据线的电压变化，并且因此，可以在另一条子数据线中出现不期望的耦合噪声。因此，在本公开的实施例中，数据信号在相同时刻被供应至彼此相邻的两条子数据线Djb和Dj+1a，使得可以移除或有效地防止耦合噪声。因此，在该实施例中，可以实现高质量图像。 [0093] 在实施例中，在连接至两个相邻像素列PRj和PRj+1的四条子数据线Dja、Djb、Dj+1a和Dj+1b之中彼此最远离定位的两条子数据线Dja和Dj+1b可以接收在相同时段期间输入的数据信号。在该实施例中，第j个解复用器的第一晶体管Mja和第(j+1)个解复用器DMj+1的第二晶体管Mj+1b可以在相同时段期间保持导通状态，并且第j个解复用器DMj的第一晶体管Mja和第(j+1)个解复用器DMj+1的第二晶体管Mj+1b的导通‑断开可以由第一驱动信号Cd1控制。 [0094] 图3是图示根据本公开的实施例的像素的电路图。为了方便说明和图示，在图3中主要图示彼此相邻定位的第j个像素列PRj和第(j+1)个像素列PRj+1。 [0095] 参照图3，第一像素PXL1可以包括像素电路以及有机发光二极管OLED。 [0096] 在第一像素PXL1中，有机发光二极管OLED的阳极电极可以连接至像素电路，并且有机发光二极管OLED的阴极电极可以连接至第二电源ELVSS。有机发光二极管OLED可以生成具有与从像素电路供应的电流量对应的预定亮度的光。供应至阳极电极以使得电流在有机发光二极管OLED中流动的第一电源ELVDD可以被设定为比第二电源ELVSS的电压高的电压。 [0097] 在第一像素PXL1中，像素电路可以控制从第一电源ELVDD经由有机发光二极管OLED流至第二电源ELVSS的、与数据信号对应的电流量。为此，像素电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、以及存储电容器Cst。 [0098] 在第一像素PXL1中，第一晶体管(驱动晶体管)T1的第一电极可以连接至第一节点N1，并且第一晶体管T1的第二电极可以连接至第六晶体管T6的第一电极。此外，第一晶体管T1的栅电极可以连接至第二节点N2。第一晶体管T1可以控制从第一电源ELVDD经由有机发光二极管OLED供应至第二电源ELVSS的、与存储在存储电容器Cst中的电压对应的电流量。 [0099] 在第一像素PXL1中，第二晶体管T2可以连接在第j条第一子数据线Dja与第一节点N1之间。此外，第二晶体管T2的栅电极可以连接至第k条扫描线Sk。当扫描信号被供应至第k条扫描线Sk时，第二晶体管T2可以导通以允许第j条第一子数据线Dja和第一节点N1彼此电连接。 [0100] 在第一像素PXL1中，第三晶体管T3可以连接在第一晶体管T1的第二电极与第二节点N2之间。此外，第三晶体管T3的栅电极可以连接至第k条扫描线Sk。当扫描信号被供应至第k条扫描线Sk时，第三晶体管T3可以导通以允许第一晶体管T1成为二极管连接，由此补偿第一晶体管T1的阈值电压。也就是说，第三晶体管T3可以是补偿第一晶体管T1的阈值电压的补偿晶体管。 [0101] 在第一像素PXL1中，第四晶体管T4可以连接在第二节点N2与第三电源VINT之间。此外，第四晶体管T4的栅电极可以连接至第(k‑1)条扫描线Sk‑1。当扫描信号被供应至第(k‑1)条扫描线Sk‑1时，第四晶体管T4可以导通以将第三电源VINT的电压供应至第二节点N2。 [0102] 在第一像素PXL1中，第五晶体管T5可以连接在第一电源ELVDD与第一节点N1之间。此外，第五晶体管T5的栅电极可以连接至第k条发射控制线Ek。当发射控制信号被供应至第k条发射控制线Ek时，第五晶体管T5可以关断，并且当不供应发射控制信号时可以导通。 [0103] 在第一像素PXL1中，第六晶体管T6可以连接在第一晶体管T1的第二电极与有机发光二极管OLED的阳极电极之间。此外，第六晶体管T6的栅电极可以连接至第k条发射控制线Ek。当发射控制信号被供应至第k条发射控制线Ek时，第六晶体管T6可以导通，并且当不供应发射控制信号时可以关断。 [0104] 在第一像素PXL1中，第七晶体管T7可以连接在有机发光二极管OLED的阳极电极与第三电源VINT之间。此外，第七晶体管T7的栅电极可以连接至第(k‑1)条扫描线Sk‑1。当扫描信号被供应至第(k‑1)条扫描线Sk‑1时，第七晶体管T7可以导通以将第三电源VINT的电压供应至有机发光二极管OLED的阳极电极。 [0105] 在可替代的实施例中，第一像素PXL1的第七晶体管T7的栅电极可以连接至第k条扫描线Sk或第(k+1)条扫描线Sk+1。 [0106] 在实施例中，第三电源VINT的电压可以被设定为低于数据信号的电压的电压。如果第三电源VINT的电压被供应至第一像素PXL1的有机发光二极管OLED的阳极电极，则第一像素PXL1的有机发光二极管OLED的寄生电容器放电。如果有机电容器放电，则可以改进像素PXL的黑色表达能力。 [0107] 在第一像素PXL1中，存储电容器Cst可以连接在第一电源ELVDD与第二节点N2之间。存储电容器Cst可以存储与数据信号对应的电压和第一晶体管T1的阈值电压。 [0108] 在第一像素PXL1中，晶体管T1、T2、T3、T4、T5、T6和T7中的每一个的第一电极可以被设定为源电极和漏电极中的任意一个，并且晶体管T1、T2、T3、T4、T5、T6和T7中的每一个的第二电极可以被设定为与第一电极不同的电极。在一个实施例中，例如，如果第一电极被设定为源电极，则第二电极可以被设定为漏电极。 [0109] 第二像素PXL2可以与第一像素PXL1交替地布置在相同的像素列或第j个像素列PRj中。第二像素PXL2可以具有类似于第一像素PXL1的电路配置的电路配置。 [0110] 在该实施例中，与第一像素PXL1相比，第二像素PXL2在下一个像素行中。因此，第二像素PXL2可以连接至第k条扫描线Sk、第(k+1)条扫描线Sk+1、以及第(k+1)条发射控制线Ek+1。 [0111] 在第二像素PXL2中，第二晶体管T2的栅电极和第三晶体管T3的栅电极可以连接至第(k+1)条扫描线Sk+1，第四晶体管T4的栅电极和第七晶体管T7的栅电极可以连接至第k条扫描线Sk，并且第五晶体管T5的栅电极和第六晶体管T6的栅电极可以连接至第(k+1)条发射控制线Ek+1。 [0112] 在实施例中，第二像素PXL2可以连接至第j条第二子数据线Djb。在该实施例中，第二像素PXL2的第二晶体管可以连接在第j条第二子数据线Djb与第一节点N1之间。 [0113] 第三像素PXL3可以具有类似于第一像素PXL1的电路配置的电路配置，并且被布置在与第一像素PXL1相同的像素行中。因此，在实施例中，第三像素PXL3可以连接至第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、以及第k条发射控制线Ek。然而，因为第三像素PXL3位于与第一像素PXL1不同的像素列PRj+1上，因此第三像素PXL3可以连接至第(j+1)条第二子数据线Dj+1b。在实施例中，第三像素PXL3的第二晶体管T2可以连接在第(j+1)条第二子数据线Dj+1b与第一节点N1之间。 [0114] 第四像素PXL4可以与第三像素PXL3交替地布置在相同的像素列(即第(j+1)个像素列PRj+1)上。第四像素PXL4可以具有类似于第三像素PXL3的电路配置的电路配置。然而，与第三像素PXL3相比，第四像素PXL4在下一个像素行中。因此，第四像素PXL4可以连接至第k条扫描线Sk、第(k+1)条扫描线Sk+1、以及第(k+1)条发射控制线Ek+1。在第四像素PXL4中，第二晶体管T2的栅电极和第三晶体管T3的栅电极可以连接至第(k+1)条扫描线Sk+1，第四晶体管T4的栅电极和第七晶体管T7的栅电极可以连接至第k条扫描线Sk，并且第五晶体管T5的栅电极和第六晶体管T6的栅电极可以连接至第(k+1)条发射控制线Ek+1。 [0115] 第四像素PXL4可以连接至第(j+1)条第一子数据线Dj+1a。在实施例中，第四像素PXL4的第二晶体管T2可以连接在第(j+1)条第一子数据线Dj+1a与第一节点N1之间。 [0116] 在实施例中，连接至彼此相邻的两个像素列(例如第j个像素列和第(j+1)个像素列)的四条子数据线Dja、Djb、Dj+1a和Dj+1b之中彼此相邻的两条子数据线Djb和Dj+1a可以连接至相同像素行中的像素。在该实施例中，连接至两个彼此相邻的像素列的四条子数据线Dja、Djb、Dj+1a和Dj+1b之中彼此最远离定位的两条子数据线Dja和Dj+1b可以连接至相同像素行中的像素。 [0117] 图4是图示在根据本公开的实施例的显示装置中第k个像素行、第(k+1)个像素行、第j个像素列、第(j+2)个像素列和第(j+3)个像素列中的像素的俯视图。图5是图示图4中所示的第k个像素行和第j个像素列中的像素的俯视图。图6是沿着图5的线I‑I’截取的剖视图。图7是沿着图5的线II‑II’截取的剖视图。图8是沿着图4的线III‑III’截取的剖视图。图9是沿着图4的线IV‑IV’截取的剖视图。 [0118] 参照图1至图9，显示装置的实施例可以包括基板SUB和布置在基板SUB上的像素。 [0119] 基板SUB可以包括透明绝缘材料，以使光能够通过其透射。基板SUB可以是刚性基板。在一个实施例中，例如，基板SUB可以是玻璃基板、石英基板、玻璃陶瓷基板和水晶玻璃基板中的一种。 [0120] 在可替代的实施例中，基板SUB可以是柔性基板。在该实施例中，基板SUB可以是包括聚合物有机材料的膜基板和塑料基板中的一种。在一个实施例中，例如，基板SUB可以包括选自聚苯乙烯、聚乙烯醇、聚甲基苯烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚乙烯萘亚甲酸酯、聚对苯二甲酸乙酯、聚苯硫醚、多芳基化合物、聚酰亚胺(“PI”)、聚碳酸酯、三醋酸纤维素和醋酸纤维素丙酸酯中的至少一种。然而，构成基板SUB的材料可以有不同的变化。在一个可替代的实施例中，例如，基板SUB可以包括纤维增强塑料(“FRP”)。 [0121] 像素PXL可以沿着在第一方向DR1上延伸的多个像素行以及在与像素行交叉的第二方向DR2上延伸的多个像素列以矩阵形式设置。在该实施例中，像素可以包括在第一方向DR1上设置的像素PXL，并且包括在第二方向DR2上设置的像素PXL。 [0122] 像素PXL可以包括第一像素PXL1、第二像素PXL2、第三像素PXL3和第四像素PXL4。第一像素PXL1可以是布置在第k个像素行和第j个像素列中的像素，第二像素PXL2可以是布置在第(k+1)个像素行和第j个像素列中的像素，第三像素PXL3可以是布置在第k个像素行和第(j+1)个像素列中的像素，并且第四像素PXL4可以是布置在第(k+1)个像素行和第(j+ 1)个像素列中的像素。 [0123] 像素PXL可以连接至扫描线SK‑1、Sk和Sk+1，数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b，发射控制线Ek和Ek+1，电源线PL，以及初始化电源线IPL。 [0124] 扫描线Sk‑1、Sk和Sk+1可以在第一方向DR1上延伸。扫描线Sk‑1、Sk和Sk+1可以包括沿着第二方向DR2顺序地设置的第(k‑1)条扫描线Sk‑1、第k条扫描线Sk和第(k+1)条扫描线Sk+1。扫描线SK‑1、Sk和Sk+1可以接收将要通过其传输的扫描信号。在一个实施例中，例如，第(k‑1)条扫描线Sk‑1可以接收第(k‑1)个扫描信号。第(k‑1)条扫描线Sk‑1可以通过第(k‑1)个扫描信号初始化第k个像素行中的像素PXL。第k条扫描线Sk可以接收第k个扫描信号。第(k+1)条扫描线Sk+1可以接收第(k+1)个扫描信号。 [0125] 数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b可以在第二方向DR2上延伸。数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b可以包括沿着第一方向DR1顺序地设置的第j条数据线Dja和Djb、第(j+1)条数据线Dj+1a和Dj+1b、第(j+2)条数据线Dj+2a和Dj+2b、以及第(j+3)数据线Dj+3a和Dj+3b。 [0126] 第j条数据线Dja和Djb、第(j+1)条数据线Dj+1a和Dj+1b、第(j+2)条数据线Dj+2a和Dj+2b、以及第(j+3)条数据线Dj+3a和Dj+3b可以分别包括第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a，以及第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b。第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a、以及第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b可以分别布置在像素列的两侧处。在一个实施例中，例如，第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a可以分别布置在像素列的一侧处，并且第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b可以分别布置在像素列的另一侧处。 [0127] 发射控制线Ek和Ek+1可以在第一方向上延伸。第k条发射控制线Ek可以布置在第k条扫描线Sk之间，以与第k条扫描线Sk间隔开。第(k+1)条发射控制线Ek+1可以布置在第(k+1)条扫描线Sk+1之间，以与第(k+1)条扫描线Sk+1间隔开。发射控制线Ek和Ek+1可以接收向其供应的发射控制信号。 [0128] 电源线PL可以与数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b间隔开。在一个实施例中，例如，电源线PL可以布置在第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a与第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b之间。电源线PL可以接收向其供应的第一电源ELVDD和第二电源ELVSS中的一个，例如第一电源ELVDD。在该实施例中，像素PXL中的电源线PL可以与在第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a与第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b之间的像素PXL交叉。 [0129] 初始化电源线IPL可以沿着第一方向DR1延伸。初始化电源线IPL在第k个像素行上的像素PXL与第(k+1)个像素行中的像素PXL之间。初始化电源线IPL可以接收向其供应的初始化电源VINT。 [0130] 在下文中，将详细描述布置在第k个像素行和第j个像素列中的第一像素PXL1。 [0131] 第一像素PXL1可以连接至第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、第j条数据线Dja和Djb的第一子数据线Dja、第k条发射控制线Ek、电源线PL、以及初始化电源线IPL。 [0132] 在该实施例中，第一像素PXL1可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst、以及显示元件OLED。 [0133] 第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、以及第一漏电极DE1。 [0134] 第一栅电极GE1可以连接至第三晶体管T3的第三漏电极DE3以及第四晶体管T4的第四漏电极DE4。第一像素PXL1可以进一步包括将第一栅电极GE1与第三漏电极DE3和第四漏电极DE4连接的连接线CNL。连接线CNL的一端可以通过第一接触孔CH1连接至第一栅电极GE1，并且连接线CNL的另一端可以通过第二接触孔CH2连接至第三漏电极DE3和第四漏电极DE4。因此，连接线CNL可以将第一晶体管T1的第一栅电极GE1连接至第三晶体管T3的第三漏电极DE3。 [0135] 在本公开的实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以包括未采用杂质掺杂或采用杂质掺杂的半导体层或者可以由未采用杂质掺杂或采用杂质掺杂的半导体层形成。在一个实施例中，例如，第一源电极SE1和第一漏电极DE1可以包括采用杂质掺杂的半导体层或者可以由采用杂质掺杂的半导体层形成，并且第一有源图案ACT1可以包括未采用杂质掺杂的半导体层或者可以由未采用杂质掺杂的半导体层形成。 [0136] 第一有源图案ACT1具有在预定方向上延伸的条状。在实施例中，如图5中所示，第一有源图案ACT1可以具有其中第一有源图案ACT1沿着延伸方向弯曲的弯曲形状。当在基板SUB的厚度方向上从顶视图或俯视图观看时，第一有源图案ACT1可以与第一栅电极GE1重叠。因为第一有源图案ACT1具有弯曲形状，其被数次弯曲或弯折，因此可以显著增大第一晶体管T1的沟道区域的长度。因此，可以扩宽供应至第一晶体管T1的栅极电压的驱动范围。因此，可以精确地控制要从有机发光二极管OLED发射的光的灰度。 [0137] 第一源电极SE1可以连接至第一有源图案ACT1的一端。第一源电极SE1可以连接至第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接至第一有源图案ACT1的另一端。第一漏电极DE1可以连接至第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。 [0138] 第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2、以及第二漏电极DE2。 [0139] 第二栅电极GE2可以连接至第k条扫描线Sk。第二栅电极GE2可以由第k条扫描线Sk的一部分限定，或者可以由第k条扫描线Sk的突出部分限定。在本公开的实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以包括未采用杂质掺杂或采用杂质掺杂的半导体层或者可以由未采用杂质掺杂或采用杂质掺杂的半导体层形成。在一个实施例中，例如，第二源电极SE2和第二漏电极DE2可以包括采用杂质掺杂的半导体层或者可以由采用杂质掺杂的半导体层形成，并且第二有源图案ACT2可以包括未采用杂质掺杂的半导体层或者可以由未采用杂质掺杂的半导体层形成。第二有源图案ACT2对应于与第二栅电极GE2重叠的一部分。第二源电极SE2的一端可以连接至第二有源图案ACT2。第二源电极SE2的另一端可以通过第六接触孔CH6连接至数据线Dja。第二漏电极DE2的一端可以连接至第二有源图案ACT2。第二漏电极DE2的另一端可以连接至第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。 [0140] 第三晶体管T3可以具有双栅结构以防止泄露电流。在该实施例中，第三晶体管T3可以包括第一第三晶体管T3a和第二第三晶体管T3b。第一第三晶体管T3a可以包括第一第三栅电极GE3a、第一第三有源图案ACT3a、第一第三源电极SE3a、和第一第三漏电极DE3a。第二第三晶体管T3b可以包括第二第三栅电极GE3b、第二第三有源图案ACT3b、第二第三源电极SE3b和第二第三漏电极DE3b。在下文中，第一第三栅电极GE3a和第二第三栅电极GE3b共同称作第三栅电极GE3，第一第三有源图案ACT3a和第二第三有源图案ACT3b共同称作第三有源图案ACT3，第一第三源电极SE3a和第二第三源电极SE3b共同称作第三源电极SE3，并且第一第三漏电极DE3a和第二第三漏电极DE3b共同称作第三漏电极DE3。 [0141] 第三栅电极GE3可以连接至第k条扫描线Sk。第三栅电极GE3可以由第k条扫描线Sk的一部分限定，或者可以由第k条扫描线Sk的突出部分限定。在一个实施例中，例如，第一第三栅电极GE3a可以由第k条扫描线Sk的一部分限定，并且第二第三栅电极GE3b可以由第k条扫描线Sk的突出部分限定。 [0142] 第三有源图案ACT3、第三源电极SE3和第三漏电极DE3可以包括未采用杂质掺杂或采用杂质掺杂的半导体层或者可以由未采用杂质掺杂或采用杂质掺杂的半导体层形成。在一个实施例中，例如，第三源电极SE3和第三漏电极DE3可以包括采用杂质掺杂的半导体层或者可以由采用杂质掺杂的半导体层形成，并且第三有源图案ACT3可以包括未采用杂质掺杂的半导体层或者可以由未采用杂质掺杂的半导体层形成。第三有源图案ACT3对应于与第三栅电极GE3重叠的一部分。第三源电极SE3的一端可以连接至第三有源图案ACT3。第三源电极SE3的另一端可以连接至第一晶体管T1的第一漏电极DE1以及第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以连接至第三有源图案ACT3。第三漏电极DE3的另一端可以连接至第四晶体管T4的第四漏电极DE4。在该实施例中，第三漏电极DE3可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接至第一晶体管T1的第一栅电极GE1。 [0143] 第四晶体管T4可以具有双栅结构以防止泄露电流。在该实施例中，第四晶体管T4可以包括第一第四晶体管T4a和第二第四晶体管T4b。第一第四晶体管T4a可以包括第一第四栅电极GE4a、第一第四有源图案ACT4a、第一第四源电极SE4a和第一第四漏电极DE4a，并且第二第四晶体管T4b可以包括第二第四栅电极GE4b、第二第四有源图案ACT4b、第二第四源电极SE4b和第二第四漏电极DE4b。在下文中，第一第四栅电极GE4a和第二第四栅电极GE4b共同称作第四栅电极GE4，第一第四有源图案ACT4a和第二第四有源图案ACT4b共同称作第四有源图案ACT4，第一第四源电极SE4a和第二第四源电极SE4b共同称作第四源电极SE4，并且第一第四漏电极DE4a和第二第四漏电极DE4b共同称作第四漏电极DE4。 [0144] 第四栅电极GE4可以连接至第(k‑1)条扫描线Sk‑1。第四栅电极GE4可以由第(k‑1)条扫描线Sk‑1的一部分限定，或者可以由第(k‑1)条扫描线Sk‑1的突出部分限定。在一个实施例中，例如，第一第四栅电极GE4a和第二第四栅电极GE4b可以被提供作为第(k‑1)条扫描线Sk‑1的一部分。 [0145] 第四有源图案ACT4、第四源电极SE4和第四漏电极DE4可以包括未采用杂质掺杂或采用杂质掺杂的半导体层或者可以由未采用杂质掺杂或采用杂质掺杂的半导体层形成。在一个实施例中，例如，第四源电极SE4和第四漏电极DE4可以包括采用杂质掺杂的半导体层或者可以由采用杂质掺杂的半导体层形成，并且第四有源图案ACT4可以包括未采用杂质掺杂的半导体层或者可以由未采用杂质掺杂的半导体层形成。第四有源图案ACT4对应于与第四栅电极GE4重叠的一部分。 [0146] 第四源电极SE4的一端可以连接至第四有源图案ACT4。第四源电极SE4的另一端可以连接至初始化电源线IPL以及第七晶体管T7的第七漏电极DE7。辅助连接线AUX可以布置在第四源电极SE4与初始化电源线IPL之间。辅助连接线AUX的一端可以通过第九接触孔CH9连接至第四源电极SE4。辅助连接线AUX的另一端可以通过第八接触孔CH8连接至初始化电源线IPL。第四漏电极DE4的一端可以连接至第四有源图案ACT4。第四漏电极DE4的另一端可以连接至第三晶体管T3的第三漏电极DE3。在该实施例中，第四漏电极DE4可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1连接至第一晶体管T1的第一栅电极GE1。 [0147] 第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5、以及第五漏电极DE5。 [0148] 第五栅电极GE5可以连接至第k条发射控制线Ek。第五栅电极GE5可以由第k条发射控制线Ek的一部分限定，或者可以由第k条发射控制线Ek的突出部分限定。第五有源图案ACT、第五源电极SE5和第五漏电极DE5可以包括未采用杂质掺杂或采用杂质掺杂的半导体层或者可以由未采用杂质掺杂或采用杂质掺杂的半导体层形成。在一个实施例中，例如，第五源电极SE5和第五漏电极DE5可以包括采用杂质掺杂的半导体层或者可以由采用杂质掺杂的半导体层形成，并且第五有源图案ACT5可以包括未采用杂质掺杂的半导体层或者可以由未采用杂质掺杂的半导体层形成。第五有源图案ACT5对应于与栅电极GE5重叠的一部分。第五源电极SE5的一端可以连接至第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔CH5连接至电源线PL。第五漏电极DE5的一端可以连接至第五有源图案ACT5。第五漏电极DE5的另一端可以连接至第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。 [0149] 第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6、以及第六漏电极DE6。 [0150] 第六栅电极GE6可以连接至第k条发射控制线Ek。第六栅电极GE6可以由第k条发射控制线Ek的一部分限定，或者可以由第k条发射控制线Ek的突出部分限定。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以包括未采用杂质掺杂或采用杂质掺杂的半导体层或者可以由未采用杂质掺杂或采用杂质掺杂的半导体层形成。在一个实施例中，例如，第六源电极SE6和第六漏电极DE6可以包括采用杂质掺杂的半导体层或者可以由采用杂质掺杂的半导体层形成，并且第六有源图案ACT6可以包括未采用杂质掺杂的半导体层或者可以由未采用杂质掺杂的半导体层形成。第六有源图案ACT6对应于与第六栅电极GE6重叠的一部分。第六源电极SE6的一端可以连接至第六有源图案ACT6。第六源电极SE6的另一端可以连接至第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以连接至第六有源图案ACT6。第六漏电极DE6的另一端可以连接至第七晶体管T7的第七源电极SE7。 [0151] 第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7、以及第七漏电极DE7。 [0152] 第七栅电极GE7可以连接至第(k‑1)条扫描线Sk‑1。第七栅电极GE7可以由第(k‑1)条扫描线Sk‑1的一部分限定，或者可以由第(k‑1)条扫描线Sk‑1的突出部分限定。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以包括未采用杂质掺杂或采用杂质掺杂的半导体层或者可以由未采用杂质掺杂或采用杂质掺杂的半导体层形成。在一个实施例中，例如，第七源电极SE7和第七漏电极DE7可以包括采用杂质掺杂的半导体层或者可以由采用杂质掺杂的半导体层形成，并且第七有源层ACT7可以包括未采用杂质掺杂的半导体层或者由未采用杂质掺杂的半导体层形成。第七有源图案ACT7对应于与第七栅电极GE7重叠的一部分。第七源电极SE7的一端可以连接至第七有源图案ACT7。第七源电极SE7的另一端可以连接至在第(k‑1)个像素行上的像素的第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接至第七有源图案ACT7。第七漏电极DE7的另一端可以连接至初始化电源线IPL。此外，第七漏电极DE7可以连接至第四晶体管T4的第四源电极SE4。第七漏电极DE7可以通过辅助连接线AUX、第八接触孔CH8和第九接触孔CH9连接至第四晶体管T4的第四源电极SE4。 [0153] 存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以由第一晶体管T1的第一栅电极GE1限定。 [0154] 上电极UE与第一栅电极GE1重叠，并且当从顶视图观看时可以覆盖下电极LE。因为加宽了上电极UE和下电极LE的重叠区域，因此可以增大存储电容器Cst的电容。上电极UE可以在第一方向DR1上延伸。在本公开的实施例中，与第一电源ELVDD具有相同电平的电压可以供应至上电极UE。在包括第一接触孔CH1的区域的一部分处，开口被限定在上电极UE中，第一栅电极GE1和连接线CNL通过第一接触孔CH1彼此接触。 [0155] 显示元件OLED可以包括第一电极AD、第二电极CD、以及布置在第一电极AD与第二电极CD之间的发射层EML。 [0156] 第一电极AD可以布置在与第一像素PXL1的发光区域对应的区域中。第一像素PXL1的发光区域可以与第一电极AD重叠。第一电极AD可以通过第七接触孔CH7、第十接触孔CH10和第十二接触孔CH12连接至第六晶体管T6的第六漏电极DE6。第一桥接图案BRP1可以布置在第七接触孔CH7和第十接触孔CH10之间。第二桥接图案BRP2可以布置在第十接触孔CH10和第十二接触孔CH12之间。第一桥接图案BRP1和第二桥接图案BRP2可以将第一电极AD连接至第六漏电极DE6。 [0157] 第(k+1)个像素行和第j个像素列中的第二像素PXL2、第k个像素行和第(j+1)个像素列中的第三像素PXL3、以及第(k+1)个像素行和第(j+1)个像素列中的第四像素PXL4可以具有类似于第一像素PXL1的结构的结构，除了与其相连的数据线、扫描线和发射控制线之外。 [0158] 第二像素PXL2可以连接至第k条扫描线Sk、第(k+1)条扫描线Sk+1、第j条数据线Dja和Djb之中的第二子数据线Djb、第(k+1)条发射控制线Ek+1、电源线PL、以及初始化电源线IPL。 [0159] 第三像素PXL3可以连接至第(k‑1)条扫描Sk‑1、第k条扫描线Sk、第(j+1)条数据线Dj1+a和Dj+1b之中的第二子数据线Dj+1b、第k条发射控制线Ek、电源线PL、以及初始化电源线IPL。 [0160] 第四像素PXL4可以连接至第k条扫描线Sk、第(k+1)条扫描线Sk+1、第(j+1)条数据线Dj+1a和Dj+1b之中的第一子数据线Dj+1a、第(k+1)条发射控制线Ek+1、电源线PL、以及初始化电源线IPL。 [0161] 在下文中，将参照图4至图9，按照堆叠顺序更详细描述第一像素PXL1的实施例的结构。 [0162] 半导体图案可以布置在基板SUB上。半导体图案可以包括第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7、以及第一漏电极DE1至第七漏电极DE7。半导体图案可以包括半导体材料。 [0163] 缓冲层(未示出)可以布置在基板SUB与半导体图案之间。 [0164] 缓冲层可以有效地防止杂质从基板SUB扩散至第一有源图案ACT1至第七有源图案ACT7中。缓冲层可以具有单层结构，或包括至少两层的多层结构。缓冲层可以包括有机绝缘层和无机绝缘层中的至少一个。有机绝缘层可以包括有机绝缘材料，以使得光能够通过其透射。无机绝缘层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。在实施例中，在缓冲层包括多个层的情况下，层可以包括相同材料或包括不同材料。在一个实施例中，例如，无机绝缘层可以包括包含氧化硅的第一层和包含氮化硅的第二层。 [0165] 栅极绝缘层GI可以布置在基板SUB上，以覆盖半导体图案。 [0166] 栅极绝缘层GI可以包括有机绝缘层和无机绝缘层中的至少一个。有机绝缘层可以包括有机绝缘材料，以使光能够通过其透射。在一个实施例中，例如，有机绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺(“PA”)树脂、PI树脂、非饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(“BCB”)树脂中的至少一种。无机绝缘层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。 [0167] 第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、第k条发射控制线Ek、以及第一栅电极GE1至第七栅电极GE7可以布置在栅极绝缘层GI上。第一栅电极GE1的一部分可以限定存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第k条扫描线Sk整体地形成为单个单一单元。第四栅电极GE4和第七栅电极GE7可以与第(k‑1)条扫描线Sk‑1整体地形成为单个单一单元。第五栅电极GE5和第六栅电极GE6可以与第k条发射控制线Ek整体地形成为单个单一单元。 [0168] 第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、第k条发射控制线Ek、以及第一栅电极GE1至第七栅电极GE7可以包括金属材料。在一个实施例中，例如，第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、第k条发射控制线Ek、以及第一栅电极GE1至第七栅电极GE7可以包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、钴(Co)中的至少一种以及其合金。第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、第k条发射控制线Ek、以及第一栅电极GE1至第七栅电极GE7可以具有单层结构，但是本公开不限于此。在一个可替代的实施例中，例如，第(k‑ 1)条扫描线Sk‑1、第k条扫描线Sk、第k条发射控制线Ek、以及第一栅电极GE1至第七栅电极GE7可以具有多层结构，其中包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、钴(Co)中的至少一种以及其合金的两个层或多个层一个接一个地堆叠。 [0169] 第一层间绝缘层IL1可以布置在基板SUB上，以覆盖第(k‑1)条扫描Sk‑1。第一层间绝缘层IL1可以包括聚硅氧烷、氧化硅、氮化硅和氮氧化硅中的至少一种。 [0170] 存储电容器Cst的上电极UE以及初始化电源线IPL可以布置在第一层间绝缘层IL1上。当从顶视图观看时，上电极UE可以与下电极LE重叠。上电极UE与下电极LE的重叠部分可以构成具有第一层间绝缘层IL1插入其间的存储电容器Cst。上电极UE和初始化电源线IPL可以具有单层或多层结构，包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、钴(Co)中的至少一种以及其任意合金。 [0171] 第二层间绝缘层IL2可以布置在基板SUB上，以覆盖上电极UE和初始化电源线IPL。 [0172] 第二层间绝缘层IL2可以包括无机绝缘层和有机绝缘层中的至少一种。在一个实施例中，例如，第二层间绝缘层IL2可以包括至少一个无机绝缘层。无机绝缘层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。在实施例中，第二层间绝缘层ILL2可以包括至少一个有机绝缘层。有机绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、PA树脂、PI树脂、非饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和BCB树脂中的至少一种。在实施例中，第二层间绝缘层IL2可以具有包括至少一个无机绝缘层和至少一个有机绝缘层的多层结构。 [0173] 第一导电图案可以布置在第二层间绝缘层IL2上。第一导电图案可以包括第j条数据线Dja和Djb、第(j+1)条数据线Dj+1a和Dj+1b、第(j+2)条数据线Dj+2a和Dj+2b、第(j+3)条数据线Dj+3a和Dj+3b、连接线CNL、辅助连接线AUX、第一桥接图案BRP1、以及电源线PL的第一电源供应线PL1。 [0174] 第j条数据线Dja和Djb、第(j+1)条数据线Dj+1a和Dj+1b、第(j+2)条数据线Dj+2a和Dj+2b、以及第(j+3)条数据线Dj+3a和Dj+3b可以通过第六接触孔CH6连接至第二源电极SE2，第六接触孔CH6通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。 [0175] 在实施例中，第j条数据线Dja和Djb、第(j+1)条数据线Dj+1a和Dj+1b、第(j+2)条数据线Dj+2a和Dj+2b、以及第(j+3)条数据线Dj+3a和Dj+3b全部可以布置在第二层间绝缘层IL2上，但是本公开不限于此。可替代地，数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b中的一些数据线可以布置在第二层间绝缘层IL2上，而数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b中的其余数据线可以布置在稍后将描述的第三层间绝缘层IL3上。 [0176] 在一个实施例中，例如，第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a以及第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b可以分别布置在不同层中。在实施例中，在彼此相邻的两个像素列之间彼此相邻的第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a以及第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b可以布置在相同层中，这将稍后更详细描述。提供在第j个像素列与第(j+ 1)个像素列之间以及在第(j+2)个像素列与第(j+3)个像素列之间的第一子数据线Dj+1a和Dj+3a以及第二子数据线Djb和Dj+2b可以布置在第三层间绝缘层IL3上。布置在第(j+1)个像素列的相反方向上的第j个像素列的一侧处、布置在第(j+1)个像素列与(j+2)个像素列之间、以及布置在第(j+2)个像素列的相反方向上的第(j+3)个像素列的一侧处的第一子数据线Dja和Dj+2a以及第二子数据线Dj+1b和Dj+3b可以布置在第二层间绝缘层IL2上。 [0177] 在该实施例中，第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a可以布置在第二层间绝缘层IL2上，并且第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b可以提供在第三层间绝缘层IL3上。 [0178] 连接线CNL的一端可以通过第一接触孔CH1连接至第一栅电极GE1，第一接触孔CH1通过第一层间绝缘层IL1和第二层间绝缘层IL2限定。在该实施例中，连接线CNL的另一端可以通过第二接触孔CH2连接至第三漏电极DE3和第四漏电极DE4，第二接触孔CH2通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2限定。 [0179] 辅助连接线AUX可以通过第八接触孔CH8连接至初始化电源线IPL，第八接触孔CH8通过第二层间绝缘层IL2来限定。在该实施例中，辅助连接线AUX可以通过第九接触孔CH9连接至第四源电极SE4和第七漏电极DE7，第九接触孔CH9通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。 [0180] 第一桥接图案BRP1可以是由将第六漏电极DE6连接至第一电极AD、在第六漏电极DE6与第一电极AD之间的介质限定的图案。第一桥接图案BRP1可以通过第七接触孔CH7连接至第六漏电极DE6和第一源电极SE1，第七接触孔CH7通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。 [0181] 第一电源供应线PL1可以基本上在一个方向上延伸，并且第一电源供应线PL1的一部分可以具有弯曲形状。第一电源供应线PL1可以通过第五接触孔CH5连接至第五源电极SE5，第五接触孔CH5通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。在该实施例中，第一电源供应线PL1可以通过第三接触孔CH3连接至上电极UE，第三接触孔CH3通过第二层间绝缘层IL2来限定。 [0182] 第三层间绝缘层IL3可以布置在基板SUB上，以覆盖第一导电图案。第三层间绝缘层IL3可以包括布置在基板SUB上以覆盖第一导电图案的第一绝缘层IL31，以及布置在第一绝缘层IL31上的第二绝缘层IL32。在一个实施例中，例如，第一绝缘层IL31可以包括聚硅氧烷、氧化硅、氮化硅和氮氧化硅中的至少一种。第二绝缘层IL32可以包括有机绝缘材料。在一个实施例中，例如，第二绝缘层IL32可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、PA树脂、PI树脂、非饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和BCB树脂中的至少一种。 [0183] 第二导电图案可以布置在第三层间绝缘层IL3上。第二导电图案可以包括电源线PL的第二电源供应线PL2、延伸区域CPP、以及第二桥接图案BRP2。第二桥接图案BRP2可以通过第十接触孔CH10连接至第一桥接图案BRP1，第十接触孔CH10通过第一绝缘层IL31和第二绝缘层IL32来限定。 [0184] 第二电源供应线PL2的至少一部分可以与第一电源供应线PL1重叠。第二电源供应线PL2可以通过第十一接触孔CH11连接至第一电源供应线PL1，第十一接触孔CH11通过第一绝缘层IL31和第二绝缘层IL32来限定。因此，电源线PL可以包括第一电源供应线PL1和第二电源供应线PL2。 [0185] 延伸区域CPP可以具有从第二电源供应线PL2的一部分延伸的形状，或者可以由来自第二电源供应线PL2的延伸部分来限定。延伸区域CPP可以与每个像素PXL的第一晶体管T1的至少一部分重叠。在一个实施例中，例如，延伸区域CPP可以与第一晶体管T1的第一栅电极GE1重叠。在实施例中，延伸区域CPP可以与连接线CNl重叠。 [0186] 因为延伸区域CPP具有从第二电源供应线PL2延伸的形状或者由来自第二电源供应线PL2的延伸部分限定，因此延伸区域CPP可以被供应与第二电源供应线PL2相同的电源。因此，延伸区域CPP可以被供应具有固定或恒定电压的第一电源ELVDD。因此，延伸区域CPP可以有效地防止在第一晶体管T1与第一子数据线Dja和第二子数据线Djb之间的耦合。 [0187] 寄生电容器可以形成在第一晶体管T1与第一子数据线Dja和第二子数据线Djb之间，并且由于寄生电容器的寄生电容，在第一子数据线Dja与第一晶体管T1之间或者第二子数据线Djb与第一晶体管T1之间可以出现串扰。在本发明的实施例中，延伸区域CPP有效地防止第一晶体管T1与第一子数据线Dja和第二子数据线Djb之间的耦合，使得可以减小寄生电容器的在第一晶体管T1与第一子数据线Dja和第二子数据线Djb之间的寄生电容。因此，在该实施例中，减小了寄生电容，并且由此减少了在第一晶体管T1与第一子数据线Dja和第二子数据线Djb之间的串扰。 [0188] 在本发明的实施例中，延伸区域CPP可以与第三晶体管T3的至少一部分(例如第二第三晶体管T3b)重叠。在该实施例中，在延伸区域CPP与第二第三晶体管T3b重叠的情况下，有效地防止了通过外部光入射至第二第三晶体管T3b中而从第三晶体管T3生成的泄漏电流。 [0189] 第二电源供应线PL2可以通过电源连接线PLM连接至在相邻像素列上的第二电源供应线PL2。 [0190] 第四层间绝缘层IL4可以布置在第三层间绝缘层IL3上，以覆盖第二导电图案。 [0191] 第四层间绝缘层IL4可以包括有机绝缘材料。在一个实施例中，例如，第四层间绝缘层IL4可以包括光致抗蚀剂、聚丙烯酸酯树脂、环氧树脂、酚醛树脂、PA树脂、PI树脂、非饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和BCB树脂中的至少一种。 [0192] 显示元件OLED可以布置在第四层间绝缘层IL4上。显示元件OLED可以包括第一电极AD、第二电极CD、以及布置在第一电极AD与第二电极CD之间的发射层EML。 [0193] 第一电极AD可以布置在第四层间绝缘层IL4上。第一电极AD可以通过第十二接触孔CH12连接至第二桥接图案BRP2，第十二接触孔CH12通过第四层间绝缘层IL4来限定。因此，第一电极AD可以电连接至第一桥接图案BRP1。因为第一桥接图案BRP1通过第七接触孔CH7连接至第六漏电极DE6，因此第一电极AD可以电连接至第六漏电极DE6。 [0194] 限定了发光区域以对应于每个像素PXL的像素限定层PDL可以布置在基板SUB上，以覆盖第一电极AD等。像素限定层PDL可以通过其暴露第一电极AD的顶表面，并且可沿着像素PXL的外周从基板SUB突起。 [0195] 发射层EML可以布置在由像素限定层PDL所围绕的发光区域中，并且第二电极CD可以布置在发射层EML上。覆盖第二电极CD的封装层SLM可以布置在第二电极CD上。 [0196] 第一电极AD和第二电极CD中的一个可以是阳极电极，并且第一电极AD和第二电极CD中的另一个可以是阴极电极。在一个实施例中，例如，第一电极AD可以是阳极电极，并且第二电极CD可以是阴极电极。 [0197] 在实施例中，第一电极AD和第二电极CD中的至少一个可以是透射电极。在实施例中，在显示元件OLED是底部发射有机发光二极管的情况下，第一电极AD可以是透射电极，并且第二电极CD是反射电极。在可替代的实施例中，在显示元件OLED是顶部发射有机发光二极管的情况下，第一电极AD可以是反射电极，并且第二电极CD可以是透射电极。在另一可替代的实施例中，在显示元件OLED是双发射有机发光二极管的情况下，第一电极AD和第二电极CD中的两者都可以是透射式电极。在下文中，为了方便描述，在显示元件OLED是顶部发射有机发光二极管并且第一电极AD是阳极电极的情况下，将详细描述实施例。 [0198] 第一电极AD可以包括能够反射光的反射层(未示出)以及布置在反射层的顶部或底部上的透明导电层(未示出)。透明导电层和反射层中的至少一个可以电连接至第六漏电极DE6。 [0199] 反射层可以包括能够反射光的材料。在一个实施例中，例如，反射层可以包括选自铝(Al)、银(Ag)、铬(Cr)、钼(Mo)、铂(Pt)、镍(Ni)中的至少一种以及其合金。 [0200] 透明导电层可以包括透明导电氧化物。在一个实施例中，例如，透明导电层可以包括选自氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化铝锌(“AZO”)、掺镓氧化锌(“GZO”)、氧化锌锡(“ZTO”)、氧化镓锡(“GTO”)、以及掺氟氧化锡(“FTO”)中的至少一种的透明导电氧化物。 [0201] 像素限定层PDL可以包括有机绝缘材料。在一个实施例中，例如，像素限定层PDL可以包括聚苯乙烯、聚甲基丙烯酸甲酯(“PMMA”)、聚丙烯腈(“PAN”)、PA、PI、聚芳醚(“PAE”)、杂环聚合物、聚对二甲苯、环氧树脂、BCB、硅氧烷基树脂和硅烷基树脂中的至少一种。 [0202] 发射层EML可以布置在第一电极AD的暴露表面上。发射层EML可以具有至少包括光生成层(“LGL”)的多层薄膜结构。在一个实施例中，例如，发射层EML可以包括用于注入空穴的空穴注入层(“HIL”)、具有高空穴传输特性的空穴传输层(“HTL”)、用于抑制未能在LGL中组合的空穴的移动的空穴阻挡层(“HBL”)、平滑地将电子传输至LGL的电子传输层(“ETL”)、以及用于注入电子的电子注入层(“EIL”)，HTL用于通过抑制未能在LGL中组合的电子的移动而提高空穴和电子复合的机会，LGL用于通过所注入电子和空穴的复合而发光。在发射层EML中，HIL、HTL、HBL、ETL和EIL可以是共同布置在彼此相邻的第一像素PXL1至第四像素PXL4中的公共层。 [0203] 第二电极CD可以是半透射反射层。在一个实施例中，例如，第二电极CD可以是具有厚度的薄金属层，该厚度被确定以允许光通过要被透射的发射层EML发射。第二电极CD可以通过其透射从发射层EML发射的光的一部分，并且可以反射从发射层EML发射的光的剩余部分。 [0204] 第二电极CD可以包括比透明导电层具有更低功函数的材料。在一个实施例中，例如，第二电极CD可以包括钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)中的至少一种以及其合金。 [0205] 从发射层EML发射的光的一部分可以不通过第二电极CD透射，并且从第二电极CD反射的光可以再次从反射层被反射。因此，从发射层EML发射的光可以在反射层和第二电极CD之间共振。可以通过光的共振而改进显示元件OLED的光提取效率。 [0206] 可以基于从发射层EML发射的光的颜色而确定反射层与第二电极CD之间的距离。在实施例中，取决于从发射层EML发射的光的颜色，可以调节反射层与第二电极CD之间的距离以对应于共振距离。 [0207] 封装层SLM可以有效地防止氧和湿气渗透至有机发光二极管OLED中。封装层SLM可以包括多个无机层(未示出)和多个有机层(未示出)。在一个实施例中，例如，封装层SLM可以包括多个单元封装层，多个单元封装层包括无机层以及布置在无机层上的有机层。在实施例中，无机层可以布置在封装层SLM的最顶部部分处。无机层可以包括选自氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡中的至少一种。 [0208] 第二像素PXL2、第三像素PXL3和第四像素PXL4可以具有类似于第一像素PXL1的叠层结构的叠层结构，除了与其相连的数据线、扫描线和发射控制线之外。 [0209] 第二像素PXL2可以连接至第j条数据线Dja和Djb之中的第二子数据线Djb，第(k+1)条扫描线Sk+1、以及第(k+1)条发射控制线Ek+1。 [0210] 第三像素PXL3可以连接至与第j条数据线Dja和Djb之中的第一子数据线Dja布置在同一层中或直接布置在第j条数据线Dja和Djb之中的第一子数据线Dja上的第(j+1)条数据线Dj+1a和Dj+1b之中的第二子数据线Dj+1b、第k条扫描线Sk、以及第k条发射控制线Ek。 [0211] 第四像素PXL4可以连接至第(j+1)条数据线Dj+1a和Dj+1b之中的第一子数据线Dj+1a、第(k+1)条扫描线Sk+1、以及第(k+1)条发射控制线Ek+1。 [0212] 图10是图示图4至图9中所示的有源图案、源电极和漏电极的俯视图。图11是图示图4至图9中所示的扫描线、发射控制线和存储电容器的下电极的俯视图。图12是图示图4至图9中所示的初始化电源线和存储电容器的上电极的俯视图。图13是图示图4至图9中所示的数据线、连接线、辅助连接线、电源线的第一电源供应线、以及第一桥接图案的俯视图。图14是图示图4至图9中所示的数据线、电源线的第二电源供应线、电源连接线、延伸区域和第二桥接图案的俯视图。图15是图示图4至图9中所示的显示元件的俯视图。 [0213] 在图10至图15中，为了方便说明，针对每个层，图示在第k个像素行、第(k+1)个像素行、第j个像素列、第(j+1)个像素列、第(j+2)个像素列、第(j+3)个像素列中的像素的部件。 [0214] 参照图2至图15，第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7、以及第一漏电极DE1至第七漏电极DE7可以布置或提供在基板SUB上。在示例性实施例中，第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7、以及第一漏电极DE1至第七漏电极DE7可以包括彼此相同的材料并且可以通过彼此相同的工艺形成。第一源电极SE1至第七源电极SE7、以及第一漏电极DE1至第七漏电极DE7可以包括半导体材料。 [0215] 第一有源图案ACT1的一端可以连接至第一源电极SE1，并且第一有源图案ACT1的另一端可以连接至第一漏电极DE1。第二有源图案ACT2的一端可以连接至第二源电极SE2，并且第二有源图案ACT2的另一端可以连接至第二漏电极DE2。第三有源图案ACT3的一端可以连接至第三源电极SE3，并且第三有源图案ACT3的另一端可以连接至第三漏电极DE3。第四有源图案ACT4的一端可以连接至第四源电极SE4，并且第四有源图案ACT4的另一端可以连接至第四漏电极DE4。第五有源图案ACT5的一端可以连接至源电极SE5，并且第五有源图案ACT5的另一端可以连接至第五漏电极DE5。第六有源图案ACT6的一端可以连接至第六源电极SE6，并且第六有源图案ACT6的另一端可以连接至第六漏电极DE6。第七有源图案ACT7的一端可以连接至第七源电极SE7，并且第七有源图案ACT7的另一端可以连接至第七漏电极DE7。 [0216] 第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、第(k+1)条扫描线、第k条发射控制线Ek、第(k+1)条发射控制线Ek+1、以及第一栅电极GE1至第七栅电极GE7可以布置或提供在第一有源图案ACT1至第七有源图案ACT7上的栅极绝缘层GI上。第(k‑1)条扫描线SK‑1、第k条扫描线Sk、第(k+1)条扫描线、第k条发射控制线Ek、第(k+1)条发射控制线Ek+1、以及第一栅电极GE1至第七栅电极GE7可以包括彼此相同的材料并且可以通过彼此相同的工艺形成。 [0217] 在第k个像素行中，第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、第k条发射控制线Ek、以及第一栅电极GE1至第七栅电极GE7可以布置或提供在栅极绝缘层GI上。第一栅电极GE1可以限定存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第k条扫描线Sk整体地形成为单个单一单元。第四栅电极GE4和第七栅电极GE7可以与第(k‑1)条扫描线Sk‑1整体地形成为单个单一单元。第五栅电极GE5和第六栅电极GE6可以与第k条发射控制线Ek整体地形成为单个单一单元。 [0218] 在第(k+1)个像素行中，第k条扫描线Sk、第(k+1)条扫描线Sk+1、第(k+1)条发射控制线Ek+1、以及第一栅电极GE1至第七栅电极GE7可以布置或提供在栅极绝缘层GI上。第二栅电极GE2和第三栅电极GE3可以与第(k+1)条扫描线Sk+1整体地形成为单个单一单元。第四栅电极GE4和第七栅电极GE7可以与第k条扫描线Sk整体地形成为单个单一单元。第五栅电极GE5和第六栅电极GE6可以与第(k+1)条发射控制线Ek+1整体地形成为单个单一单元。 [0219] 存储电容器Cst的上电极UE和初始化电源线IPL可以布置或提供在第一层间绝缘层IL1上，第一层间绝缘层IL1提供在第(k‑1)条扫描线Sk‑1、第k条扫描线Sk、第(k+1)条扫描线Sk+1、第k条发射控制线Ek、第(k+1)条发射控制线Ek+1、以及第一栅电极GE1至第七栅电极GE7上。初始化电源线IPL和上电极UE可以包括彼此相同的材料并且可以通过彼此相同的工艺形成。 [0220] 数据图案、连接线CNL、辅助连接线AUX、第一桥接图案BRP1、以及电源线PL的第一电源供应线PL1可以布置或提供在第二层间绝缘层IL2上，第二层间绝缘层IL2提供在初始化电源线IPL和上电极UE上。第一数据图案、辅助连接线AUX、第一桥接图案BRP1、以及第一电源供应线PL1可以包括相同的材料并且可以通过相同的工艺形成。 [0221] 数据图案可以包括第j条数据线Dja和Djb、第(j+1)条数据线Dj+1a和Dj+1b、第(j+2)条数据线Dj+2a和Dj+2b、以及第(j+3)条数据线Dj+3a和Dj+3b。在第k个像素行和第(k+1)个像素行中，第j条数据线Dja和Djb、第(j+1)条数据线Dj+1a和Dj+1b、第(j+2)条数据线Dj+ 2a和Dj+2b、以及第(j+3)条数据线Dj+3a和Dj+3b可以通过第六接触孔CH6连接至第二源电极SE2，第六接触孔CH6通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。 [0222] 第j条数据线Dja和Djb、第(j+1)条数据线Dj+1a和Dj+1b、第(j+2)条数据线Dj+2a和Dj+2b、以及第(j+3)条数据线Dj+3a和Dj+3b的第一子数据线Dja、Dj+1a、Dj+2a和Dj+3a以及第二子数据线Djb、Dj+1b、Dj+2b和Dj+3b可以分别布置在像素列的两侧处。在一个实施例中，例如，第j条数据线Dja和Djb的第一子数据线Dja和第二子数据线Djb可以分别布置在第j个像素列的两侧处。第(j+1)条数据线Dj+1a和Dj+1b的第一子数据线Dj+1a和第二子数据线Dj+1b可以分别布置在第(j+1)个像素列的两侧处。第(j+2)条数据线Dj+2a和Dj+2b的第一子数据线Dj+2a和第二子数据线Dj+2b可以分别布置在第(j+2)个像素列的两侧处。第(j+3)条数据线Dj+3a和Dj+3b的第一子数据线Dj+3a和第二子数据线Dj+3b可以分别布置在第(j+3)个像素列的两侧处。 [0223] 在该实施例中，两条子数据线，即第一子数据线Dja、Dj+1a、Dj+2a或Dj+3a以及第二子数据线Djb、Dj+1b、Dj+2b或Dj+3b可以布置或提供在彼此相邻的两个像素列之间。在一个实施例中，例如，第j条数据线Dja和Djb之中的第二子数据线Djb以及第(j+1)条数据线Dj+1a和Dj+1b之中的第一子数据线Dj+1a可以布置在第j个像素列与第(j+1)个像素列之间。第(j+1)条数据线Dj+1a和Dj+1b之中的第二子数据线Dj+1b以及第(j+2)条数据线Dj+2a和Dj+2b之中的第一子数据线Dj+2a可以布置在第(j+1)个像素列与第(j+2)个像素列之间。第(j+2)条数据线Dj+2a和Dj+2b之中的第二子数据线Dj+2b以及第(j+3)条数据线Dj+3a和Dj+ 3b之中的第一子数据线Dj+3a可以布置在第(j+2)个像素列与第(j+3)个像素列之间。 [0224] 在该实施例中，连接至彼此相邻的两个像素列的子数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a、Dj+3b之中彼此相邻的两条子数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b可以连接至同一像素行中的像素，如上所述。连接至第j个像素列和第(j+1)个像素列的四条子数据线Dja、Djb、Dj+1a、Dj+1b之中彼此相邻的两条子数据线Djb和Dj+1a可以连接至同一像素行(例如第(k+1)个像素行)中的像素。连接至第(j+1)个像素列和第(j+2)个像素列的四条子数据线Dj+1a、Dj+1b、Dj+2a和Dj+2b之中彼此相邻的两条子数据线Dj+1b和Dj+2a可以连接至同一像素行(例如第k个像素行)中的像素。连接至第(j+2)个像素列和第(j+3)个像素列的四条子数据线Dj+2a、Dj+2b、Dj+3a和Dj+3b之中彼此相邻的两条子数据线Dj+2b和Dj+3a可以连接至同一像素行(例如第(k+1)个像素行)中的像素。 [0225] 在该实施例中，连接至彼此相邻的两个像素列的子数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b之中彼此最远离定位的两条子数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b可以连接至同一像素行中的像素，如上所述。连接至第j个像素列和第(j+1)个像素列的四条子数据线Dja、Djb、Dj+1a和Dj+1b之中彼此最远离定位的两条子数据线Dja和Dj+1b可以连接至同一像素行(例如第k个像素行)中的像素。连接至第(j+1)个像素列和第(j+2)个像素列的四条子数据线Dj+1a、Dj+1b、Dj+2a和Dj+2b之中彼此最远离定位的两条子数据线Dj+1a和Dj+2b可以连接至同一像素行(例如第(k+1)像素行)中的像素。连接至第(j+2)个像素列和第(j+3)个像素列的四条子数据线Dj+1a、Dj+1b、Dj+2a和Dj+2b之中彼此最远离定位的两条子数据线Dj+2a和Dj+3b可以连接至同一像素行(例如第k个像素行)中的像素。 [0226] 第一电源供应线PL1可以平行于数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b以及扫描线Sk‑1、Sk和Sk+1中的一个延伸，例如，平行于数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b延伸。第一电源供应线PL1可以通过第三接触孔CH3连接至上电极UE，第三接触孔CH3通过第二层间绝缘层IL2来限定。在该实施例中，第一电源供应线PL1可以通过第五接触孔CH5连接至第五源电极SE5，第五接触孔CH5通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。 [0227] 连接线CNL可以通过第一接触孔CH1连接至第一栅电极GE，第一接触孔CH1通过第一层间绝缘层IL1和第二层间绝缘层IL2来限定。此外，连接线CNL可以通过第二接触孔CH2连接至第三电极DE3和第四漏电极DE4，第二接触孔CH2通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。 [0228] 辅助连接线AUX可以通过第八接触孔CH8连接至初始化电源线ILP，第八接触孔CH8通过第二层间绝缘层IL2来限定。在该实施例中，辅助连接线AUX可以通过第九接触孔CH9连接至第七漏电极DE7，第九接触孔CH9通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。 [0229] 第一桥接图案BRP1可以通过第七接触孔CH7连接至第六漏电极DE6，第七接触孔CH7通过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2来限定。 [0230] 电源线PL的第二电源供应线PL2、电源连接线PLM、延伸区域CPP和第二桥接图案BRP2可以布置或提供在第三层间绝缘层IL3上，第三层间绝缘层IL3提供在第一数据图案、连接线CNL、辅助连接线AUX、第一桥接图案BRP1和第一电源供应线PL1上。第二电源供应线PL2、电源连接线PLM、延伸区域CPP和第二桥接图案BRP2可以包括彼此相同的材料，并且可以通过彼此相同的工艺形成。 [0231] 第二桥接图案BRP2可以通过第十接触孔CH10连接至第一桥接图案BRP1，第十接触孔CH10通过第三层间绝缘层IL3来限定。 [0232] 第二电源供应线PL2中的至少一些可以与第一电源供应线PL1重叠。第二电源供应线PL2可以平行于数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b以及扫描线Sk‑1、Sk和Sk+1中的一个延伸，例如，平行于数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b延伸。 [0233] 第二电源供应线PL2可以通过第十一接触孔CH11连接至第一电源供应线PL1，第十一接触孔CH11通过第三层间绝缘层IL3来限定。在一个实施例中，例如，第十一接触孔CH11可以布置在其中第一电源供应线PL1和第二电源供应线PL2彼此重叠的区域中，并且第一电源供应线PL1和第二电源供应线PL2可以通过第十一接触孔CH11彼此电连接。 [0234] 延伸区域CPP可以由来自第二电源供应线PL2的一部分的延伸部分限定。延伸区域CPP可以与第一晶体管T1的至少一部分、连接线CNL、以及第三晶体管T3的至少一部分重叠。 [0235] 电源连接线PLM可以连接彼此相邻的第二电源供应线PL2，例如彼此相邻的像素列的第二电源供应线PL2。因此，彼此相邻的第二电源供应线PL2可以由电源连接线PLM电连接。电源连接线PLM可以布置或提供在与第二电源供应线PL2相同的层中，或者可以直接布置或提供在与第二电源供应线PL2相同的层上。在一个实施例中，例如，第二电源供应线PL2和电源连接线PLM可以提供在第三层间绝缘层IL3上。在该实施例中，电源连接线PLM可以包括与第二电源供应线PL2相同的材料，并且可以通过与第二电源供应线PL2相同的工艺形成。电源连接线PLM可以与提供在第二层间绝缘层IL2上的数据线Dja、Djb、Dj+1a、Dj+1b、Dj+2a、Dj+2b、Dj+3a和Dj+3b交叉。 [0236] 在示例性实施例中，如上所述，第一电源供应线PL1和第二电源供应线PL2可以布置或提供在彼此不同的层上，并且可以通过第十一接触孔CH11彼此连接。在该实施例中，第二电源供应线PL2可以布置或提供在第三层间绝缘层IL3上，并且彼此相邻的第二电源供应线PL2可以通过电源连接线PLM连接。因此，在该实施例中，包括第一电源供应线PL1和第二电源供应线PL2的电源线以网格形式连接，由此有效地防止第一电源ELVDD的电压降。在该实施例中，有效地防止了第一电源ELVDD的电压降，使得第一电源ELVDD可以均匀地提供至像素PXL1、PXL2、PXL3和PXL4，并且可以防止使显示装置的质量恶化。 [0237] 显示元件OLED可以布置或提供在第四层间绝缘层IL4上，第四层间绝缘层IL4提供在第二电源PL2、电源连接线PLM、延伸区域CPP和第二桥接图案BRP2上。显示元件OLED可以包括在第四层间绝缘层IL4上的第一电极AD、在第一电极AD上的发射层EML、以及在发射层EML上的第二电极CD。 [0238] 第一电极AD可以通过第十二接触孔CH12连接至第二桥接图案BRP2，第十二接触孔CH12通过第四层间绝缘层IL4来限定。 [0239] 如上所述，在根据本公开的显示装置的示例性实施例中，有效地防止在每个像素中的驱动晶体管与相邻数据线之间形成寄生电容器，并且因此，有效地防止在显示装置中出现垂直串扰。结果，改进了显示装置的显示质量。 [0240] 本文已经公开了示例性实施例，并且尽管采用了具体术语，但它们仅以一般性和说明性含义使用和理解，而不是为了限制的目的。在一些情况下，如对于本申请所递交的领域的技术人员明显的是，结合特定实施例描述的特征、特性和/或要素可以单独使用或与结合其他实施例所述的特征、特性和/或要素组合使用，除非明确地另外指示。因此，本领域技术人员将理解的是，可以做出形式和细节上的各种改变而不脱离如以下权利要求中所提出的本公开的精神和范围。 |
||||||
QQ群二维码
意见反馈
意见反馈