阵列基板、显示面板和显示设备专利检索-教育密码术显示广告印鉴专利检索查询-专利查询网

阵列基板、显示面板和显示设备
申请号	CN202410044972.4	申请日	2024-01-11	公开(公告)号	CN117746810A	公开(公告)日	2024-03-22
申请人	京东方科技集团股份有限公司; 北京京东方显示技术有限公司;			发明人	王骁; 王海成; 闫岩; 马禹;
摘要	本发明公开了一种阵列基板、显示面板和显示设备。本发明的阵列基板包括多个子像素、多条数据信号线和晶体管，子像素呈阵列排布；数据信号线用于对子像素提供数据信号电压，子像素包括目标子像素，晶体管连接子像素和数据信号线，在晶体管开启时，晶体管驱动子像素写入数据信号电压，使子像素能够发光并显示对应的颜色，在显示双色混色画面时，晶体管的开启顺序和晶体管的排列顺序不同，以使得目标子像素的目标前子像素发光，目标前子像素为与目标子像素连接同一条数据信号线且前一个开启晶体管的子像素。本发明的阵列基板通过控制目标子像素的目标前子像素发光，使得目标子像素发光亮度较亮，避免在显示过程中出现亮度差异，避免竖纹不良的现象。
权利要求	1.一种阵列基板，其特征在于，所述阵列基板包括：多个子像素，所述子像素呈阵列排布；多条数据信号线，所述数据信号线用于对所述子像素提供数据信号电压，所述子像素包括目标子像素，所述目标子像素用于显示目标颜色；晶体管，所述晶体管连接所述子像素和所述数据信号线，在所述晶体管开启时，所述晶体管驱动所述子像素写入所述数据信号电压，以使所述子像素能够发光并显示对应的颜色，在同一行内的所述子像素由两行晶体管进行驱动，在同一行内的所述晶体管同时开启；在显示双色混色画面的情况下，所述晶体管的开启顺序和所述晶体管的排列顺序不同，以使得所述目标子像素的目标前子像素发光，所述目标前子像素与所述目标子像素连接同一条所述数据信号线，在开启顺序上，所述目标前子像素对应的晶体管位于所述目标子像素对应的晶体管的前一行。 2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：驱动信号线，所述晶体管连接所述驱动信号线，一条所述驱动信号线用于驱动一行所述晶体管开启，所述晶体管的排列顺序和所述驱动信号线的排列顺序相同，所述驱动信号线的驱动顺序与所述驱动信号线的排列顺序相同，所述晶体管和所述驱动信号线不按照排列顺序连接，以使得所述晶体管的开启顺序和所述晶体管的排列顺序不同。 3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：驱动信号线，所述晶体管连接所述驱动信号线，一条所述驱动信号线用于驱动一行所述晶体管开启；阵列栅极驱动单元，一个所述阵列栅极驱动单元连接一条所述驱动信号线，所述阵列栅极驱动单元输出驱动信号，驱动信号通过驱动信号线驱动所述晶体管开启，所述阵列栅极驱动单元的排列顺序、所述驱动信号线和所述晶体管按照排列顺序一一对应连接，所述阵列栅极驱动单元的输出驱动信号的顺序和所述阵列栅极驱动单元的排列顺序不同，以使得所述驱动信号线驱动所述晶体管开启的顺序和所述驱动信号线的排列顺序不同。 4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括：时钟信号线，所述时钟信号线连接所述阵列栅极驱动单元，所述时钟信号线用于对所述阵列栅极驱动单元输出时钟信号，以控制所述阵列栅极驱动单元输出驱动信号的顺序，所述时钟信号线输出时钟信号的顺序和所述时钟信号线连接的阵列栅极驱动单元的排列顺序不同，以使得所述阵列栅极驱动单元的输出驱动信号的顺序和所述阵列栅极驱动单元的排列顺序不同。 5.根据权利要求1所述的阵列基板，其特征在于，所述子像素包括第一颜色子像素、第二颜色子像素和第三颜色子像素，在显示双色混色画面的情况下，所述第一颜色子像素不发光，所述第二颜色子像素和所述第三颜色子像素发光。 6.根据权利要求5所述的阵列基板，其特征在于，所述目标子像素为所述第二颜色子像素，与所述目标前子像素为所述第二颜色子像素或所述第三颜色子像素。 7.根据权利要求1所述的阵列基板，其特征在于，写入所述目标前子像素的数据信号电压用于对所述目标子像素进行预充电，所有所述目标子像素的预充电电压均大于设定电压。 8.根据权利要求1所述的阵列基板，其特征在于，每条所述数据信号线连接至少两列所述子像素，所述子像素和所述数据信号线以Z反转的方式连接。 9.一种显示面板，其特征在于，所述显示面板包括盖板和权利要求1‑8任意一项所述的阵列基板，所述盖板设置在所述阵列基板上。 10.一种显示设备，其特征在于，所述显示设备包括壳体和权利要求9所述的显示面板，所述显示面板设置在所述壳体内。
说明书全文	阵列基板、显示面板和显示设备技术领域 [0001] 本发明涉及显示设备技术领域，更具体而言，涉及到一种阵列基板、显示面板和显示设备。背景技术 [0002] 随着平板显示技术的不断进步，液晶显示器已经成功应用于多种显示设备中。双栅极(Dual Gate)产品可以实现覆晶薄膜(COF)数量减少从而使得成本降低，越来越受到面板厂商的青睐。由于像素存在充电不充分的情况，因此使用写入前一像素的数据信号电压对像素进行预充电，以保证像素的显示效果。在相关技术中，由于Dual Gate像素架构的影响，在蓝画面(蓝色和绿色亮的双色混色画面，红色不亮)下，会发生由于预充电不同导致不同列的绿色像素或绿色像素存在充电差异的情况，而充电差异可能导致亮度差异从而导致蓝画面竖纹不良的发生。发明内容 [0003] 本发明实施方式提供一种阵列基板、显示面板和显示设备。 [0004] 本发明实施方式提供一种阵列基板，所述阵列基板包括多个子像素、多条数据信号线和晶体管，所述子像素呈阵列排布；所述数据信号线用于对所述子像素提供数据信号电压，所述子像素包括目标子像素，所述目标子像素用于显示目标颜色；所述晶体管连接所述子像素和所述数据信号线，在所述晶体管开启时，所述晶体管驱动所述子像素写入所述数据信号电压，以使所述子像素能够发光并显示对应的颜色，在同一行内的所述子像素由两行晶体管进行驱动，在同一行内的所述晶体管同时开启；在显示双色混色画面的情况下，所述晶体管的开启顺序和所述晶体管的排列顺序不同，以使得所述目标子像素的目标前子像素发光，所述目标前子像素与所述目标子像素连接同一条所述数据信号线，在开启顺序上，所述目标前子像素对应的晶体管位于所述目标子像素对应的晶体管的前一行。 [0005] 如此，子像素可以由写入前一个子像素的数据信号电压进行预充电，由于与目标子像素连接同一数据信号线的前一个写入数据信号电压的子像素发光，写入该子像素的数据信号电压为高电平，因此对目标子像素进行的预充电较多，目标子像素的发光亮度较亮；通过控制显示目标颜色的每列目标子像素的发光亮度均较亮，能够避免在显示过程中出现亮度差异，避免了竖纹不良的现象，并且亮度均较好，能够获得较好的显示效果。 [0006] 在某些实施方式中，所述阵列基板还包括驱动信号线，所述晶体管连接所述驱动信号线，一条所述驱动信号线用于驱动一行所述晶体管开启，所述晶体管的排列顺序和所述驱动信号线的排列顺序相同，所述驱动信号线的驱动顺序与所述驱动信号线的排列顺序相同，所述晶体管和所述驱动信号线不按照排列顺序连接，以使得所述晶体管的开启顺序和所述晶体管的排列顺序不同。 [0007] 如此，通过晶体管和驱动信号线不按照排列顺序连接，以使得晶体管的开启顺序和晶体管的排列顺序不同，从而使得目标子像素的目标前子像素均发光，改善竖纹不良的现象。 [0008] 在某些实施方式中，所述阵列基板还包括驱动信号线和阵列栅极驱动单元，所述晶体管连接所述驱动信号线，一条所述驱动信号线用于驱动一行所述晶体管开启；一个所述阵列栅极驱动单元连接一条所述驱动信号线，所述阵列栅极驱动单元输出驱动信号，驱动信号通过驱动信号线驱动所述晶体管开启，所述阵列栅极驱动单元的排列顺序、所述驱动信号线和所述晶体管按照排列顺序一一对应连接，所述阵列栅极驱动单元的输出驱动信号的顺序和所述阵列栅极驱动单元的排列顺序不同，以使得所述驱动信号线驱动所述晶体管开启的顺序和所述驱动信号线的排列顺序不同。 [0009] 如此，通过改变阵列栅极驱动单元的输出驱动信号的顺序，使得阵列栅极驱动单元的输出驱动信号的顺序和阵列栅极驱动单元的排列顺序不同，以使得驱动信号线晶体管开启的顺序和驱动信号线的排列顺序不同，从而使所有目标子像素的目标前子像素均发光。 [0010] 在某些实施方式中，所述阵列基板还包括时钟信号线，所述时钟信号线连接所述阵列栅极驱动单元，所述时钟信号线用于对所述阵列栅极驱动单元输出时钟信号，以控制所述阵列栅极驱动单元输出驱动信号的顺序，所述时钟信号线输出时钟信号的顺序和所述时钟信号线连接的阵列栅极驱动单元的排列顺序不同，以使得所述阵列栅极驱动单元的输出驱动信号的顺序和所述阵列栅极驱动单元的排列顺序不同。 [0011] 如此，通过改变时钟信号线输出时钟信号的顺序，使得时钟信号线输出时钟信号的顺序和时钟信号线连接的阵列栅极驱动单元的排列顺序不同，以使得阵列栅极驱动单元的输出驱动信号的顺序和阵列栅极驱动单元的排列顺序不同，从而改变晶体管的开启顺序，使得目标子像素的目标前子像素均发光。 [0012] 在某些实施方式中，所述子像素包括第一颜色子像素、第二颜色子像素和第三颜色子像素，在显示双色混色画面的情况下，所述第一颜色子像素不发光，所述第二颜色子像素和所述第三颜色子像素发光。 [0013] 如此，根据子像素的排列顺序可以设置对应的数据信号电压，以显示对应的画面。 [0014] 在某些实施方式中，所述目标子像素为所述第二颜色子像素，与所述目标前子像素为所述第二颜色子像素或所述第三颜色子像素。 [0015] 如此，在显示双色混色画面时，目标前子像素为第二颜色子像素或第三颜色子像素，能够使得目标前子像素都发光。 [0016] 在某些实施方式中，写入所述目标前子像素的数据信号电压用于对所述目标子像素进行预充电，所有所述目标子像素的预充电电压均大于设定电压。 [0017] 如此，通过写入与子像素连接同一条数据信号线的前一个子像素的数据信号电压用于对子像素进行预充电，能够提高子像素的充电时间，从而使得子像素的显示效果更好。 [0018] 在某些实施方式中，每条所述数据信号线连接至少两列所述子像素，所述子像素和所述数据信号线以Z反转的方式连接。 [0019] 如此，子像素和数据信号线以Z反转的方式连接，可以使得连接同一条数据信号线的子像素的极性相同，从而可以降低功耗。 [0020] 本发明实施方式提供一种显示面板，所述显示面板包括盖板和上述任一实施方式的阵列基板，所述盖板设置在所述阵列基板上。 [0021] 如此，子像素可以由写入前一个子像素的数据信号电压进行预充电，由于与目标子像素连接同一数据信号线的前一个写入数据信号电压的子像素发光，写入该子像素的数据信号电压为高电平，因此对目标子像素进行的预充电较多，目标子像素的发光亮度较亮；通过控制显示目标颜色的每列目标子像素的发光亮度均较亮，能够避免在显示过程中出现亮度差异，避免了竖纹不良的现象，并且亮度均较好，能够获得较好的显示效果。 [0022] 本发明实施方式提供一种显示设备，所述显示设备包括壳体和上述实施方式的显示面板，所述显示面板设置在所述壳体内。 [0023] 如此，子像素可以由写入前一个子像素的数据信号电压进行预充电，由于与目标子像素连接同一数据信号线的前一个写入数据信号电压的子像素发光，写入该子像素的数据信号电压为高电平，因此对目标子像素进行的预充电较多，目标子像素的发光亮度较亮；通过控制显示目标颜色的每列目标子像素的发光亮度均较亮，能够避免在显示过程中出现亮度差异，避免了竖纹不良的现象，并且亮度均较好，能够获得较好的显示效果。 [0024] 本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明 [0025] 本发明的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中： [0026] 图1是本发明实施方式的阵列基板的示意图； [0027] 图2是本发明实施方式的阵列基板的示意图； [0028] 图3是本发明实施方式的阵列基板的示意图； [0029] 图4是本发明实施方式的阵列栅极驱动单元和晶体管的连接示意图； [0030] 图5是相关技术的阵列栅极驱动单元和晶体管的连接示意图； [0031] 图6是本发明实施方式的时钟信号线、阵列栅极驱动单元和晶体管的连接示意图； [0032] 图7是本发明实施方式的阵列基板的时序图； [0033] 图8是相关技术的阵列基板的示意图； [0034] 图9是相关技术的阵列基板的时序图； [0035] 图10是相关技术的阵列基板的显示亮度示意图； [0036] 图11是本发明实施方式的工艺流程的示意图； [0037] 图12是本发明实施方式的栅极驱动单元的电路示意图； [0038] 图13是本发明实施方式的栅极驱动单元的时序图。具体实施方式 [0039] 下面详细描述本发明的实施方式，所述实施方式的实施方式在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。 [0040] 随着平板显示技术的不断进步，液晶显示器已经成功应用于多种显示设备中。双栅极(Dual Gate)产品可以实现覆晶薄膜(COF)数量减少从而使得成本降低，越来越受到面板厂商的青睐。由于像素存在充电不充分的情况，因此使用写入前一像素的数据信号电压对像素进行预充电，以保证像素的显示效果。在相关技术中，由于Dual Gate像素架构的影响，在蓝画面(蓝色和绿色亮的双色混色画面，红色不亮)下，会发生由于预充电不同导致不同列的蓝色像素存在充电差异和不同列的绿色像素存在充电差异的情况，而充电差异可能导致亮度差异从而导致蓝画面竖纹不良的发生。 [0041] 请参阅图1至图3，本发明实施方式提供一种阵列基板1000，阵列基板1000包括多个子像素100、多条数据信号线200和晶体管300，子像素100呈阵列排布；数据信号线200用于对子像素100提供数据信号电压，子像素100包括目标子像素100，目标子像素100用于显示目标颜色；晶体管300连接子像素100和数据信号线200，在晶体管300开启时，晶体管300驱动子像素100写入数据信号电压，以使子像素100能够发光并显示对应的颜色，在同一行内的子像素100由两行晶体管300进行驱动，在同一行内的晶体管300同时开启；在显示双色混色画面的情况下，晶体管300的开启顺序和晶体管300的排列顺序不同，以使得目标子像素100的目标前子像素100发光，目标前子像素100与目标子像素100连接同一条数据信号线200，在开启顺序上，目标前子像素100对应的晶体管300位于目标子像素100对应的晶体管 300的前一行。 [0042] 具体地，目标颜色可以为在显示双色混色画面时显示的其中一个颜色，比如在显示蓝画面时，目标颜色可以为绿色，显示绿色的子像素100即为目标子像素。晶体管300可以通过源极和漏极连接子像素100和数据信号线200，在晶体管300开启时，晶体管300的源极和漏极导通，使得晶体管300连通子像素100和数据信号线200，使得数据信号线200传输的数据信号电压能够写入子像素100。将与目标子像素连接同一条数据信号线200的前一个写入数据信号电压的子像素100作为目标子像素的目标前子像素，控制晶体管300的开启顺序和晶体管300的排列顺序不同，以使得目标子像素的目标前子像素均发光。在使用前一个写入数据信号电压的子像素100的数据信号电压对子像素100进行预充电的情况下，由于目标子像素的目标前子像素均发光，则写入目标前子像素的数据信号电压均较高，使得对目标子像素的预充电效果较好，因此目标子像素的显示效果较好，显示亮度较高。由于所有的目标子像素的目标前子像素均发光，则所有目标子像素的显示亮度均较高，使得显示绿色的子像素100的显示效果均较好，由于人眼对绿色的敏感度更高，使得在显示蓝画面时，人眼观察时无竖纹不良的现象，从而改善了竖纹不良的问题。 [0043] 如此，子像素100可以由写入前一个子像素100的数据信号电压进行预充电，由于与目标子像素100连接同一数据信号线200的前一个写入数据信号电压的子像素100发光，写入该子像素100的数据信号电压为高电平，因此对目标子像素100进行的预充电较多，目标子像素100的发光亮度较亮；通过控制显示目标颜色的每列目标子像素100的发光亮度均较亮，能够避免在显示过程中出现亮度差异，避免了竖纹不良的现象，并且亮度均较好，能够获得较好的显示效果。 [0044] 请参阅图4，在某些实施方式中，阵列基板1000还包括驱动信号线400，晶体管300连接驱动信号线400，一条驱动信号线400用于驱动一行晶体管300开启，晶体管300的排列顺序和驱动信号线400的排列顺序相同，驱动信号线400的驱动顺序与驱动信号线400的排列顺序相同，晶体管300和驱动信号线400不按照排列顺序连接，以使得晶体管300的开启顺序和晶体管300的排列顺序不同。 [0045] 具体地，驱动信号线400用于传输驱动电压，在驱动电压为高电平时，连接该驱动信号线400的晶体管300导通，从而晶体管300连接的子像素100工作。一条驱动信号线400驱动一行晶体管300开启，同一行的子像素100由两条驱动信号线400和两行驱动晶体管300进行驱动，即采用双栅驱动(Dual Gate)的方式，可以使得一条数据信号线200可以连接同一行内的两个子像素100，节省了数据信号线200的数量，简化了电路结构的同时降低了成本。阵列基板1000还包括阵列栅极驱动单元500(GOA单元)，GOA单元输出驱动信号并通过驱动信号线400传输，GOA单元和驱动信号线400按照排列顺序一一对应连接。请参阅图4，晶体管 300的排列顺序和驱动信号线400的排列顺序相同，并且驱动信号线400传输驱动信号以驱动晶体管300开启的驱动顺序和驱动信号线400的排列顺序相同，即驱动信号线400传输驱动信号的驱动顺序和晶体管300的排列顺序相同。但晶体管300和驱动信号线400不按照排列顺序连接，在一个实施例中，第三行驱动信号线400连接第四行晶体管300，第四行驱动信号线400连接第三行晶体管300，第三行驱动信号线400先于第四行驱动信号线400传输驱动信号，以使得第四行晶体管300开启时间早于第三行晶体管300，从而使得晶体管300的开启顺序和晶体管300的排列顺序不同，使得目标子像素的目标前子像素均发光，改善了竖纹不良的现象。请参阅图4和图5，通过改变驱动信号线400和晶体管300的连接关系实现晶体管 300的开启顺序和晶体管300的排列顺序不同，无需改变GOA单元的排列顺序，实现方式简单。 [0046] 如此，通过晶体管300和驱动信号线400不按照排列顺序连接，以使得晶体管300的开启顺序和晶体管300的排列顺序不同，从而使得目标子像素的目标前子像素均发光，改善竖纹不良的现象。 [0047] 请参阅图6，在某些实施方式中，阵列基板1000还包括驱动信号线400和阵列栅极驱动单元500，晶体管300连接驱动信号线400，一条驱动信号线400用于驱动一行晶体管300开启；一个阵列栅极驱动单元500连接一条驱动信号线400，阵列栅极驱动单元500输出驱动信号，驱动信号通过驱动信号线400驱动晶体管300开启，阵列栅极驱动单元500的排列顺序、驱动信号线400和晶体管300按照排列顺序一一对应连接，阵列栅极驱动单元500的输出驱动信号的顺序和阵列栅极驱动单元500的排列顺序不同，以使得驱动信号线400晶体管300开启的顺序和驱动信号线400的排列顺序不同。 [0048] 具体地，GOA单元、驱动信号线400和晶体管300按照排列顺序一一对应连接，即第一个GOA单元(并不一定是指GOA1)连接第一条驱动信号线400，并连接第一个晶体管300，即第二个GOA单元连接第二条驱动信号线400，并连接第二个晶体管300，以此类推。但GOA单元输出驱动信号的顺序和GOA单元的排列顺序不同，即驱动信号线400的驱动顺序和驱动信号线400的排列顺序不同，使得晶体管300的开启顺序和晶体管300的排列顺序不同，从而使得目标子像素的目标前子像素发光。请参阅图5和图6，GOA1至GOA4按输出驱动信号顺序命名，即GOA1第一个输出驱动信号，GOA4第四个输出驱动信号。在相关技术中(如图5)，GOA1至GOA4的输出驱动信号的顺序和排列顺序相同，即GOA1排列于第一个GOA单元的位置，GOA2排列于第二个GOA单元的位置，GOA3排列于第三个GOA单元的位置，GOA4排列于第四个GOA单元的位置。在一个实施例中，本发明实施方式互换GOA3和GOA4的空间位置(如图6)，即互换GOA3和GOA4的排列顺序，此时GOA3排列于第四个GOA单元的位置，GOA4排列于第三个GOA单元的位置，使得第三个GOA单元和第四个GOA单元输出驱动信号的顺序互换。在四个GOA单元中GOA1和GOA2按顺序输出驱动信号，GOA3单元第三个输出驱动信号，使得第四条驱动信号线400第三个传输驱动信号，以使第四行晶体管300(Gate4)在所有行晶体管300中第三个开启；GOA4第四个输出驱动信号，使得第三条驱动信号线400第四个传输驱动信号，以使第三行晶体管300(Gate3)在所有行晶体管300中第四个开启，从而改变子像素100写入数据信号电压的顺序，以使得所有目标子像素的目标前子像素均发光。此外，多个GOA单元之间的级联关系可以为GOA1的输出作为GOA3的输入信号，GOA2的输出作为GOA4的输入信号，GOA4的输出作为GOA1的复位信号，即第n个GOA单元的输出作为第n+2个GOA单元的输入信号，同时作为第n‑3个GOA单元的复位信号。 [0049] 如此，通过改变阵列栅极驱动单元500的输出驱动信号的顺序，使得阵列栅极驱动单元500的输出驱动信号的顺序和阵列栅极驱动单元500的排列顺序不同，以使得驱动信号线400晶体管300开启的顺序和驱动信号线400的排列顺序不同，从而使所有目标子像素的目标前子像素均发光。 [0050] 请参阅图6，在某些实施方式中，阵列基板1000还包括时钟信号线600，时钟信号线600连接阵列栅极驱动单元500，时钟信号线600用于对阵列栅极驱动单元500输出时钟信号，以控制阵列栅极驱动单元500输出驱动信号的顺序，时钟信号线600输出时钟信号的顺序和时钟信号线600连接的阵列栅极驱动单元500的排列顺序不同，以使得阵列栅极驱动单元500的输出驱动信号的顺序和阵列栅极驱动单元500的排列顺序不同。 [0051] 具体地，时钟信号线600和阵列栅极驱动单元500按顺序连接，在阵列栅极驱动单元500接收到时钟信号时，阵列栅极驱动单元500输出驱动信号。时钟信号线600输出时钟信号的顺序和时钟信号线600连接的阵列栅极驱动单元500的排列顺序不同，以改变阵列栅极驱动单元500输出驱动信号的顺序，使得阵列栅极驱动单元500的输出驱动信号的顺序和阵列栅极驱动单元500的排列顺序不同。在一个实施例中，时钟信号线600包括CLK1、CLK2、CLK3、CLK4，GOA单元包括GOA1、GOA2、GOA3、GOA4，CLK1连接GOA1，CLK2连接GOA2，CLK3连接GOA3，CLK4连接GOA4，CLK4设置在CLK2和CLK3之间，GOA4设置在GOA2和GOA3之间，即4条时钟信号线600排布的顺序为CLK1、CLK2、CLK4、CLK3，四个GOA单元在空间排布的顺序为GOA1、GOA2、GOA4、GOA3，GOA4连接第三行晶体管300(Gate3)，GOA3连接第四行晶体管300(Gate4)。由于CLK3在CLK4之前输出时钟信号，因此虽然GOA3设置在GOA4之后，但GOA3先于GOA4输出驱动信号，以驱动连接的第四行晶体管300(Gate4)先于第三行晶体管300(Gate3)开启。此外，多个GOA单元之间的级联关系不变，仍为GOA1的输出作为GOA3的输入信号，GOA2的输出作为GOA4的输入信号，GOA4的输出作为GOA1的复位信号。 [0052] 如此，通过改变时钟信号线600输出时钟信号的顺序，使得时钟信号线600输出时钟信号的顺序和时钟信号线600连接的阵列栅极驱动单元500的排列顺序不同，以使得阵列栅极驱动单元500的输出驱动信号的顺序和阵列栅极驱动单元500的排列顺序不同，从而改变晶体管300的开启顺序，使得目标子像素的目标前子像素均发光。 [0053] 在某些实施方式中，子像素100包括第一颜色子像素101、第二颜色子像素102和第三颜色子像素103，在显示双色混色画面的情况下，第一颜色子像素101不发光，第二颜色子像素102和第三颜色子像素103发光。 [0054] 具体地，请参阅图2，第一颜色子像素101可以为红色子像素100，第二颜色子像素102可以为绿色子像素100，第三颜色子像素103可以为蓝色子像素100，用R表示第一颜色子像素101，用G表示第二颜色子像素102，用B表示第三颜色子像素103，则一个像素中，子像素 100的排列顺序为RGB。三个子像素100可以组成一个像素，像素呈整列排布，则每行子像素 100中，子像素100的排列顺序为RGBRGB。 [0055] 如此，根据子像素100的排列顺序可以设置对应的数据信号电压，以显示对应的画面。 [0056] 在某些实施方式中，目标子像素100为第二颜色子像素102，目标前子像素100为第二颜色子像素102或第三颜色子像素103。 [0057] 具体地，由于在显示双色混色画面时，第二颜色子像素102和第三颜色子像素103发光，且目标前子像素均发光，因此目标前子像素为第二颜色子像素102和第三颜色子像素103。 [0058] 如此，在显示双色混色画面时，目标前子像素100为第二颜色子像素102或第三颜色子像素103，能够使得目标前子像素都发光。 [0059] 在某些实施方式中，每行子像素100连接两条驱动信号线400，二行六列的子像素100组成一个子像素单元，阵列基板1000包括子像素单元对应的四条驱动信号线400，其中，子像素100以第一颜色子像素101、第二颜色子像素102、第三颜色子像素103的顺序为一个周期进行排布，第一列子像素100为第一颜色子像素101；在第一行子像素100中，第二列、第四列和第六列的子像素100连接第一条驱动信号线400，第一列、第三列和第五列的子像素 100连接第二条驱动信号线400；在第二行子像素100中，第一列、第三列和第五列的子像素 100连接第三条驱动信号线400，第二列、第四列和第六列的子像素100连接第四条驱动信号线400；第二列子像素100和第五列子像素100均为目标子像素，且第二列子像素100和第五列子像素100的目标前子像素均为第二颜色子像素102或第三颜色子像素103。 [0060] 具体地，请参阅图2和图3，二行六列的子像素100和数据信号线200及驱动信号线400的TFT侧连接关系可以为：长长长‑短短短。图3中竖向的信号线为数据信号线200，距离数据信号线200较远的晶体管300为长连接，距离数据信号线200较近的晶体管300为短连接。 [0061] 其中，目标颜色为绿色，请参阅图2和图7，基于Z反转连接和双栅线驱动的二行六列的子像素100分别连接5条数据信号线200和4条驱动信号线400，其中，第一行第一列、第一行第二列的子像素100连接数据信号线200(Data1)，Data1传输的数据信号电压为10111011；第一行第三列、第一行第四列、第二行第一列、第二行第二列的子像素100连接数据信号线200(Data2)，Data2传输的数据信号电压为01100；第一行第五列、第一行第六列、第二行第三列、第二行第四列的子像素100连接数据信号线200(Data3)，Data3传输的数据信号电压为11011101；第二行第五列、第二行第六列的子像素100连接数据信号线200(Data4)，Data4传输的数据信号电压和Data1相同，均为10111011，后面以此循环。 [0062] 其中，第二列子像素100均为用于显示绿色的G子像素100，即均为目标子像素。第一行第二列的子像素100的目标前子像素为G子像素100，则目标前子像素在显示蓝画面时发光，写入该目标前子像素的数据信号电压为高电平，因此第一行第二列的子像素100的预充电电压较高，第一行第二列的子像素100在发光时显示亮度较亮，对第一行第二列的子像素100标记为“好”；由于第四行驱动晶体管300先于第三行的驱动晶体管300开启，则第二行第二列的子像素100的目标前子像素为第一行第四列的B子像素100，则目标前子像素在显示蓝画面时发光，写入该目标前子像素的数据信号电压为高电平，因此第二行第二列的子像素100的预充电电压较高，第二行第二列的子像素100在发光时显示亮度较亮，对第二行第二列的子像素100标记为“好”；同理，第五列的子像素100在发光时，显示亮度均较亮，均标记为“好”。第三列子像素100均为用于显示蓝色的B子像素100，其中第一行第三列的子像素100的前子像素为R子像素100，则前子像素在显示蓝画面时不发光，写入该前子像素的数据信号电压为低电平，因此第一行第三列的子像素100的预充电电压低，第一行第二列的子像素100在发光时显示亮度较暗，对第一行第二列的子像素100标记为“差”，同理第二列第二行子像素100和第六列第二行子像素100的显示亮度较暗，对第二列第二行子像素100和第六列第二行子像素100均标记为“差”。则所有显示绿色的子像素100均标记为“好”，在显示蓝色的子像素100中，第一列为两个差，第二列为一好一差，由于人眼对于绿色更为敏感，显示绿色的子像素100的显示亮度均较高，使得在人眼观察蓝色画面时，不存在竖纹不良的画面，从而改善了竖纹不良的问题。 [0063] 如此，通过使得显示目标颜色的目标子像素的亮度均较高，能够改善竖纹不良的现象。 [0064] 在某些实施方式中，写入目标前子像素100的数据信号电压用于对目标子像素100进行预充电，所有目标子像素100的预充电电压均大于设定电压。 [0065] 具体地，由于在刷新率较高的情况下，子像素100的充电时间较短，难以取得较好的显示效果，因此使用写入子像素100的前子像素的数据信号电压对该子像素100进行预充电，以使得子像素100能够具有良好的工作状态。设定前子像素为与当前子像素连接同一条数据信号线200且前一个写入数据信号电压的子像素100，前子像素不发光的当前子像素为第一子像素，前子像素发光的当前子像素为第二子像素，即目标子像素均为第一子像素。由于第一子像素的前子像素不发光，则写入第一子像素的前子像素的数据信号电压为低电平，使得对第一子像素进行预充电的电压较小，则对第一子像素的预充电效果较差，在第一子像素进行发光显示时，第一子像素的亮度较暗；由于第二子像素的前子像素发光，则写入第二子像素的前子像素的数据信号电压为高电平，使得对第二子像素进行预充电的电压较大，则对第二子像素的预充电效果较好，在第二子像素进行发光显示时，第二子像素的亮度较亮。 [0066] 在相关技术中，请参阅图8至图10，像素架构以两行三列为一个周期，时序图如图9所示，在显示蓝画面时，由于红色子像素不发光，因此与红色子像素连接同一条数据信号线并且在红色子像素后一个写入数据信号电压的子像素为第一子像素，对第一子像素的预充电的数据信号电压较低，对第一子像素的预充电较差，因此标注为“差”；与蓝色子像素或绿色子像素连接同一条数据信号线并且在其后一个写入数据信号电压的子像素为第二子像素，对第二子像素的预充电的数据信号电压较高，因此对第二子像素的预充电较好，标注为“好”。如图8所示，显示绿色的第三列子像素和显示蓝色的第四列子像素均为“差”，如图8中L1所示，显示绿色的第五列子像素和显示蓝色的第六列子像素均为“好”，如图8中L2所示，在蓝绿混色后由于充电差异会导致亮度差异，即L1的显示绿色的第三列子像素和显示蓝色的第四列子像素混色后的显示亮度较低，L2的显示绿色的第五列子像素和显示蓝色的第六列子像素混色后的显示亮度较高，因此会产生如图10所示的竖纹不良的现象。 [0067] 因此，本发明实施方式通过控制晶体管300的开启顺序和晶体管300的排列顺序不同，使得显示绿色的子像素100均为预充电较好的子像素100，即显示绿色的子像素100的显示效果均更好。由于人眼对绿色的敏感度更高，因此本发明实施方式更好地解决了竖纹不良的问题，请参阅图7，子像素100的数据信号电压写入时间为1H，驱动信号线400维持高电平的时间为3H，即添加了2H的对子像素100的预充电时间。 [0068] 如此，通过写入与子像素100连接同一条数据信号线200的前一个子像素100的数据信号电压用于对子像素100进行预充电，能够提高子像素100的充电时间，从而使得子像素100的显示效果更好。 [0069] 请参阅图1，在某些实施方式中，每条数据信号线200连接至少两列子像素100，子像素100和数据信号线200以Z反转的方式连接。 [0070] 具体地，在相关技术中，连接同一条数据信号线的子像素的极性以一正一反或一反一正的顺序排列，而本发明实施方式使用Z反转的方式连接，可以使得连接同一条数据信号线200的子像素100具有相同的极性(正极性或负极性)，能够达到功耗减半的效果。每条数据信号线200可以设置在至少两列子像素100之间，相邻的两行子像素100包括第一子像素行和第二子像素行，在连接同一条数据信号线200的子像素100中，第一子像素行的子像素100连接在该数据信号线200的一侧，第二子像素行的子像素100连接在该数据信号线200的另一侧，以形成Z反转的连接方式。在一个实施例中，第一子像素行的子像素100连接在数据信号线200的左侧，第二子像素行的子像素100连接在数据信号线200的右侧。 [0071] 如此，子像素100和数据信号线200以Z反转的方式连接，可以使得连接同一条数据信号线200的子像素100的极性相同，从而可以降低功耗。 [0072] 请参阅图1，在某些实施方式中，在相邻两行中连接同一数据信号线200的子像素100为一个周期单元700，在一个周期单元700内，两个子像素100连接在数据信号线200的第一侧，两个子像素100连接在数据信号线200的第二侧。 [0073] 具体地，在基于Dual Gate和Z反转的像素架构中，每一行中连接同一数据信号线200的子像素100的数量为两个，且在相邻的两行中，第一行的连接同一条数据信号线200的两个子像素100连接在该数据信号线200的第一侧，第二行的两个子像素100连接在同一数据信号线200的第二侧，这四个子像素100组成一个周期单元700。在一个实施例中，请参阅图1，第一行连接Data2的两个子像素100连接在Data2的右侧，第二行连接Data2的两个子像素100连接在Data2的左侧，这四个子像素100可以组成一个周期单元700；第三行连接Data2的两个子像素100连接在Data2的右侧，第四行连接Data2的两个子像素100连接在Data2的左侧。 [0074] 如此，通过使用双栅驱动和Z反转的像素架构，能够减少数据信号线200的数量，同时减少了功耗，降低了成本。 [0075] 在某些实施方式中，在写入子像素100的数据信号电压为低电平时，子像素100不发光；在写入子像素100的数据信号电压为高电平时，子像素100发光。 [0076] 具体地，请参阅图7，其中1代表高电平，0代表低电平，在驱动信号线400输出高电平时，晶体管300导通，晶体管300导通使得数据信号线200的数据信号电压能够写入子像素100，若写入子像素100的数据信号电压为1，则子像素100发光；若写入子像素100的数据信号电压为0，则子像素100不发光。在一个实施例中，显示蓝画面，则写入显示红色的子像素 100的数据信号均为0，使得显示红色的子像素100都不发光；则写入显示蓝色或绿色的子像素100的数据信号为1，使得显示蓝色或绿色的子像素100发光。 [0077] 如此，通过控制数据信号线200传输的数据信号电压为高电平或低电平，可以控制写入该数据信号电压的子像素100是否发光。 [0078] 在某些实施方式中，阵列基板1000可以通过设定工艺流程得到。 [0079] 具体地，请参阅图11，阵列基板1000设计的工艺流程为1st ITO→Gate→SSM→PVXnd st nd st→2 ITO，其中1 ITO是com 电极，2 ITO是像素电极，1 ITO和Gate之间没有绝缘层。设定工艺流程的步骤为： [0080] 1.制作1st ITO层：材料为ITO，厚度为700A，以镀膜、曝光、显影、湿刻的流程形成所要的图形(主要Vcom电极)，在阵列基板1000内可以是一整块。 [0081] 2.制作Gate层：材料为Mo/Al/Mo，厚度为150/3000/800，以镀膜、曝光、显影、湿刻的流程形成所要的图形(主要栅极线)，还有形成在栅极线下的金属Vcom线，制作完成后铺上整层的GI绝缘层(厚度为4000A，材料为SiNx)。 [0082] 3.制作SSM层：形成TFT和SD金属，先镀上一层active层(半导体层)，厚度为1700A，再镀上一层SD金属(形成TFT的源漏极及SD层金属形成的Matrix跨接)，厚度为150/3000/800，然后使用SSM工艺(4Mask工艺)经过一次干刻一次湿刻形成TFT的源漏极和沟道及Tx线，第一次湿刻刻掉SD金属，形成源漏极及Tx线，再经过第二干刻，刻蚀露出沟道(Tx线&Data线是同一层制作的，可以理解为平行)。其中，4Mask工艺是将active层和SD层同时制作出来，与传统5Mask相比，4Mask是将Active层和SD层一起沉积，涂覆PR胶后只进行一次Mask，利用SSM在沟道区形成部分曝光；先刻蚀出Source线，经过灰化曝光出沟道。 [0083] 4.制作PVX Mask：沉积上整层的PVX，厚度为4000A，材料为SiNx，通过曝光、显影、刻蚀的流程干刻掉不需要的绝缘层，露出过孔，主要有过孔的地方，例如像素电极的连接过孔和本专利形成的半过孔。 [0084] 5.制作2nd ITO Mask：材料为ITO，厚度为700A，以镀膜、曝光、显影、湿刻的流程形成所要的图形(主要像素电极)，以及过孔连接用到的ITO连接部分。 [0085] 如此，通过设定工艺流程可以得到阵列基板1000。 [0086] 本发明实施方式提供一种显示面板，显示面板包括盖板和上述任一实施方式的阵列基板1000，盖板设置在阵列基板1000上。 [0087] 具体地，驱动单元包括栅极驱动(GOA)电路，驱动信号线300连接栅极驱动电路和子像素100，请参阅图12，GOA电路可以为19T1C结构，一个GOA电路对应一行子像素100。其中当STV1为高电平时，GOA电路开始工作，Input输入使得M1打开，以使得VGH能够对PU点充电，此时时钟信号CLK1为低电平；当CLK1变为高电平时，由于电容C的作用，PU的电位变得更高，从而打开M3和M13，M3和M13分别输出CLK高电平，此时GOUT和GOUTC输出高电平，其中，GOUTC作为对下一行的GOA电路的输入信号Input，使得GOA电路依次输出以实现移位寄存的功能，GOUT即为驱动信号线300传输的栅极驱动信号，即此时驱动信号线300输出高电平；其中VDD1和VDD2交错设置(VDD1为高时VDD2为低，VDD2为高时VDD1为低)，从而可以控制PD点，使得在PU点为低的时候PD点可以降噪，使得PU变低从而不影响输出，以避免TFT(薄膜晶体管)由于长时间保持高电平而损坏。 [0088] 在一个实施例中，显示尺寸为FHD(1920×1080)，由于Dual Gate设计，栅极信号线的数量为2160，设置GOA为4CLK，即Gate1至Gate2160以4CLK为一周期依次输出，同时增加1H的预充电时间，因此高低电平各2H，数据信号写入子像素100的时间为1H，时序图如图13所示。 [0089] 如此，子像素100可以由写入前一个子像素100的数据信号电压进行预充电，由于与目标子像素连接同一数据信号线200的前一个写入数据信号电压的子像素100发光，写入该子像素100的数据信号电压为高电平，因此对目标子像素进行的预充电较多，目标子像素的发光亮度较亮；通过控制显示目标颜色的每列目标子像素的发光亮度均较亮，能够避免在显示过程中出现亮度差异，避免了竖纹不良的现象，并且亮度均较好，能够获得较好的显示效果。 [0090] 本发明实施方式提供一种显示设备，显示设备包括壳体和上述实施方式的显示面板，显示面板设置在壳体内。 [0091] 如此，子像素100可以由写入前一个子像素100的数据信号电压进行预充电，由于与目标子像素连接同一数据信号线200的前一个写入数据信号电压的子像素100发光，写入该子像素100的数据信号电压为高电平，因此对目标子像素进行的预充电较多，目标子像素的发光亮度较亮；通过控制显示目标颜色的每列目标子像素的发光亮度均较亮，能够避免在显示过程中出现亮度差异，避免了竖纹不良的现象，并且亮度均较好，能够获得较好的显示效果。 [0092] 在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。 [0093] 此外，术语“连接”应做广义理解，例如，可以包括固定连接，也可以包括可拆卸连接，或一体地连接；可以包括直接相连，也可以通过中间媒介间接相连，还可以包括两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。 [0094] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。 [0095] 流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。 [0096] 尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

意见反馈